專利名稱：半導體裝置及其制造方法和半導體封裝件的制作方法
技術領域：
本公開涉及一種半導體裝置、制造該半導體裝置的方法和包括該半導體裝置的半導體封裝件。
背景技術：
長久以來，制造更可靠、質量輕、緊湊、快速、多功能、高效率的低成本半導體產品一直是電子產業(yè)的重要目標。以實現(xiàn)這樣的目標為目的的技術之一是采用硅通孔件 (through-silicon via, TSV)的封裝件中系統(tǒng)(system-in-package，SIP)技術或多芯片堆疊封裝件技術。在多芯片堆疊封裝件或SIP中，將執(zhí)行不同的功能的多個半導體裝置組裝在單個半導體封裝件主體中，以節(jié)約電子組件的空間。雖然多芯片堆疊封裝件或SIP的厚度大于傳統(tǒng)的單芯片封裝件的厚度，但是它的二維面積與傳統(tǒng)的單芯片封裝件的二維面積大致相同。因此，多芯片堆疊封裝件或SIP主要用于需要高效率、小尺寸和便攜性的產品，諸如移動電話、筆記本型計算機、存儲器卡或便攜攝錄像機。

發(fā)明內容
在一個實施例中，一種半導體裝置包括具有第一表面和與第一表面相對的第二表面的半導體基底。第二表面限定再分布槽?；拙哂醒由焱ㄟ^基底的通孔。半導體裝置還包括設置在通孔中的通孔件。通孔件可以包括順序形成在通孔的內壁上的通孔絕緣層、阻擋層。通孔件還可以包括與阻擋層相鄰的導電連接件。半導體裝置另外包括形成在基底的第二表面上的絕緣層圖案。絕緣層圖案限定暴露通孔件的頂表面的一定區(qū)域的開口。半導體裝置包括設置在再分布槽中并電連接到通孔件的再分布層。絕緣層圖案與導電連接件的一定區(qū)域疊置。在另一實施例中，一種半導體裝置包括具有第一表面和與第一表面相對的第二表面的半導體基底。第二表面限定再分布槽?；拙哂醒由焱ㄟ^基底的通孔。通孔件設置在通孔中，并包括順序形成在通孔中的通孔絕緣層和導電連接件。半導體裝置還包括形成在基底的第二表面上的絕緣層圖案。絕緣層圖案限定暴露通孔件的頂表面的一定區(qū)域的開口。半導體裝置另外包括設置在再分布槽中并電連接到通孔件的再分布層。絕緣層圖案覆蓋基底的第二表面和通孔絕緣層的頂表面之間的界面區(qū)域。在又一實施例中，一種制造半導體裝置的方法包括下述步驟在半導體基底中形成通孔；在通孔內形成通孔絕緣層；在通孔內形成導電導體層，以形成從半導體基底的第一表面延伸的通孔件；然后，在基底的與第一表面相對的基底表面中形成再分布槽，以限定基底的第二表面，再分布槽與通孔連接；在包括再分布槽的第二表面上形成絕緣層；去除絕緣層的一定區(qū)域以形成限定暴露導電導體層的一定區(qū)域的開口的絕緣層圖案。在一個實施例中，一種半導體封裝件包括封裝件基板和設置在封裝件基板上的第一半導體裝置，其中，第一半導體裝置包括半導體基底，具有第一表面和與第一表面相對的第二表面，第二表面限定再分布槽，基底具有延伸通過基底的通孔；第一通孔件，設置在通孔中，第一通孔件包括順序形成在通孔中的通孔絕緣層、阻擋層和導電連接件；絕緣層圖案，形成在基底的第二表面上，絕緣層圖案限定暴露第一通孔件的頂表面的一定區(qū)域的開口 ；再分布層，設置在再分布槽中，并電連接到第一通孔件，其中，絕緣層圖案覆蓋基底的第二表面和通孔絕緣層的頂表面之間的界面區(qū)域。


通過參照附圖來詳細描述本發(fā)明構思的優(yōu)選實施例，本發(fā)明構思的上面的和其他特征和優(yōu)點將變得更明顯，在附圖中圖1是示出根據本發(fā)明構思的實施例的半導體裝置的剖視圖；圖2是圖1中示出的a部分的放大視圖；圖3是示出形成在圖1中示出的半導體裝置中的硅通孔件(TSV)的剖視立體圖；圖4和圖5是示出圖1中示出的半導體裝置的變形的剖視圖；圖6是示出根據本發(fā)明構思的另一實施例的半導體裝置的剖視圖；圖7是示出圖6中示出的半導體裝置的變形的剖視圖；圖8是示出根據本發(fā)明構思的又一實施例的半導體裝置的剖視圖；圖9是示出圖8中示出的半導體裝置的一部分的平面圖；圖10至圖14是示出根據本發(fā)明構思的實施例的半導體裝置的制造方法的剖視圖；圖15至圖17是示出根據本發(fā)明構思的另一實施例的半導體裝置的制造方法的剖視圖；圖18至圖21是示出根據本發(fā)明構思的又一實施例的半導體裝置的制造方法的剖視圖；圖22是示出使用圖6中示出的本發(fā)明構思的實施例的插入器(interposer)的剖視圖；圖23是示出使用圖22中示出的插入器的半導體封裝件的剖視圖；圖M是示出根據本發(fā)明構思的另一實施例的半導體封裝件的剖視圖；圖25和圖沈示出根據本發(fā)明構思的實施例的半導體封裝件的制造方法；圖27是使用了根據本發(fā)明構思的一些實施例的半導體裝置的存儲器卡的示意圖；圖觀是使用了根據本發(fā)明構思的實施例的半導體裝置的電子系統(tǒng)的示意圖；圖四是使用了根據本發(fā)明構思的實施例的電子系統(tǒng)的移動電話的示意圖；圖30是示出根據本發(fā)明構思的實施例的半導體裝置的剖視圖；圖31是示出根據本發(fā)明構思的另一實施例的半導體裝置的剖視圖。
具體實施方式
通過參照下面的對優(yōu)選實施例的詳細描述和附圖，可以更容易地理解本公開的優(yōu)點和特征以及實現(xiàn)它們的方法。然而，本公開可以以許多不同的形式來實施，且不應被解釋為局限于這里闡述的實施例。此外，提供這些實施例以使得本公開將是徹底和完整的，并將把本發(fā)明的構思充分地傳達給本領域技術人員，本公開將僅受權利要求的限定。在附圖中， 為了清晰起見，夸大了層和區(qū)域的厚度。相同的標號始終表示相同的元件。如這里使用的，術語“和/或”包括相關所列項目中的一個項目或多個項目的任意組合和所有組合。這里使用的術語僅出于描述特定的實施例的目的，且不意圖限制本發(fā)明。如這里所使用的，除非上下文清楚地進行了另外的指示，否則單數(shù)形式也意圖包括復數(shù)形式。還應
該理解的是，當在本說明書中使用術語“包括”和/或“由......制成”時，說明存在所述
特征、整體、步驟、操作、元件和/或組件，但是不排除存在或添加一個或多個其他的特征、 整體、步驟、操作、元件、組件和/或它們的組。應該理解的是，雖然可以在這里使用術語第一、第二等來描述各種元件，但是這些元件不應受這些術語限制。這些術語僅用于將一個元件與另一元件區(qū)分開來。因此，例如， 在不脫離本公開的教導的情況下，下面討論的第一元件、第一組件或第一部分可以被稱為第二元件、第二組件或第二部分。將參照作為本發(fā)明的理想的示意圖的平面圖和/或剖視圖來描述這里描述的實施例。因此，可以根據制造技術和/或公差來修改示例性視圖。因此，本發(fā)明的實施例不限于在視圖中示出的那些實施例，而是包括基于制造工藝所形成的構造的變形。因此，在附圖中圖示的區(qū)域具有示意性的性質，附圖中示出的區(qū)域的形狀作為元件的區(qū)域的具體形狀的示例，且不限制本發(fā)明的多方面。除非另外地限定，否則在這里使用的所有術語(包括技術術語和科學術語)具有本發(fā)明所屬領域的普通技術人員所通常理解的含義相同的含義。還應該理解的是，除非在這里進行了特別的定義，否則術語(諸如在通用字典中定義的術語)應被解釋為具有與本公開和相關領域的上下文中的含義相一致的含義，且不應該以理想的或過于正式的意義來解釋。將參照圖1至圖3來描述本發(fā)明構思的實施例的半導體裝置。圖1是示出根據本發(fā)明構思的實施例的半導體裝置的剖視圖，圖2是示出了圖1中示出的a部分的放大視圖， 圖3是沿在圖1中示出的半導體裝置中形成硅通孔件所處的區(qū)域截取的剖視立體圖。參照圖1，提供了半導體基底10。例如，半導體基底10可以為硅基底或其他適合的半導體基底，諸如(ia-As基底、SiC基底，等等。半導體基底10包括第一表面11和與第一表面11相對的第二表面12。例如，第一表面11是有源表面，集成電路13設置在該有源表面上，第二表面12是與第一表面11相對的背側表面。半導體裝置1可以包括形成在半導體基底10的第一表面11上的集成電路13。集成電路13的類型可以根據半導體裝置1的類型而改變。例如，集成電路13可以包括例如存儲器單元的存儲器電路、邏輯電路的組件或它們的組合?？蛇x擇地，集成電路13可以是包括電阻器或電容器的無源器件。與集成電路13分隔開的通孔(via hole) 16設置在半導體基底10中。通孔16可以形成為與芯片焊盤或結合焊盤71疊置?？蛇x擇地，通孔16可以形成在外圍電路區(qū)域或切劃線(scribe lane)區(qū)域中。以剖視方式從半導體基底10的第一表面11至第二表面12 觀看，通孔16可以具有基本相同的寬度或直徑。可選擇地，通孔16可以具有不同的寬度或直徑，或者通孔16可以從半導體基底10的第一表面11至第二表面12逐漸變寬。通過電極20設置為填充通孔16的至少一部分。通過電極20可以連接到半導體裝置1的集成電路13或可以用于將半導體裝置1連接到另一半導體裝置，或者可以用于將半導體裝置1連接到封裝件基板或模塊基底。通過電極20可以包括形成在通孔16的內壁上的阻擋層M和形成在阻擋層M上的導電連接件26。導電連接件沈可以填充通孔16的至少一部分。可以通過半導體基底10的第二表面12暴露導電連接件沈的頂表面觀，導電連接件沈的頂表面28的高度可以與半導體基底10的第二表面12的鄰接區(qū)域的高度基本相同?？蛇x擇地，根據應用，導電連接件沈的頂表面觀的高度可以低于半導體基底10的第二表面12的鄰接區(qū)域的高度。通孔絕緣層22可以設置在(被通孔16暴露的)半導體基底10和阻擋層對之間。 例如，通孔絕緣層22可以包括氧化硅層(SiOx)、氮化硅層(SixNy)或氧氮化硅物(SiOxNy)。 阻擋層M可以由能夠防止形成導電連接件沈的導電材料擴散到半導體基底10中的材料制成。例如，阻擋層M可以包含鈦(Ti)、鉭(Ta)、氮化鈦(TiN)或氮化鉭(TaN)。導電連接件洸可以包含銅(Cu)、鎢(W)、鋁(Al)、銀(Ag)、金(Au)、銦(In)或多晶硅。通孔絕緣層 22、阻擋層M和導電連接件沈可以被統(tǒng)稱為通孔件(through via) 23。在一些實施例中，阻擋層M的頂表面和通孔絕緣層22的頂表面與基底10的第二表面12的鄰接區(qū)域位于基本相同的高度處。在另一實施例中，通孔絕緣層22的頂表面91與第二表面12的最底部的部分基本可以是共面的。再分布槽103可以形成在半導體基底10的第二表面12上。換句話說，第二表面 12可以限定再分布槽103。再分布層45可以設置為填充槽103的至少一部分，并設置為電連接到通孔件23。即，再分布層45可以由嵌入式工藝(damascene process)形成。再分布層45的頂表面46可以與絕緣層圖案35的最頂部的表面位于基本相同的高度處，或者再分布層45的頂表面46可以位于低于絕緣層圖案35的最頂部的表面的高度處。換句話說，絕緣層圖案35的頂表面77與再分布層45的頂表面46可以是基本共面的。再分布層45埋置在形成在半導體基底10的第二表面12中的槽103中，因此使具有再分布層45的半導體基底1平坦化，并降低了半導體裝置1的高度。再分布層45可以由鍍覆工藝形成，并可以與導電連接件26由相同的導電材料制成。此外，作為示例，通孔件23可以設置在再分布層45下方，如圖1中所示。另外，通孔件23的導電連接件的頂表面觀可以與再分布層45的最底部的表面相鄰接。參照圖3，再分布層45電連接到通過電極20。在一個實施例中，再分布層45可以直接接觸通孔件23的導電連接件沈的通過絕緣層圖案35的開口 33(圖幻暴露的區(qū)域。另外，即使當連接到半導體裝置1的另外的半導體裝置(未示出)的連接端83沒有形成為與通過電極20的位置對應，即，直接疊置時，再分布層45仍可以允許連接端83通過再分布層45電結合到通過電極20。另外的半導體裝置可以使用再分布層45和連接端 83而連接到半導體裝置1。絕緣層圖案35可以設置在半導體基底10的第二表面12的限定槽103的區(qū)域和再分布層45之間。絕緣層圖案35可以形成在槽103的內部的一部分上。在一些實施例中，絕緣層圖案35可以直接接觸基底10的第二表面12，再分布層 45可以形成在絕緣層圖案35上。在一些實施例中，絕緣層圖案35可以包含氧化硅層、氮化硅層或氧氮化硅層或者它們的組合。絕緣層圖案35可以共形地沿半導體基底10的第二表面12形成，并暴露通孔件23的導電連接件沈的頂表面觀的預定區(qū)域。具體地，根據本發(fā)明構思的實施例，絕緣層圖案35限定暴露通孔件23的導電連接件沈的頂表面觀的一定區(qū)域的開口 33(圖2)。導電連接件沈或通過絕緣層圖案35暴露的通孔件23的頂表面觀的預定區(qū)域的寬度w2可以小于通孔16的寬度wl或導電連接件沈的寬度w3。此外，開口 33的寬度w2 可以小于導電連接件26的寬度w3。因此，絕緣層圖案35的開口 33可以設置在由導電連接件沈的頂表面觀限定的區(qū)域上方。絕緣層圖案35可以覆蓋通孔件23的頂表面的通過半導體基底10的第二表面 12爆料的一部分，例如，邊緣部分。絕緣層圖案35的一部分可以與通孔件23的預定區(qū)域疊置，例如，與導電連接件沈的預定區(qū)域疊置。在一些實施例中，絕緣層圖案35的底表面與通孔絕緣層22的頂表面91相鄰接。在一些實施例中，絕緣層圖案35可以覆蓋基底10的第二表面12和通孔絕緣層22 的頂表面91之間的界面區(qū)域，如在下面進一步說明的。參照圖2，覆在通孔件23上面的絕緣層圖案35的側壁36可以與通孔16的內壁 17分隔開，并可以位于導電連接件沈上。通孔件23的導電連接件沈的頂表面觀的通過絕緣層圖案35暴露的預定區(qū)域的寬度w2可以小于導電連接件沈的寬度w3。如果絕緣層35’被圖案化成絕緣層圖案35的側壁36位于導電連接件沈上，則在形成絕緣層圖案35期間沒有暴露通孔絕緣層22和阻擋層M。因此，可以幫助防止通孔絕緣層22和阻擋層M被損壞。因此也可以幫助防止形成導電連接件沈的材料因通孔絕緣層22和阻擋層M的損壞而滲透到基底10中。因此，可以幫助防止半導體裝置1的特性劣化。另外，當去除絕緣層35’的在通孔件23上的一部分時，可以保護通孔絕緣層22不受損壞。因此，在于槽103中形成再分布層45的后續(xù)工藝中，可以阻擋形成再分布層45的材料滲透到去除了通孔絕緣層22的區(qū)域中。因此，可以防止基底10和通過電極20短路。集成電路13可以通過內部布線層50而電連接到芯片焊盤71和通過電極20。內部布線層50包括布線圖案52及接觸塞51和53。通過電極20也可以通過內部布線層50而電連接到芯片焊盤71或集成電路13。布線圖案52、接觸塞51和53的數(shù)量和位置可以根據集成電路 13、通孔件23和芯片焊盤71的位置而變化。在一個實施例中，可以設置覆蓋內部布線層50的第二絕緣層60。例如，第二絕緣層60可以為用于保護層間介電層(未示出)或集成電路13的鈍化層。內部布線層50可以形成在第二絕緣層60下方或可以形成在第二絕緣層60內。另外，內部布線層50可以形成為使得內部布線層埋置在形成于第二絕緣層60中的通孔中。第二絕緣層60可以包括順序形成在半導體基底10的第一表面11上的第一子絕緣層61和第二子絕緣層62。通孔件23 可以為穿透第二絕緣層60的一部分(例如，第一子絕緣層61)的過孔中間件(via middle) 的形式?？梢栽谛纬杉呻娐?3和內部布線層50期間形成通孔件23。然而，根據應用，通孔件23可以被最后形成為過孔件(via)。
暴露芯片焊盤71的第三絕緣層72可以形成在第二絕緣層60上。在一個實施例中，由介電材料形成的保護層63可以形成在包括再分布層45的半導體基底10上面。保護層63可以具有暴露再分布層45的一部分的開口部分89 (圖24)， 從而連接端83可以安裝在開口部分89上。結果，連接端83可以電結合到再分布層45并電結合到通孔件23。用于與外部設備進行連接的第一連接端73可以設置在半導體基底10的第一表面 11上。第一連接端73可以為從由導電突起、焊球、導電分隔件、引腳柵格陣列(PGA)和它們的組合組成的組中選擇的至少一種。第一連接端73可以連接到芯片焊盤71。現(xiàn)在將參照圖4和圖5來描述作為在圖1中示出的半導體裝置的變形的另一實施例。這里，由相同的標號指示與圖1的元件基本相同的元件，并將省略對它們的詳細描述。參照圖4，絕緣層圖案35的側壁36可以位于通孔絕緣層22上。例如，絕緣層圖案35的側壁36可以位于通孔絕緣層22的頂表面91上。絕緣層圖案35形成為覆蓋通孔絕緣層22和半導體基底10之間的界面區(qū)域而沒有暴露通孔件23的整個頂表面。換句話說，當在去除通孔件23上的絕緣層35’以形成絕緣層圖案35期間通過半導體基底10的第二表面12暴露通孔件23的頂表面時，可以沒有在半導體基底10和通孔絕緣層22之間的界面處去除通孔絕緣層22，因而保護了半導體基底10和通過電極20不被短路。參照圖5，導電連接件沈的頂表面28的通過絕緣層圖案35暴露的至少一部分可以低于通孔絕緣層22的頂表面和阻擋層M的頂表面。當槽103形成在半導體基底10的初始表面12’中時，去除導電連接件沈的頂表面觀上的阻擋層24，也可以略微地去除導電連接件26的頂表面觀?，F(xiàn)在將參照圖6來描述根據本發(fā)明構思的另一實施例的半導體裝置。圖6是示出根據本發(fā)明構思的另一實施例的半導體裝置的剖視圖。這里，由相同的標號指示與圖1的元件基本相同的元件，并將省略對它們的詳細描述。參照圖6，半導體裝置2的通孔件23可以包括導電連接件沈的延伸超出半導體基底10的第二表面12的鄰接區(qū)域的水平的提升部分27。g卩，半導體連接件沈的頂表面高于鄰接區(qū)域中的半導體基底10的第二表面12(例如，半導體基底10的第二表面12的最底部的部分)。根據本公開的實施例，導電連接件沈的提升部分27的頂表面觀可以設置在再分布層45的頂表面46下方。在一些實施例中，通孔絕緣層22的延伸部分21延伸超出第二表面12的最底部的部分。絕緣層圖案35可以覆蓋通孔絕緣層22的延伸部分21的側壁79。形成在通孔件23的通孔絕緣層22的延伸部分21的側壁79上的絕緣層圖案35 也可以形成在導電連接件沈的提升部分27的頂表面洲的通過半導體基底10的第二表面 12暴露的預定區(qū)域上。絕緣層圖案35的側壁36與通孔16的內壁17分隔開，并且可以位于通孔件23上。例如，絕緣層圖案35的側壁36可以位于導電連接件沈的頂表面觀上。 在半導體裝置2中，導電連接件沈的提升部分27可以用作再分布層45的一部分。這里， 如果導電連接件沈和再分布層45由相同的金屬形成，則在制造半導體裝置2的過程中對形成導電連接件26的金屬進行熱處理。因此，形成導電連接件沈的金屬的電阻可以小于形成再分布層45的金屬的電阻。因此，如果通孔件23從半導體基底10的第二表面12突出，則可以實現(xiàn)電阻相對小的再分布層45?？蛇x擇地，再分布層45可以由與形成導電連接件26的材料不同的材料形成。另外，如果通孔件23形成為具有提升部分27，則因為導電連接件沈的頂表面觀突出超過半導體基底10的第二表面，所以可以在用于去除絕緣層的一部分以在通孔件23 上形成絕緣層圖案35的蝕刻期間增加蝕刻工藝余量。在一些實施例中，絕緣層圖案35可以形成上升超過半導體基底10的第二表面12 的水平的脊部四，并且可以在通孔絕緣層22和阻擋層M上延伸。現(xiàn)在將參照圖7來描述圖6中示出的半導體裝置的修改示例。圖7是示出圖6中示出的半導體裝置的修改示例的剖視圖。這里，由相同的標號指示與圖6的元件基本相同的元件，并將省略對它們的詳細描述。參照圖7，通孔件23可以呈錐形，使得其寬度從半導體基底10的第一表面11至第二表面12逐漸增加。如果通孔件23在第二表面12上具有相對較大的寬度，則可以減小通孔件23和再分布層45之間的接觸電阻。然而，通孔件23的在半導體基底10的第一表面 11處的寬度小于在半導體基底10的第二表面12處的寬度，因而防止了有源區(qū)域的面積的減小。在一些實施例中，以剖視方式觀看，通孔件23可以階梯式地逐漸變寬，如圖30所
7J\ ο在另一實施例中，以剖視方式觀看，通孔件23可以具有臺階39，如圖31所示。對于本公開的這些實施例，因為再分布層45和導電連接件沈之間的接觸面積在這些實施例的情況下可以增加，所以可以減小接觸電阻。本領域技術人員應該明白如何形成這樣的結構。例如，在形成通孔16之后，可以在通孔16的上部中形成互連槽109，以形成臺階39?？蛇x擇地，可以在形成互連槽109之后形成通孔16?；ミB槽的寬度w7可以大于通孔16的寬度wl。另外，如所示出的，可以在通孔16的下部中選擇性地形成另外的互連槽111。雖然圖7示出了通孔件23逐漸變寬的圖6的修改示例，但是逐漸變寬的通孔件23 也可以應用于在對本發(fā)明構思的說明中所描述的其他的半導體裝置。現(xiàn)在將參照圖8和圖9來描述根據本發(fā)明構思的又一實施例的半導體裝置。圖8 是示出根據本發(fā)明構思的又一實施例的半導體裝置的剖視圖，圖9是示出在圖8中示出的半導體裝置的一部分的平面圖。圖8是沿圖9的1-1’線截取的剖視圖。這里，由相同的標號指示與圖1的元件基本相同的元件，并將省略對它們的詳細描述。參照圖8和圖9，形成在通孔件23上并暴露通孔件23的槽105的寬度w4可以小于通孔16的寬度wl。結果，可以不通過半導體基底10的第二表面12暴露通孔絕緣層22 的頂表面92(圖幻的一部分。即，絕緣層圖案35可以位于槽105的內壁上且不在通孔件 23的頂表面28上?？蛇x擇地，絕緣層圖案35可以定位為延伸到通孔件23的頂表面28的一部分。例如，絕緣層圖案35的側壁36可以位于導電連接件沈上。在一些實施例中，絕緣層圖案35可以沿著通孔絕緣層22的一部分豎直延伸。另夕卜，絕緣層圖案可以覆蓋阻擋層M的頂表面。再分布層45可以包括與通孔件23疊置的第一子再分布層47和不與通孔件23疊置的第二子再分布層48。這里，第一子再分布層47和第二子再分布層48可以具有不同的厚度。在示例性實施例中，第二子再分布層48的厚度d2可以大于第一子再分布層47的厚度dl。在一些實施例中，第一子再分布層47的寬度可以小于通孔16的寬度wl?，F(xiàn)在將參照圖10至圖14以及圖1來描述根據本發(fā)明構思的實施例的半導體裝置的制造方法。圖10至圖14是示出根據本發(fā)明構思的實施例的半導體裝置的制造方法的剖視圖。為了便于說明，在圖10至圖14中放大了圖1中示出的A部分。這里，由相同的標號指示與圖1的元件基本相同的元件，并將省略對它們的詳細描述。參照圖10，可以形成填充從半導體基底10的第一表面11延伸至初始第二表面或基底表面12’的通孔16的通過電極20。初始第二表面12’與第一表面11相對。通過電極20可以沒有暴露于初始第二表面12’?？梢栽诒煌?6暴露的半導體基底10和通過電極20之間形成通孔絕緣層22。形成通過電極20的步驟可以包括在通孔絕緣層22上順序形成阻擋層M和導電連接件26?？梢栽谟诎雽w基底10上形成集成電路13和內部布線層(圖1中的50)期間形成通孔16和通過電極20。例如，在半導體基底10中形成通孔 16?？梢栽谕?6內形成通孔絕緣層22。可以在通孔16內形成導電導體層，以形成從半導體基底10的第一表面延伸的導電連接件沈。然后，雖然未示出，但是可以對包括導電導體層的所得結構執(zhí)行平坦化工藝，以形成通孔件23。導電連接件沈可以包含銅(Cu)、鎢(W)、鋁(Al)、銀(Ag)、金(Au)、銦(In)或多晶硅?？梢酝ㄟ^鍍覆來形成由銅(Cu)制成的導電連接件沈。鍍覆步驟可以包括在阻擋層M 上形成種子層(未示出)。可以使用物理氣相沉積(PVD)層或化學氣相沉積(CVD)層來形成由鎢(W)、鋁(Al)或多晶硅制成的導電連接件沈。在一個實施例中，可以在形成再分布槽103(圖11)之前研磨基底10的與第一表面U相對的表面或將基底10的與第一表面11相對的表面平坦化，以形成初始第二表面或基底表面12’。可以在半導體基底10的初始第二表面12’上形成第一光致抗蝕劑圖案101。可以在將不形成再分布層(圖1的4 之處形成第一光致抗蝕劑101。參照圖11，可以通過使用第一光致抗蝕劑圖案101作為蝕刻掩模去除半導體基底 10的通過第一光致抗蝕劑圖案101暴露的預定區(qū)域，從而在半導體基底10的初始第二表面12’中形成再分布槽103。蝕刻步驟可以包括干蝕刻。可以執(zhí)行蝕刻步驟直到暴露導電連接件26的頂表面，以形成再分布槽103，因而限定基底10的第二表面12。再分布槽103 可以與通孔16連接。半導體基底10的在槽103中的第二表面12的高度可以與導電連接件26的被暴露的表面的高度基本相同?？蛇x擇地，導電連接件沈的被暴露的表面可以低于半導體基底10的在槽103中的第二表面12。在蝕刻步驟之后，可以去除第一光致抗蝕劑圖案101。參照圖12，可以在半導體基底10的具有槽103的第二表面12上形成絕緣層35’。 例如，可以由物理氣相沉積(PVD)或化學氣相沉積(CVD)來形成絕緣層35’?？梢栽诎雽w基底10的第二表面12上形成絕緣層35’。在一些實施例中，可以共形地將絕緣層35’形成在半導體基底10的第二表面12上。可以在絕緣層35’上形成第二光致抗蝕劑圖案110。 可以在將不去除絕緣層35’的區(qū)域的位置處形成第二光致抗蝕劑圖案110?？梢匀コ^緣層35’的通過第二光致抗蝕劑圖案110暴露的預定區(qū)域35a，以形成圖13中示出的開口 33。 可以將第二光致抗蝕劑圖案110形成為使得絕緣層35’的預定區(qū)域35a的寬度w5小于通孔16的寬度wl或導電連接件沈的寬度w3。參照圖13，使用第二光致抗蝕劑圖案110作為蝕刻掩模來蝕刻絕緣層35’的通過第二光致抗蝕劑圖案Iio暴露的預定區(qū)域35a，以形成絕緣層圖案35。在一個實施例中，可以在余留絕緣層35’的一部分覆蓋半導體基底10的第二表面 12和通孔絕緣層22的頂表面之間的界面區(qū)域的同時形成絕緣層圖案35。在一些實施例中，蝕刻步驟可以包括濕蝕刻或干蝕刻。結果，絕緣層圖案35限定了暴露通孔件23的頂表面28的一定區(qū)域的開口 33。通孔件23的導電連接件沈的頂表面觀的被第一絕緣層圖案35暴露的預定區(qū)域的寬度《2可以小于通孔16的寬度wl或導體連接件沈的寬度w3。第一絕緣層圖案35可以覆蓋通孔件23的頂表面的通過半導體基底10的第二表面12暴露的部分，例如，邊緣部分。即，第一絕緣層圖案35的一部分可以與通孔件23的一部分疊置，例如，第一絕緣層圖案35的一部分可以與導電連接件沈的預定區(qū)域疊置。第一絕緣層圖案35的側壁36可以與通孔16的內壁17分隔開，并可以位于導電連接件沈上。如果將第一絕緣層圖案35的側壁36形成為位于導電連接件沈上，則在去除絕緣層35’的一部分以在通孔件23上形成絕緣層圖案35的同時沒有去除通孔絕緣層22和阻擋層對。因此，能夠保護通孔絕緣層22和阻擋層M不受損壞。結果，也可以防止形成導電連接件沈的材料可能因通孔絕緣層22和阻擋層M的損壞而滲透到基底10中。因此，可以防止半導體裝置1的特性不被劣化。另外，當去除通孔件23上的絕緣層圖案35時，可以防止通孔絕緣層22被損壞。因此，在于槽103中形成再分布層45的后續(xù)工藝中，可以防止形成再分布層45的材料滲透到去除了通孔絕緣層22 的區(qū)域中。因此，可以防止半導體基底10和通過電極20短路。可以通過內部布線層50將集成電路13電連接到芯片焊盤71和通過電極20。參照圖14，可以在絕緣層圖案35上形成用于形成再分布層45(圖1，作為示例) 的導電層40。如果用于形成再分布層的導電層40由銅(Cu)制成，則可以通過鍍覆來形成用于形成再分布層的導電層40。鍍覆步驟可以包括在絕緣層圖案35上形成種子層(未示出)。在用于形成再分布層的導電層40由鎢(W)、鋁(Al)或多晶硅制成時，可以使用物理氣相沉積(PVD)層或化學氣相沉積(CVD)層形成用于形成再分布層的導電層40?？梢允褂闷教够に噷⑺媒Y構圖案化直到使半導體基底10的初始第二表面 12’上的絕緣層圖案35的頂表面暴露，以形成圖1中示出的再分布層45。結果，根據本發(fā)明構思的實施例，絕緣層圖案35的頂表面77可以與再分布層45的頂表面46基本共面。例如，平坦化工藝可以為去除導電層40的化學機械拋光(CMP)工藝。在平坦化工藝中，可以將形成在半導體基底10的初始第二表面12’絕緣層圖案35用作平坦化停止層。S卩，可以通過嵌入式工藝來形成再分布層45。再分布層45的頂表面46可以與絕緣層圖案35的最上部的表面位于基本相同的高度，如所討論的，或者再分布層45的頂表面46可以位于比絕緣層圖案35的最上部的表面的高度低的高度處。結果，在形成于半導體基底10的第二表面12中的槽103中埋置再分布層45，因而降低了半導體裝置1的高度?，F(xiàn)在將參照圖15至圖17以及圖6來描述根據本發(fā)明構思的另一實施例的半導體裝置的制造方法。圖15至圖17是示出根據本發(fā)明構思的另一實施例的半導體裝置的制造方法的剖視圖。為了方便說明，在圖15至圖17中放大了圖6中示出的B部分。這里，由相同的標號指示與圖6的元件基本相同的元件，并將省略對它們的詳細描述。下面的描述將集中于與圖10至圖14中示出的工藝不同的工藝。參照圖15，以如圖10中所示的方式相同的方式在半導體基底10中形成通孔件 23，在半導體基底10的初始第二表面12’上形成第一光致抗蝕劑圖案101。接下來，以與圖11中示出的方式相同的方式使用第一光致抗蝕劑圖案101作為蝕刻掩模來去除半導體基底10的由第一光致抗蝕劑圖案10暴露的預定區(qū)域，因而形成再分布槽104。這里，為了保證足以暴露導電連接件沈的一個表面(即，頂表面觀)的開口余量，可以過度蝕刻半導體基底10的預定區(qū)域。結果，通孔件23可以具有從半導體基底10的第二表面12上升的提升部分(圖6中的27)。參照圖16，可以在半導體基底10的具有槽104的第二表面12上形成絕緣層35’。 可以通過物理氣相沉積(PVD)或化學氣相沉積(CVD)來形成絕緣層35’。可以沿半導體基底10的第二表面12共形地形成絕緣層35’?？梢栽诮^緣層35’上形成第二光致抗蝕劑圖案110。可以在將不去除絕緣層35’之處形成第二光致抗蝕劑圖案110?？梢匀コ^緣層 35’的由第二光致抗蝕劑圖案110暴露的預定區(qū)域35a?？梢詫⒌诙庵驴刮g劑圖案110 形成為使得絕緣層35’的預定區(qū)域35a的寬度w5小于通孔16的寬度w 1或導電連接件沈的寬度w3。參照圖17，使用第二光致抗蝕劑圖案110作為蝕刻掩模來蝕刻絕緣層35’的通過第二光致抗蝕劑圖案Iio暴露的預定區(qū)域35a，以形成具有開口 33的絕緣層圖案35。蝕刻步驟可以包括濕蝕刻或干蝕刻。通孔件23的一個表面的由絕緣層圖案35或開口 33暴露的預定區(qū)域的寬度w2可以小于通孔16的寬度wl或導電連接件沈的寬度w3。絕緣層圖案 35可以覆蓋通孔件23的提升部分(圖6中的27)的通過半導體基底10的第二表面12暴露的側壁和提升部分27的頂表面的一部分。即，絕緣層圖案35的一部分可以與通孔件23 的預定區(qū)域(例如，導電連接件沈的預定區(qū)域)疊置。絕緣層圖案35的側壁36可以與通孔16的內壁17分隔開，并可以位于導電連接件沈上?？梢砸耘c圖14中示出的方式相同的方式在絕緣層圖案35上形成用于形成如圖6 中所示的再分布層45的導電層40，可以通過平坦化工藝暴露形成在半導體基底10的初始第二表面12’上的絕緣層圖案35。例如，平坦化工藝可以為去除形成導電層40的再分布層的化學機械拋光(CMP)工藝。在平坦化工藝中，可以將形成在半導體基底10的初始第二表面12’上的絕緣層圖案35用作平坦化停止層?，F(xiàn)在將參照圖18至圖21以及圖8來描述根據本發(fā)明又一實施例的半導體裝置的制造方法。圖18至圖21是示出根據本發(fā)明構思的又一實施例的半導體裝置的制造方法的剖視圖。為了便于說明，在圖18至圖21中放大了圖8中示出的C部分。這里，由相同的標號指示與圖8的元件基本相同的元件，并將省略對它們的詳細描述。下面的描述將集中于與圖10至圖14中示出的工藝不同的工藝。參照圖18，以與圖10中示出的方式相同的方式在半導體基底10中形成通孔件 23，在半導體基底10的初始第二表面(也可稱為基底表面)12’上形成第三光致抗蝕劑圖案121。可以在不形成再分布層(圖8中的47和48)之處形成第三光致抗蝕劑圖案121。 通孔件23的由第三光致抗蝕劑121暴露的區(qū)域的寬度w6可以小于通孔16的寬度wl。參照圖19，可以通過使用第三光致抗蝕劑圖案121作為蝕刻掩模來去除半導體基底10的由第三光致抗蝕劑121暴露的預定區(qū)域，從而在半導體基底10的初始第二表面12’ 中形成槽105和106?？梢詫π纬捎型准?3的區(qū)域執(zhí)行蝕刻步驟，直到使導電連接件沈的頂表面觀暴露?？梢圆粚]有形成通孔件23的區(qū)域蝕刻為深度大于形成有通孔件23 的區(qū)域的深度。結果，形成在形成有通孔件23處的第一子槽105和形成在沒有形成通孔件 23處的第二子槽106可以具有不同的深度。在示例性實施例中，第二子槽106的深度可以大于第一子槽105的深度。另一方面，第一子槽105的寬度w6可以大于通孔16的寬度wl。 在蝕刻步驟之后，可以去除第三光致抗蝕劑121。參照圖20，可以在半導體基底10的具有槽105和106的第二表面12上形成絕緣層35’。可以通過物理氣相沉積(PVD)或化學氣相沉積(CVD)來形成絕緣層35’。可以沿半導體基底10的第二表面12共形地形成絕緣層35’?？梢栽趯⒉蝗コ^緣層35’的位置處形成第二光致抗蝕劑圖案110?？梢匀コ^緣層35’的被第二光致抗蝕劑圖案110暴露的預定區(qū)域35a，以形成絕緣層圖案35?？梢詫⒌诙庵驴刮g劑圖案110形成為使得絕緣層圖案35的預定區(qū)域35a的寬度w5小于通孔16的寬度wl或導電連接件沈的寬度w3。參照圖21，使用第二光致抗蝕劑圖案110作為蝕刻掩模來蝕刻絕緣層35’的被第二光致抗蝕劑圖案Iio暴露的預定區(qū)域35a(圖20)。蝕刻步驟可以包括濕蝕刻或干蝕刻。 通孔件23的頂表面觀的被絕緣層圖案35暴露的預定區(qū)域的寬度w2可以小于通孔16的寬度wl或導電連接件26的寬度w3。因為在蝕刻絕緣層35’的步驟中沒有暴露通孔絕緣層22的頂表面的一部分，所以可以防止在蝕刻絕緣層35’的步驟中通孔絕緣層22在半導體基底10和通孔絕緣層22之間的界面處被損壞。絕緣層圖案35的一部分可以與通孔件23的預定區(qū)域疊置，例如，可以與導電連接件26的預定區(qū)域疊置。絕緣層圖案35的側壁36可以與通孔16的內壁17分開，并且可以位于導電連接件沈上。參照圖8，以與圖14中示出的方式相同的方式在絕緣層圖案35上形成用于形成再分布層的導電層40，可以通過平坦化工藝來暴露在半導體基底10的初始第二表面12’上形成的絕緣層圖案35。例如，平坦化工藝可以為去除用于形成再分布層的導電層40的化學機械拋光(CMP)工藝。在平坦化工藝中，可以將形成在半導體基底10的初始第二表面12’上的絕緣層圖案35用作平坦化停止層。也可以將先前參照圖1至圖9描述的實施例應用于圖22中示出的插入器4。在這樣的情況下，可以不形成在圖1至圖9中示出的集成電路13?，F(xiàn)在，將參照圖22和圖23來描述根據本發(fā)明構思的實施例的插入器和使用插入器的半導體封裝件。圖22是示出使用圖5中示出的本發(fā)明構思的實施例的插入器的剖視圖，圖23是示出使用圖22中示出的插入器的半導體封裝件的剖視圖。雖然圖22和圖23 示出了使用圖5中示出的半導體裝置的插入器，但是也可以使用圖1至圖9中示出的其他的半導體裝置。參照圖22，插入器4的半導體基底10可以為硅基底或玻璃基底。第二連接端76 可以形成在半導體基底10的第一表面11上。第二連接端76電連接到通過電極20。第二連接端76可以為從由導電突起、焊球、導電分隔件、引腳格柵陣列(PGA)和它們的組合組成的組中選擇的至少一種。參照圖23，在圖22中示出的插入器4可以安裝在封裝件基板200上。其上形成有電路圖案204的封裝件基板200可以為柔性印刷電路板、剛性印刷電路板或它們的組合。 電路圖案204可以連接到暴露到外部的結合焊盤202或球焊盤206。插入器4可以通過連接到導電連接件沈的第二連接端76而電連接到結合焊盤 202。另外，插入器4可以通過封裝件基板200的電路圖案204而連接到外部連接端208。另一半導體裝置300可以堆疊在插入器4上。半導體裝置300可以通過第三連接端83電連接到插入器4的再分布層45。在示例性實施例中，半導體裝置300可以為半導體芯片，第三連接端83可以為倒裝芯片突起或導電突起。如果形成多個第三連接端83和多個通過電極20，則第三連接端83之間的間距可以小于通過電極20之間的間距。當因第三連接端83之間的間距小而不可能將半導體裝置300與封裝件基板200的結合焊盤202 直接連接時，包括再分布層45的插入器4可以設置在半導體裝置300和封裝件基板200之間?，F(xiàn)在將參照圖M來描述根據本發(fā)明構思的另一實施例的半導體封裝件。圖對是示出根據本發(fā)明構思的另一實施例的半導體封裝件的剖視圖。先前參照圖1至圖9描述的實施例可以應用于包括半導體封裝件的第一通孔件23 的第一半導體芯片400。圖M示出將圖6中示出的半導體裝置用作第一半導體芯片400。參照圖對，第二半導體芯片500可以堆疊在第一半導體芯片400上。第二半導體芯片500可以為與第一半導體芯片400不同的半導體芯片。在示例性實施例中，第一半導體芯片400可以包括邏輯電路，第二半導體芯片500可以包括存儲器電路。第二半導體芯片500可以為用于幫助第一半導體芯片400的操作的高性能存儲器芯片。第一半導體芯片400可以安裝在封裝件基板200上，使得第一半導體芯片400的第一表面11面對封裝件基板200。第一半導體芯片400可以包括在其第一表面11上的第一連接端73。第一連接端73可以連接到通過電極20。另外，第一連接端73可以連接到集成電路13。集成電路13可以通過第一連接端73直接連接到封裝件基板200。集成電路13 可以通過通過電極20和再分布層45直接連接到第二半導體芯片500。第二半導體芯片500可以通過形成在其一個表面上的第三連接端83連接到第一半導體芯片400。第三連接端83和通過電極20可以通過再分布層45彼此連接。第二半導體芯片500可以通過第三連接端83、再分布層45、通過電極20和第一連接端73電連接到封裝件基板200。在一個實施例中，第二半導體裝置500可以包括第二通孔件87，以俯視或剖視方式觀看，第二通孔件87不與第一通孔件23疊置。在另一實施例中，一個或多個半另外的導體裝置(未示出)可以堆疊在第二半導體裝置500上，并且可以電結合到第二通孔件87和一個或多個再分布層。圖25和圖沈示出了根據本發(fā)明構思的實施例的半導體封裝件的制造方法。參照圖25，可以提供具有通過圖1至圖22中示出的制造方法得到的半導體裝置的多個半導體晶片100?？梢詫⒍鄠€半導體晶片100彼此堆疊。沿半導體裝置的切劃線部分切割堆疊的多個半導體晶片100，從而將半導體晶片100分成獨立的半導體封裝件?？梢允褂们懈钇?20或激光器來執(zhí)行切割步驟?？蛇x擇地，如圖沈中所示，在半導體晶片100上堆疊獨立的半導體裝置100a、 IOOb........以形成半導體封裝件?？蛇x擇地，可以沿切劃線部分切割半導體晶片100，以分為獨立的半導體裝置IOOaUOOb.......，然后將它們彼此堆疊，以形成半導體封裝件。圖27是使用了根據本發(fā)明構思的一些實施例的半導體裝置的存儲器卡800的示意圖。參照圖27，存儲器卡800可以包括在殼體810中的控制器820和存儲器830?？刂破?20和存儲器830可以交換電信號。例如，存儲器830和控制器820可以響應于控制器820的命令來交換數(shù)據。因此，存儲器卡800可以將數(shù)據存儲在存儲器830中，或可以將存儲在存儲器830中的數(shù)據輸出到外部。控制器820或存儲器830可以包括根據本發(fā)明構思的一些實施例的半導體裝置或半導體封裝件中的至少一種。在示例性實施例中，控制器820可以包括封裝件中系統(tǒng)，存儲器830可以包括多芯片封裝件?？蛇x擇地，控制器820和/或存儲器830可以設置為堆疊式封裝件。存儲器卡800可以用作用于各種便攜裝置的數(shù)據存儲介質。例如，存儲器卡800 可以為多媒體卡(MMC)或安全數(shù)字卡(SD)。圖觀是使用了根據本發(fā)明構思的實施例的半導體裝置的電子系統(tǒng)900的示意圖。 參照圖28，電子系統(tǒng)900可以包括根據示例實施例的半導體裝置或半導體封裝件。電子系統(tǒng)900可以包括移動裝置或計算機。例如，電子系統(tǒng)900可以包括使用總線920執(zhí)行數(shù)據通信的存儲器系統(tǒng)912、處理器914、RAM 916和用戶接口 918。處理器914可以執(zhí)行程序并控制電子系統(tǒng)900。RAM 916可以用作處理器914的操作存儲器。例如，處理器914或RAM 916可以包括根據示例實施例的半導體裝置或半導體封裝件。可選擇地，處理器914和RAM 916可以封裝在單個封裝件主體中。可以將用戶接口 918用于將數(shù)據輸入到電子系統(tǒng)900/ 從電子系統(tǒng)900輸出數(shù)據。存儲器系統(tǒng)912可以存儲用于操作處理器914的代碼、由處理器914處理的數(shù)據或外部輸入的數(shù)據。存儲器系統(tǒng)912可以包括控制器和存儲器，并具有與圖25中示出的存儲器卡800的構造基本相同的構造。電子系統(tǒng)900可以使用在用于各種電子裝置的電子控制器中。圖四是使用根據本發(fā)明構思的實施例的電子系統(tǒng)(圖觀的900)的移動電話1000的示意圖。另外，電子系統(tǒng)(圖觀的900)可以用于便攜式筆記本型計算機、mpeg-Ι音頻層3(MP;3)播放器、導航器、 固態(tài)盤(SSD)、車輛或家用電器。本公開提供一種半導體裝置，該半導體裝置具有埋置在半導體基底中的再分布圖案，可以防止半導體裝置的特性劣化，并可以進一步防止半導體基底和硅通孔件短路。在整個說明書中，在本發(fā)明構思的精神和范圍內，在一個實施例中示出的特征可以被包括在其他的實施例中。本申請的實施例也可以被應用于形成ASIC、PLD/門陣列、DSP、圖形和PC芯片組。 此外，本申請的實施例可以用于形成用于筆記本型PC、用于企業(yè)的子筆記本、超移動性PC 和平板式PC的存儲裝置。貫穿本說明書中所稱的“一個實施例”或“實施例”的含義為關于該實施例所描述的特定的特征、結構或特性包括在本發(fā)明的至少一個實施例中。因此，貫穿本說明書的各種位置中出現(xiàn)的語句“在一個實施例中”或“在實施例中”不是必須全部指示相同的實施例。 此外，在一個或多個實施例中，特定的特征、結構或特性可以以任意合適的方式進行組合。為了便于說明，可以在這里使用諸如“在......下面”、“在......下方”、“下部
的”、“在......上方”和“上部的”等的空間相對術語來描述一個元件或特征與其他的元件或特征的如附圖中所示的關系。應該理解的是，空間相對術語意在包括裝置在使用或操作中的除了附圖中描繪的方位之外的不同的方位。例如，如果附圖中的裝置進行翻轉，則被描述為“在”其他的元件或特征“下方”或“下面”的元件將被隨后定位為“在”其他元件或特
征“上方”。因此，示例性術語“在......下方”可以包括“在......上方”和“在......下
方”兩種方位。裝置可以被另外地定位(旋轉90度或處于其他方位)，并可以相應地解釋這里使用的空間相對描述符。以最有助于理解本發(fā)明的方式將各種操作描述為多個分立的步驟。然而，描述各步驟所采用的順序不意味著操作是依賴于順序的，或者說不意味著步驟執(zhí)行所按的順序必須是提供的步驟所按的順序。雖然已經參照本公開的示例性實施例具體示出并描述了本公開，但是本領域普通技術人員應該了解的是，在不脫離由權利要求限定的本公開的精神和范圍的情況下，可以在此進行各種形式和細節(jié)方面的改變。因此期望的是，當前的實施例在各方面均應被認為是示例性的而非限制性的，且應參照權利要求而非前面的描述來指明本發(fā)明的范圍。
權利要求
1.一種半導體裝置，包括半導體基底，具有第一表面和與第一表面相對的第二表面，第二表面限定再分布槽，基底具有延伸通過基底的通孔；通孔件，設置在通孔中，通孔件包括順序形成在通孔的內壁上的通孔絕緣層、阻擋層， 其中，通孔件還包括與阻擋層相鄰的導電連接件；絕緣層圖案，形成在基底的第二表面上，絕緣層圖案限定暴露通孔件的頂表面的一定區(qū)域的開口；再分布層，設置在再分布槽中，并電連接到通孔件，其中，絕緣層圖案與導電連接件的一定區(qū)域疊置。
2.如權利要求1所述的半導體裝置，其中，通孔件設置在再分布層下方。
3.如權利要求2所述的半導體裝置，其中，通孔件的導電連接件的頂表面與再分布層的最底部的表面相鄰接。
4.如權利要求2所述的半導體裝置，其中，再分布層由與導電連接件的材料不同的材料形成。
5.如權利要求1所述的半導體裝置，其中，絕緣層圖案的底表面與通孔絕緣層的頂表面相鄰接。
6.如權利要求1所述的半導體裝置，其中，絕緣層圖案的頂表面與再分布層的頂表面基本共面。
7.如權利要求1所述的半導體裝置，其中，絕緣層圖案的開口設置在由導電連接件的頂表面限定的區(qū)域上方。
8.如權利要求1所述的半導體裝置，其中，絕緣層圖案形成在再分布槽的內部的一部分上并在基底的第二表面上。
9.如權利要求7所述的半導體裝置，其中，絕緣層圖案直接接觸基底的第二表面，再分布層形成在絕緣層圖案上。
10.如權利要求1所述的半導體裝置，其中，絕緣層圖案的開口的側壁在導電連接件上面。
11.如權利要求10所述的半導體裝置，其中，開口的寬度小于導電連接件的寬度。
12.如權利要求1所述的半導體裝置，其中，再分布層直接接觸通孔件的通過絕緣層圖案的開口暴露的區(qū)域。
13.如權利要求1所述的半導體裝置，其中，阻擋層的頂表面和通孔絕緣層的頂表面與基底的第二表面的鄰接區(qū)域基本上位于相同的高度處。
14.如權利要求13所述的半導體裝置，其中，導電連接件的頂表面低于阻擋層的頂表面和通孔絕緣層的頂表面。
15.如權利要求1所述的半導體裝置，其中，通孔絕緣層在第二表面的最底部的部分上方延伸，絕緣層圖案覆蓋通孔絕緣層的延伸的部分的側壁。
16.如權利要求15所述的半導體裝置，其中，絕緣層圖案形成上升超過在半導體基底的第二表面的水平并在通孔絕緣層和阻擋層上延伸的脊部。
17.如權利要求1所述的半導體裝置，其中，通孔件包括導電連接件的延伸超過第二表面的鄰接區(qū)域的水平的提升部分。
18.如權利要求17所述的半導體裝置，其中，導電連接件的提升部分的頂表面設置在再分布層的頂表面下方。
19.如權利要求1所述的半導體裝置，其中，導電連接件的頂表面高于基底的第二表面的鄰接區(qū)域。
20.如權利要求1所述的半導體裝置，其中，通孔件逐漸變寬。
21.如權利要求20所述的半導體裝置，其中，通孔件具有從基底的第一表面至第二表面逐漸增加的直徑。
22.如權利要求20所述的半導體裝置，其中，通孔件階梯式地逐漸變寬。
23.如權利要求1所述的半導體裝置，其中，再分布層包括與通孔件疊置的第一子再分布層和不與通孔件疊置的第二子再分布層，第一子再分布層和第二子再分布層具有不同的厚度。
24.如權利要求23所述的半導體裝置，其中，第二子再分布層的厚度大于第一子再分布層的厚度。
25.如權利要求M所述的半導體裝置，其中，第一子再分布層的寬度小于通孔的寬度。
26.如權利要求1所述的半導體裝置，其中，絕緣層圖案垂直地沿通孔絕緣層的一部分延伸。
27.如權利要求沈所述的半導體裝置，其中，絕緣層圖案覆蓋阻擋層的頂表面。
28.如權利要求1所述的半導體裝置，其中，以剖視方式觀看，通孔件在通孔件的側壁上具有臺階。
29.如權利要求1所述的半導體裝置，其中，通孔包括在通孔的上部形成的互連槽。
30.如權利要求四所述的半導體裝置，其中，互連槽的寬度大于通孔的中間部分的寬度。
31.一種半導體裝置，包括半導體基底，具有第一表面和與第一表面相對的第二表面，第二表面限定再分布槽，基底具有延伸通過基底的通孔；通孔件，設置在通孔中，通孔件包括順序形成在通孔中的通孔絕緣層和導電連接件；絕緣層圖案，形成在基底的第二表面上，絕緣層圖案限定暴露通孔件的頂表面的一定區(qū)域的開口；再分布層，設置在再分布槽中，并電連接到通孔件，其中，絕緣層圖案覆蓋基底的第二表面和通孔絕緣層的頂表面之間的界面區(qū)域。
32.如權利要求31所述的半導體裝置，所述半導體裝置還包括與通孔絕緣層相鄰地設置在通孔內的阻擋層。
33.如權利要求31所述的半導體裝置，其中，通孔絕緣層的頂表面與第二表面的最底部的部分基本共面。
34.如權利要求31所述的半導體裝置，其中，絕緣層圖案的側壁位于通孔絕緣層的頂表面上。
35.一種半導體封裝件，包括封裝件基板和設置在封裝件基板上的第一半導體裝置，其中，第一半導體裝置包括半導體基底，具有第一表面和與第一表面相對的第二表面，第二表面限定再分布槽，基底具有延伸通過基底的通孔；第一通孔件，設置在通孔中，第一通孔件包括順序形成在通孔中的通孔絕緣層、阻擋層和導電連接件；絕緣層圖案，形成在基底的第二表面上，絕緣層圖案限定暴露第一通孔件的頂表面的一定區(qū)域的開口；再分布層，設置在再分布槽中，并電連接到第一通孔件，其中，絕緣層圖案覆蓋基底的第二表面和通孔絕緣層的頂表面之間的界面區(qū)域。
36.如權利要求35所述的半導體封裝件，其中，封裝件基板還包括電路圖案，第一通孔件電連接到電路圖案。
37.如權利要求35所述的半導體封裝件，所述半導體封裝件還包括在第一半導體裝置的再分布層上面的第二半導體裝置。
38.如權利要求37所述的半導體封裝件，其中，第二半導體裝置包括第二通孔件，第二通孔件不與第一通孔件疊置。
39.如權利要求37所述的半導體封裝件，其中，第二半導體裝置包括結合到第二通孔件的連接端，連接端結合到再分布層。
40.如權利要求39所述的半導體封裝件，所述半導體封裝件還包括在再分布層上面的具有暴露再分布層的一定區(qū)域的開口部分的保護層，從而將連接端安裝在開口部分上。
41.一種制造半導體裝置的方法，所述方法包括下述步驟在半導體基底中形成通孔；在通孔內形成通孔絕緣層；在通孔內形成導電導體層，以形成從半導體基底的第一表面延伸的通孔件；然后，在基底的與第一表面相對的基底表面中形成再分布槽，以限定基底的第二表面， 再分布槽與通孔連接；在包括再分布槽的第二表面上形成絕緣層；去除絕緣層的一定區(qū)域以形成限定暴露導電導體層的一定區(qū)域的開口的絕緣層圖案。
42.如權利要求41所述的方法，所述方法還包括形成填充再分布槽的導電層，以形成設置在再分布槽內的再分布層。
43.如權利要求42所述的方法，所述方法還包括平坦化包括導電層的所得結構直到暴露絕緣層圖案的頂表面。
44.如權利要求43所述的方法，其中，平坦化步驟包括執(zhí)行化學機械拋光。
45.如權利要求41所述的方法，其中，形成通孔件的步驟包括在形成導電導體層之后平坦化所得結構。
46.如權利要求41所述的方法，所述方法還包括在形成再分布槽之前研磨基底的與第一表面相對的表面，以形成基底表面。
47.如權利要求41所述的方法，其中，在余留絕緣層的一部分覆蓋基底的第二表面和通孔絕緣層的頂表面的界面區(qū)域的同時形成絕緣層圖案。
48.如權利要求41所述的方法，所述方法還包括在通孔絕緣層上形成阻擋層。
49.如權利要求41所述的方法，所述方法還包括在再分布層上方形成保護層，保護層具有暴露再分布層的一部分的開口部分；在再分布層的暴露部分上方形成導電突起。
全文摘要
本發(fā)明提供一種半導體裝置及其制造方法和半導體封裝件。在一個實施例中，一種半導體裝置包括具有第一表面和與第一表面相對的第二表面的半導體基底。第二表面限定再分布槽。基底具有延伸通過基底的通孔。半導體裝置還包括設置在通孔中的通孔件。通孔件可以包括順序形成在通孔的內壁上的通孔絕緣層、阻擋層。通孔件還可以包括與阻擋層相鄰的導電連接件。半導體裝置另外包括形成在基底的第二表面上的絕緣層圖案。絕緣層圖案限定暴露通孔件的頂表面的一定區(qū)域的開口。半導體裝置包括設置在槽中并電連接到通孔件的再分布層。絕緣層圖案與導電連接件的一定區(qū)域疊置。
文檔編號H01L21/768GK102479771SQ20111039646
公開日2012年5月30日 申請日期2011年11月29日 優(yōu)先權日2010年11月29日
發(fā)明者姜蕓炳, 宋昊建, 尹玟升, 張東鉉, 李鎬珍, 趙泰濟, 鄭世泳 申請人:三星電子株式會社