專利名稱：多鰭片器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，具體而言，本發(fā)明涉及多鰭片器件及其制造方法。
背景技術(shù)：
所謂的鰭狀場(chǎng)效應(yīng)晶體管(FinFET)器件對(duì)于高性能小尺寸集成電路變得越來(lái)越普及。因?yàn)闁艠O在三面上環(huán)繞溝道區(qū)，F(xiàn)inFET對(duì)小臨界尺寸(critical dimension)提供極好的溝道控制。另一方面，F(xiàn)inFET結(jié)構(gòu)的特有性質(zhì)使得難以調(diào)整或者調(diào)諧典型的FinFET器件的溝道寬度。因?yàn)楦鞣N器件性能參數(shù)如驅(qū)動(dòng)電流(Illsat)與溝道寬度相關(guān)，不能輕易地調(diào)諧或者調(diào)整溝道寬度是不利的。那么所需要的是克服常規(guī)領(lǐng)域中弊端的FinFET結(jié)構(gòu)及 其制造方法。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種器件，包括襯底；多個(gè)鰭片，形成于所述襯底上；源極區(qū)和漏極區(qū)，形成于相應(yīng)的所述鰭片中；介電層，形成于所述襯底上，所述介電層具有鄰近第一鰭片的一側(cè)的第一厚度，并且具有鄰近所述鰭片的相對(duì)側(cè)的第二厚度，所述第二厚度不同于所述第一厚度；以及連續(xù)柵極結(jié)構(gòu)，位于所述多個(gè)鰭片的上面，所述連續(xù)柵極結(jié)構(gòu)鄰近每個(gè)鰭片的頂面以及至少一個(gè)鰭片的至少一個(gè)側(cè)壁面。在上述器件中，其中，所述器件是FinFET器件。上述器件包括第一鰭片，具有被所述介電層覆蓋的第一側(cè)壁和在所述介電層上方延伸的第二側(cè)壁；第二鰭片，具有均在所述介電層上方延伸的第一側(cè)壁和第二側(cè)壁；以及其中所述柵極結(jié)構(gòu)共形地位于所述第一鰭片的所述第二側(cè)壁和所述第二鰭片的所述第一側(cè)壁和第二側(cè)壁的上面。在上述器件中，其中，所述多個(gè)鰭片的每個(gè)鰭片具有頂面和至少一個(gè)側(cè)壁，所述頂面具有厚度t，所述側(cè)壁在所述介電層上方具有高度h，其中在所述多個(gè)鰭片中形成溝道，所述溝道具有由所述厚度t的和加上所述高度h的和限定的溝道寬度。在上述器件中，其中，所述多個(gè)鰭片的至少一個(gè)鰭片具有兩個(gè)在所述介電層上方延伸的側(cè)壁。在上述器件中，包括三個(gè)或者三個(gè)以上的鰭片。在上述器件中，其中，所述介電層的所述第一厚度等于所述鰭片在所述襯底上方的高度。在上述器件中，其中，所述多個(gè)鰭片選自基本上由外延材料、所述襯底的材料、及其組合組成的組。在上述器件中，其中，所述多個(gè)鰭片的每個(gè)鰭片具有側(cè)壁，所述側(cè)壁的一部分基本上垂直于所述襯底的主表面，并且所述側(cè)壁的下部不垂直于所述襯底的所述主表面。根據(jù)本發(fā)明的另一方面，還提供了一種晶體管，包括第一半導(dǎo)體鰭片，位于介電層中，所述第一半導(dǎo)體鰭片具有在所述介電層上方延伸第一距離的第一側(cè)壁、頂面、和在所述介電層上方延伸第二距離的第二側(cè)壁；第二半導(dǎo)體鰭片，位于所述介電層中，第二鰭片具有在所述介電層上方延伸所述第一距離的第一側(cè)壁、頂面、和在所述介電層上方延伸所述第一距離的第二側(cè)壁；柵極結(jié)構(gòu)，位于所述第一半導(dǎo)體鰭片和所述第二半導(dǎo)體鰭片的上面，其中所述柵極結(jié)構(gòu)接觸所述第一半導(dǎo)體鰭片的所述頂面和至少一個(gè)側(cè)壁，以及接觸所述第二半導(dǎo)體鰭片的所述頂面和至少一個(gè)側(cè)壁；源極區(qū)，分布在所述第一半導(dǎo)體鰭片和所述第二半導(dǎo)體鰭片中；以及漏極區(qū)，分布在所述第一半導(dǎo)體鰭片和所述第二半導(dǎo)體鰭片中。在上述晶體管中，進(jìn)一步包括第三半導(dǎo)體鰭片，所述第三半導(dǎo)體鰭片位于所述介電層中，所述第三半導(dǎo)體鰭片具有在所述介電層上方延伸所述第一距離的第一側(cè)壁、頂面、和在所述介電層上方延伸所述第一距離的第二側(cè)壁。在上述晶體管中，其中，所述第二距離等于零。
·
在上述晶體管中，其中，所述柵極結(jié)構(gòu)包括柵極電介質(zhì)和柵電極。在上述晶體管中，其中，所述晶體管包括位于第一鰭片和第二鰭片中的溝道區(qū)，并且其中，所述溝道區(qū)具有溝道寬度，所述溝道寬度等于兩個(gè)頂面厚度的和加上所述第一半導(dǎo)體鰭片的所述第一側(cè)壁和所述第二側(cè)壁在所述介電層上方延伸的距離的和加上所述第二半導(dǎo)體鰭片的所述第一側(cè)壁和所述第二側(cè)壁在所述介電層上方延伸的距離的和。根據(jù)本發(fā)明的又一方面，還提供了一種形成晶體管的方法，包括在襯底上形成多個(gè)鰭片；在所述多個(gè)鰭片中形成源極區(qū)和漏極區(qū)；在所述鰭片之間形成介電層；調(diào)整所述多個(gè)鰭片中的至少兩個(gè)鰭片之間的所述介電層的厚度；以及在所述鰭片和介電層上形成連續(xù)柵極結(jié)構(gòu)。在上述方法中，其中，在襯底上形成多個(gè)鰭片的步驟包括選自基本上由蝕刻鰭片至襯底中、以及在襯底上外延生長(zhǎng)鰭片、及其組合的組的工藝。在上述方法中，其中，調(diào)整所述介電層的厚度的步驟包括覆蓋所述介電層的一部分；以及回蝕所述介電層的未被覆蓋的部分。在上述方法中，其中，調(diào)整所述介電層的厚度的步驟包括覆蓋所述介電層的一部分和回蝕所述介電層的未被覆蓋的部分，且上述方法進(jìn)一步包括露出所述介電層的被覆蓋的部分。在上述方法中，其中，調(diào)整所述介電層的厚度的步驟包括覆蓋所述介電層的一部分和回蝕所述介電層的未被覆蓋的部分，且上述方法進(jìn)一步包括露出所述介電層的被覆蓋的部分，上述方法還進(jìn)一步包括回蝕所述介電層的露出的部分；以及進(jìn)一步回蝕所述介電層的所述未被覆蓋的部分。在上述方法中，其中，形成源極區(qū)和漏極區(qū)包括將摻雜劑注入至相應(yīng)的所述鰭片中。


為了更充分地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中圖Ia至圖6b示出了制造實(shí)施例I的各個(gè)階段；圖6c至圖6f示出了用于調(diào)整實(shí)施例中介電層厚度的可選方法；以及
圖7a至圖7b分別示出了圖6a和圖6b中示出的結(jié)構(gòu)的可選實(shí)施例。
具體實(shí)施例方式圖Ia以立體圖示出了制造鰭狀場(chǎng)效應(yīng)晶體管(FinFET)器件I的中間階段。圖Ib以沿著如圖Ia中的a-a所指示的線的剖面圖示出了結(jié)構(gòu)。在所示出的實(shí)施例中,FinFET I將延伸跨過(guò)若干鰭片(更具體而言是3個(gè)鰭片)，將在下面更詳細(xì)解釋。在圖Ia中所示出的制造中間階段中，在襯底4上形成了經(jīng)圖案化的感光層2。更精確地，在硬掩模6的頂上形成經(jīng)圖案化的感光層2，如光刻膠或類似物，硬掩模6依次位于襯墊氧化物8的頂上，襯墊氧化物8依次位于襯底4的頂上。硬掩模6可以是氮化硅、或氮氧化硅等。襯墊氧化物層8可以是氧化硅，并且它們的形成物是公知的。襯底4可以是體襯底如體硅晶圓。可選地，襯底4可以僅僅是化合物晶圓的頂部半導(dǎo)體層，如絕緣體上硅襯底。在又一個(gè)實(shí)施例中，襯底4可以是體襯底或者是通常外延生 長(zhǎng)的包含Ge、SiGe, III-V族材料(如GaAs、InAs)、和II-VI族材料(如ZeSe、ZnS)等的化合物晶圓的頂層。認(rèn)為III-V或者II-VI族材料對(duì)于形成示例性器件是特別優(yōu)選的，因?yàn)樗鼈兙哂心軌驈氖褂肐II-V族或II-VI族性質(zhì)如InAsjP ZnS等得到的有益的應(yīng)變性質(zhì)(strain property)。如圖2a和2b (其中圖2a繼續(xù)圖Ia的立體圖，圖2b繼續(xù)圖Ib的剖面圖)中所示出的，采用公知的蝕刻工藝將經(jīng)圖案化的感光層2的圖案轉(zhuǎn)印到硬掩模6、襯墊氧化物8、和襯底4中，其具體內(nèi)容對(duì)于理解本發(fā)明不是必需的，因此在本文中不再重復(fù)。在該圖案轉(zhuǎn)印工藝期間，經(jīng)圖案化的感光層2可以被完全消耗，如圖2a和圖2b所示。在一些實(shí)施例中，經(jīng)圖案化的感光層2沒(méi)有被完全消耗，而是采用例如氧等離子體或所謂的灰化工藝去除經(jīng)圖案化的感光層2的剩余部分。得到的結(jié)構(gòu)包括在襯底4中形成的多個(gè)鰭片10。多個(gè)鰭片10中的每個(gè)鰭片具有側(cè)壁,該側(cè)壁的一部分基本上垂直于襯底4的主表面，并且該側(cè)壁的下部非垂直于襯底的主表面。這些鰭片10充當(dāng)待形成的FinFET器件I的鰭片結(jié)構(gòu)。在一些實(shí)施例中，蝕刻襯底4至約40nm至約80nm的深度，意味著形成高度為約40nm至約80nm的鰭片10。在一個(gè)具體實(shí)施例中，形成高度為約60nm的鰭片10?，F(xiàn)在參考圖3，在器件I上均厚沉積氧化物層12?？梢酝ㄟ^(guò)例如化學(xué)汽相沉積(CVD)工藝、或通過(guò)旋涂玻璃工藝等采用本領(lǐng)域技術(shù)人員已知的工藝步驟沉積氧化物層12，有時(shí)被稱為淺溝槽隔離氧化物或者僅稱為淺溝槽隔離。可選地且在形成氧化物12之前，可以進(jìn)行鰭片10的熱氧化以修復(fù)在蝕刻步驟(在圖2a和圖2b中示出)期間對(duì)側(cè)壁發(fā)生的損傷。如圖4a和圖4b中所示出的,應(yīng)用CMP步驟往回減薄(thin back)氧化物層12至鰭片10的頂部水平。注意到在CMP步驟中去除經(jīng)圖案化的硬掩模6和經(jīng)圖案化的襯墊氧化物8。CMP步驟的工藝參數(shù)為本領(lǐng)域中公知的，因此出于簡(jiǎn)明和清楚的目的在本文中不再重復(fù)。在一些實(shí)施例中，在CMP工藝之后，在襯底4上形成多個(gè)鰭片10的步驟可以進(jìn)一步包括選自基本上由蝕刻鰭片至襯底中，以及在襯底上外延生長(zhǎng)鰭片，及其組合組成的組的工藝。因此，多個(gè)鰭片可以選自基本上由外延材料、襯底材料、及其組合組成的組。圖5a示出了制造工藝中的下一個(gè)階段，其中進(jìn)一步往回減薄氧化物層12。氧化物層12可以以各種方式往回減薄。在一個(gè)實(shí)施例中，通過(guò)稀氫氟酸(DHF)處理或者氫氟酸蒸汽(VHF)處理適當(dāng)時(shí)間來(lái)往回減薄氧化物層12。特別注意到如符號(hào)A(表示尚未被往回減薄的氧化物層12的部分)和B(表示已被往回減薄的氧化物層12的部分)所示出的，可以選擇性地往回減薄氧化物層12。在回蝕工藝期間，這種選擇性減薄可以通過(guò)用保護(hù)層如光刻膠層覆蓋氧化物層12的部分A來(lái)完成。在圖5b中所示出的實(shí)施例中，鰭片10在 襯底4的表面上方延伸距離H并在氧化物層12的往回減薄部分B的上方延伸距離h。在示例性實(shí)施例中，對(duì)于B區(qū)，1/4 < h/H< 1/3。認(rèn)為鰭片10在B區(qū)中的氧化物層12的上方延伸的這種比率實(shí)現(xiàn)了期望的溝道寬度，將在下面進(jìn)一步解釋。接下來(lái)，在三個(gè)鰭片10上方形成單一連續(xù)柵極結(jié)構(gòu)，如圖6a和6b中所示出的。圖6b中還示出了在相應(yīng)鰭片10內(nèi)源極區(qū)S和漏極區(qū)D的形成。在一個(gè)實(shí)施例中，形成源極區(qū)和漏極區(qū)包括將摻雜劑注入相應(yīng)的鰭片中。在另一個(gè)實(shí)施例中，形成源極區(qū)和漏極區(qū)包括蝕刻鰭片至襯底中以及在襯底上外延生長(zhǎng)源極區(qū)和漏極區(qū)。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到用于形成柵極結(jié)構(gòu)14的多個(gè)工藝步驟，其包括柵極電介質(zhì)的形成和圖案化以及柵電極的形成和圖案化。這些具體內(nèi)容對(duì)于理解本發(fā)明不是必需的，并且柵極電介質(zhì)和柵電極在本文中共同被稱為柵極結(jié)構(gòu)14。同樣地，形成摻雜的源極區(qū)和漏極區(qū)的具體步驟是已知的，因此為了簡(jiǎn)明的目的在本文不再重復(fù)這些具體步驟。在這種情況中，第一金屬層可以是連續(xù)的，并位于該三個(gè)源極區(qū)的上面，以形成一個(gè)FinFET器件的源極區(qū)。而且，第二金屬層可以是連續(xù)的，并位于該三個(gè)漏極區(qū)的上面以形成一個(gè)FinFET器件的漏極區(qū)。本領(lǐng)域技術(shù)人員將意識(shí)到溝道長(zhǎng)度和溝道寬度是用于晶體管包括用于FinFET器件如示例性器件I的兩個(gè)重要參數(shù)。溝道長(zhǎng)度基本上等于源極S和漏極D區(qū)之間的距離。在所示出的實(shí)施例中，使用多個(gè)鰭片尤其是具有由于鰭片之間氧化物層12的不同厚度引起的不同高度的多個(gè)鰭片對(duì)溝道長(zhǎng)度沒(méi)有影響。換句話說(shuō)，鰭片之間的不同的氧化物層12厚度不影響源極S和漏極D之間的距離，或者溝道長(zhǎng)度。溝道長(zhǎng)度影響這種晶體管性能如例如轉(zhuǎn)換速度。溝道寬度也影響器件性能，如器件的驅(qū)動(dòng)電流。作為實(shí)例，通過(guò)調(diào)整溝道寬度可以進(jìn)一步微調(diào)IDsat。通過(guò)改變鰭片之間的氧化物層12的厚度，并因此改變鰭片10在氧化物層上方的高度，可以更改得到的FinFET的總溝道寬度。參考圖6C至圖6f更詳細(xì)地對(duì)此進(jìn)行解釋。首先參考圖6c，示出極端實(shí)施例，其中在鰭片10之間完全不回蝕氧化物層12。在該實(shí)施例中，總溝道寬度(在形成柵極結(jié)構(gòu)14之后)將等于鰭片10的厚度。在該情況中，采用結(jié)合在一起的三個(gè)鰭片10形成一個(gè)FinFET器件(即，采用連續(xù)且位于三個(gè)鰭片10的單一柵極結(jié)構(gòu)14，如圖6b中所示出的)，總溝道寬度將等于3t。這種結(jié)構(gòu)實(shí)際上等于平面晶體管器件。相比之下，圖6d示出了其他極端實(shí)施例，其中在所有鰭片10之間一致地回蝕氧化物層12。在該實(shí)施例中，總溝道寬度將等于每個(gè)鰭片的厚度加上每個(gè)鰭片高度的2倍(因?yàn)闁艠O結(jié)構(gòu)位于每個(gè)鰭片的兩個(gè)側(cè)壁以及每個(gè)鰭片的頂部的上面，每個(gè)側(cè)壁具有高度h，以及頂部具有厚度t)。在所示出的實(shí)施例中，溝道寬度將等于3t+6h。雖然這種結(jié)構(gòu)可能在其很容易例如在具有相似特性的平面晶體管的等效面積中布置三個(gè)鰭片結(jié)構(gòu)方面是有益的，但是多個(gè)鰭片結(jié)構(gòu)可能具有過(guò)大的驅(qū)動(dòng)電流，其可能對(duì)期望的性能產(chǎn)生負(fù)面影響。圖6e示出了另一實(shí)施例結(jié)構(gòu)，其中通過(guò)使氧化物層12在鰭片之間具有不同的厚度更改驅(qū)動(dòng)電流。注意到在圖6e的實(shí)施例中，例如，在一對(duì)鰭片10(最左邊和居中的鰭片)之間回蝕氧化物層12，但在另一對(duì)鰭片10(最右邊和居中的鰭片)之間不回蝕氧化物層。在該情況下，得到的結(jié)構(gòu)的驅(qū)動(dòng)電流是3t+2h，因?yàn)閷?duì)于位于上面的柵極結(jié)構(gòu)14(未示出，但在圖6b中不出)僅暴露了鰭片的兩個(gè)側(cè)壁。圖6f示出了又一個(gè)實(shí)施例，其中在兩對(duì)鰭片之間回蝕但在外側(cè)鰭片的外緣上不回蝕柵極氧化物12。在示出的該實(shí)例中，總溝道寬度等于3t+4h。本領(lǐng)域的技術(shù)人員將意識(shí)到可以用于通過(guò)調(diào)整與各個(gè)鰭片10接界的氧化物層12的厚度來(lái)微調(diào)溝道寬度的各種其他結(jié)構(gòu)。在圖6 (其包括圖6a至圖6f)中所示出的實(shí)施例中，或者在一些區(qū)域(區(qū)域B)中蝕刻氧化物層12，或者在其他區(qū)域(區(qū)域A)中保持氧化物層12完全不被蝕刻。在其他實(shí)施例中，可以通過(guò)將氧化物層12的某些區(qū)域回蝕第一量，并將氧化物層12的其他區(qū)域回蝕第二更大的量獲得進(jìn)一步的微調(diào)。圖7a和圖7b示出了這樣一個(gè)實(shí)施例。
·
圖7a以立體圖和圖7b以剖面圖示出了一個(gè)實(shí)施例，其中，在其中E所指示的氧化物層12的部分被部分地回蝕的第一回蝕步驟期間，C所指示的氧化物層12的部分被保護(hù)(例如，用光刻膠、硬掩模、或犧牲層等覆蓋)。在下一個(gè)工藝步驟中，暴露出部分C，并且將氧化物層12(包括部分C和E)進(jìn)一步回蝕到圖7a和圖7b中所示的水平。在該情況中，最左邊的鰭片10在氧化物層12的上方延伸高度h2，而最右邊的兩個(gè)鰭片在它們相應(yīng)外側(cè)壁上的氧化物層12的上方延伸高度h2(因?yàn)檠趸飳?2在鰭片的外部區(qū)域上厚度為“E”)，并沿著它們相應(yīng)的內(nèi)側(cè)壁在具有厚度“C”的氧化物層12的上方延伸較小的高度4。假設(shè)鰭片10具有厚度t，圖7中所示出的實(shí)施例的總溝道寬度為3t+4h2+2hlt)盡管已經(jīng)詳細(xì)地描述了本實(shí)施例及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的實(shí)施例的精神和范圍的情況下，進(jìn)行各種改變、替換和更改。僅作為幾個(gè)實(shí)例，盡管示出了延伸跨過(guò)三個(gè)鰭片的FinFET器件，本發(fā)明的教導(dǎo)將等同應(yīng)用于延伸跨過(guò)2個(gè)鰭片或延伸跨過(guò)4個(gè)或更多個(gè)鰭片的FinFET。同樣地，其他多柵極器件如柵極器件、和
柵極器件等在預(yù)期的范圍內(nèi)。另外地，通過(guò)將上面所述的兩回蝕工藝(圖7)擴(kuò)展到其中氧化物層12可以具有3個(gè)不同高度的三回蝕工藝可以獲得甚至更進(jìn)一步微調(diào)的溝道長(zhǎng)度，形成最多具有三個(gè)不同側(cè)壁鰭片高度的鰭片。這種教導(dǎo)可以通過(guò)加入額外的回蝕和掩模步驟進(jìn)一步擴(kuò)展到四個(gè)或者更多個(gè)不同氧化物層厚度。注意到本教導(dǎo)將如同其應(yīng)用于蝕刻至襯底中的鰭片一樣等同地應(yīng)用于外延生長(zhǎng)的鰭片是重要的。而且，本申請(qǐng)的范圍并不僅限于本說(shuō)明書(shū)中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明將很容易理解，根據(jù)本發(fā)明可以利用現(xiàn)有的或今后開(kāi)發(fā)的用于執(zhí)行與本文所述相應(yīng)實(shí)施例基本上相同的功能或者獲得基本上相同的結(jié)果的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。因此，所附權(quán)利要求預(yù)期在其范圍內(nèi)包括這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。
權(quán)利要求
1.一種器件，包括 襯底； 多個(gè)鰭片，形成于所述襯底上； 源極區(qū)和漏極區(qū)，形成于相應(yīng)的所述鰭片中； 介電層，形成于所述襯底上，所述介電層具有鄰近第一鰭片的一側(cè)的第一厚度，并且具有鄰近所述鰭片的相對(duì)側(cè)的第二厚度，所述第二厚度不同于所述第一厚度；以及 連續(xù)柵極結(jié)構(gòu)，位于所述多個(gè)鰭片的上面，所述連續(xù)柵極結(jié)構(gòu)鄰近每個(gè)鰭片的頂面以及至少一個(gè)鰭片的至少一個(gè)側(cè)壁面。
2.根據(jù)權(quán)利要求I所述的器件，其中，所述器件是FinFET器件。
3.根據(jù)權(quán)利要求I所述的器件，包括 第一鰭片，具有被所述介電層覆蓋的第一側(cè)壁和在所述介電層上方延伸的第二側(cè)壁；第二鰭片，具有均在所述介電層上方延伸的第一側(cè)壁和第二側(cè)壁；以及其中所述柵極結(jié)構(gòu)共形地位于所述第一鰭片的所述第二側(cè)壁和所述第二鰭片的所述第一側(cè)壁和第二側(cè)壁的上面。
4.一種晶體管，包括 第一半導(dǎo)體鰭片，位于介電層中，所述第一半導(dǎo)體鰭片具有在所述介電層上方延伸第一距離的第一側(cè)壁、頂面、和在所述介電層上方延伸第二距離的第二側(cè)壁； 第二半導(dǎo)體鰭片，位于所述介電層中，第二鰭片具有在所述介電層上方延伸所述第一距離的第一側(cè)壁、頂面、和在所述介電層上方延伸所述第一距離的第二側(cè)壁； 柵極結(jié)構(gòu)，位于所述第一半導(dǎo)體鰭片和所述第二半導(dǎo)體鰭片的上面，其中所述柵極結(jié)構(gòu)接觸所述第一半導(dǎo)體鰭片的所述頂面和至少一個(gè)側(cè)壁，以及接觸所述第二半導(dǎo)體鰭片的所述頂面和至少一個(gè)側(cè)壁； 源極區(qū)，分布在所述第一半導(dǎo)體鰭片和所述第二半導(dǎo)體鰭片中；以及 漏極區(qū)，分布在所述第一半導(dǎo)體鰭片和所述第二半導(dǎo)體鰭片中。
5.根據(jù)權(quán)利要求4所述的晶體管，進(jìn)一步包括第三半導(dǎo)體鰭片，所述第三半導(dǎo)體鰭片位于所述介電層中，所述第三半導(dǎo)體鰭片具有在所述介電層上方延伸所述第一距離的第一側(cè)壁、頂面、和在所述介電層上方延伸所述第一距離的第二側(cè)壁。
6.根據(jù)權(quán)利要求4所述的晶體管，其中，所述晶體管包括位于第一鰭片和第二鰭片中的溝道區(qū)，并且其中，所述溝道區(qū)具有溝道寬度，所述溝道寬度等于兩個(gè)頂面厚度的和加上所述第一半導(dǎo)體鰭片的所述第一側(cè)壁和所述第二側(cè)壁在所述介電層上方延伸的距離的和加上所述第二半導(dǎo)體鰭片的所述第一側(cè)壁和所述第二側(cè)壁在所述介電層上方延伸的距離的和。
7.一種形成晶體管的方法，包括 在襯底上形成多個(gè)鰭片； 在所述多個(gè)鰭片中形成源極區(qū)和漏極區(qū)； 在所述鰭片之間形成介電層； 調(diào)整所述多個(gè)鰭片中的至少兩個(gè)鰭片之間的所述介電層的厚度；以及 在所述鰭片和介電層上形成連續(xù)柵極結(jié)構(gòu)。
8.根據(jù)權(quán)利要求7所述的方法，其中，在襯底上形成多個(gè)鰭片的步驟包括選自基本上由蝕刻鰭片至襯底中、以及在襯底上外延生長(zhǎng)鰭片、及其組合的組的工藝。
9.根據(jù)權(quán)利要求7所述的方法，其中，調(diào)整所述介電層的厚度的步驟包括 覆蓋所述介電層的一部分；以及 回蝕所述介電層的未被覆蓋的部分。
10.根據(jù)權(quán)利要求7所述的方法，其中，形成源極區(qū)和漏極區(qū)包括將摻雜劑注入至相應(yīng)的所述鰭片中。
全文摘要
一種多鰭片器件包括襯底；在襯底上形成的多個(gè)鰭片；在相應(yīng)鰭片中形成的源極區(qū)和漏極區(qū)；在襯底上形成的介電層，該介電層具有鄰近第一鰭片的一側(cè)的第一厚度，并且具有鄰近鰭片的相對(duì)側(cè)的不同于第一厚度的第二厚度；以及位于多個(gè)鰭片上面的連續(xù)柵極結(jié)構(gòu)，該連續(xù)柵極結(jié)構(gòu)鄰近每個(gè)鰭片的頂面以及至少一個(gè)鰭片的至少一個(gè)側(cè)壁面。通過(guò)調(diào)整介電層厚度，可以微調(diào)得到的器件的溝道寬度。本發(fā)明還提供該多鰭片器件的制造方法。
文檔編號(hào)H01L29/78GK102969353SQ20111036623
公開(kāi)日2013年3月13日 申請(qǐng)日期2011年11月17日 優(yōu)先權(quán)日2011年9月1日
發(fā)明者劉繼文, 王昭雄 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司