專利名稱：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種芯片封裝結(jié)構(gòu)，且特別是有關(guān)于一種使用可撓性基板的芯片封裝結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的改良，使得液晶顯示器具有低的消耗電功率、薄型量輕、分辨率高、色彩飽和度高、壽命長等優(yōu)點(diǎn)，因而廣泛地應(yīng)用在筆記型計(jì)算機(jī)或桌上型計(jì)算機(jī)的液晶屏幕及液晶電視等與生活息息相關(guān)的電子產(chǎn)品。其中，顯示器的驅(qū)動(dòng)芯片(integratedcircuit, IC)更是液晶顯示器不可或缺的重要組件。因應(yīng)液晶顯示裝置驅(qū)動(dòng)芯片各種應(yīng)用的需求，一般是采用卷帶自動(dòng)接合(tapeautomatic bonding, TAB)封裝技術(shù)進(jìn)行芯片封裝,其中又分成薄膜覆晶(Chip On Film,C0F)封裝及卷帶承載封裝(Tape Carrier Package, TCP)。請參考圖1，詳細(xì)而言，以卷帶自動(dòng)接合方式進(jìn)行芯片封裝的工藝，是在完成可撓性基板50上的線路及芯片60上的凸塊62工藝之后進(jìn)行內(nèi)引腳52接合(inner leadbonding, ILB)，使芯片60上的凸塊62與可撓性基板50上的內(nèi)引腳52產(chǎn)生共晶接合而電性連接?，F(xiàn)行可撓性基板50上包含內(nèi)引腳52的線路一般是用銅箔形成，而內(nèi)引腳52上另形成有錫層，以幫助凸塊62與內(nèi)引腳52共晶接合時(shí)能確實(shí)連接。然而，在使用熱壓方式進(jìn)行共晶接合時(shí)，內(nèi)引腳52上的鍍錫若過多則可能會(huì)產(chǎn)生溢錫70，因內(nèi)引腳52與凸塊62接合之處很接近芯片60邊緣，則溢錫70容易沿內(nèi)引腳52延伸而接觸到配置于芯片60邊緣的靜電防護(hù)環(huán)(seal ring/guard ring)80,造成漏電或橋接短路等電性失效。此外,如圖2所示，即使未發(fā)生上述溢錫現(xiàn)象，仍可能因可撓性基板50的翹曲彎折而使靜電防護(hù)環(huán)80接觸到內(nèi)引腳52(edge touch)，同樣會(huì)造成漏電或橋接短路等電性失效。

發(fā)明內(nèi)容
本發(fā)明提供一種芯片封裝結(jié)構(gòu)，可降低芯片邊緣的靜電防護(hù)環(huán)因接觸內(nèi)引腳而電性失效的機(jī)率。本發(fā)明提出一種芯片封裝結(jié)構(gòu)，包括芯片、可撓性基板、多個(gè)第一引腳及多個(gè)第二引腳。芯片具有主動(dòng)面。主動(dòng)面上設(shè)置有多個(gè)第一凸塊、多個(gè)第二凸塊與靜電防護(hù)環(huán)。第一凸塊鄰近芯片的第一邊。第二凸塊鄰近芯片相對第一邊的第二邊。靜電防護(hù)環(huán)位于第一凸塊與第一邊之間以及第二凸塊與第二邊之間?？蓳闲曰寰哂行酒雍蠀^(qū)。芯片接合區(qū)具有相對的第一側(cè)與第二側(cè)。芯片設(shè)置于芯片接合區(qū)內(nèi)，且芯片的第一邊與第二邊分別對應(yīng)芯片接合區(qū)的第一側(cè)與第二側(cè)。第一引腳配置于可撓性基板上，且從第一側(cè)進(jìn)入芯片接合區(qū)內(nèi)并向第二側(cè)延伸而分別與第二凸塊電性連接。第二引腳配置于可撓性基板上，且從第二側(cè)進(jìn)入芯片接合區(qū)內(nèi)并向第一側(cè)延伸而分別與第一凸塊電性連接。在本發(fā)明的一實(shí)施例中，上述的芯片封裝結(jié)構(gòu)更包括封裝膠體，設(shè)置于芯片與可撓性基板之間，以包覆第一凸塊、第二凸塊與靜電防護(hù)環(huán)。
在本發(fā)明的一實(shí)施例中，上述的第一引腳及第二引腳具有外接端及內(nèi)接端，外接端遠(yuǎn)離芯片接合區(qū)，內(nèi)接端終止于芯片接合區(qū)內(nèi)并與相應(yīng)的凸塊連接。在本發(fā)明的一實(shí)施例中，上述的第一引腳與第二引腳交錯(cuò)排列。在本發(fā)明的一實(shí)施例中，上述的芯片封裝結(jié)構(gòu)更包括防焊層，防焊層位于芯片接合區(qū)之外并局部覆蓋第一引腳及第二引腳。在本發(fā)明的一實(shí)施例中，上述的可撓性基板適用于薄膜覆晶封裝(chip on filmpackage, COF package)或卷帶承載封裝(tape carrier package, TCP package)?；谏鲜觯景l(fā)明的第一引腳從芯片接合區(qū)的第一側(cè)進(jìn)入芯片接合區(qū)內(nèi)，并往芯片接合區(qū)的第二側(cè)延伸而電性連接鄰近第二側(cè)的第二凸塊，且第二引腳從芯片接合區(qū)的第二側(cè)進(jìn)入芯片接合區(qū)內(nèi)，并往芯片接合區(qū)的第一側(cè)延伸而電性連接鄰近第一側(cè)的第一凸塊。通過將引腳延伸經(jīng)過芯片接合區(qū)至另一側(cè)而與鄰近該側(cè)的凸塊接合，使引腳不會(huì)橫越接合凸塊該側(cè)的芯片邊緣，當(dāng)引腳與凸塊接合時(shí)產(chǎn)生溢錫，溢錫不會(huì)沿引腳延伸而接觸到 配置于芯片邊緣的靜電防護(hù)環(huán)，因此可避免引腳與靜電防護(hù)環(huán)透過溢錫產(chǎn)生橋接而有漏電或短路等電性失效情況發(fā)生。再者，因?yàn)橐_延伸經(jīng)過芯片接合區(qū)內(nèi)，使可撓性基板強(qiáng)度增力口，可防止可撓性基板產(chǎn)生下陷、翹曲等現(xiàn)象，進(jìn)而避免芯片接合時(shí)因可撓性基板翹曲彎折而造成芯片邊緣接觸引腳(edge touch)的問題。引腳分布于芯片接合區(qū)內(nèi)，也可藉金屬的高導(dǎo)熱效率提升芯片封裝結(jié)構(gòu)的散熱效率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖作詳細(xì)說明如下。


圖I及圖2為現(xiàn)有卷帶式封裝結(jié)構(gòu)的示意圖。圖3為本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的俯視圖。圖4為圖3的芯片封裝結(jié)構(gòu)沿A-A’線的局部剖面圖。圖5為圖3的芯片封裝結(jié)構(gòu)沿B-B’線的局部剖面圖。圖6為圖3的芯片封裝結(jié)構(gòu)沿C-C’線的局部剖面圖。圖7為圖3的芯片封裝結(jié)構(gòu)沿D-D’線的局部剖面圖。
具體實(shí)施例方式圖3為本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的俯視圖。圖4為圖3的芯片封裝結(jié)構(gòu)沿A-A’線的局部剖面圖。圖5為圖3的芯片封裝結(jié)構(gòu)沿B-B’線的局部剖面圖。請參考圖3至圖5，本實(shí)施例的芯片封裝結(jié)構(gòu)100包括芯片110、可撓性基板120、多個(gè)第一引腳130及多個(gè)第二引腳140。芯片110具有主動(dòng)面110a，主動(dòng)面IlOa上設(shè)置有多個(gè)第一凸塊112、多個(gè)第二凸塊114與靜電防護(hù)環(huán)116。第一凸塊112鄰近芯片110的第一邊110b，第二凸塊114鄰近相對第一邊IlOb的第二邊110c。靜電防護(hù)環(huán)116位于第一凸塊112與第一邊I IOb之間以及第二凸塊114與第二邊I IOc之間。于本實(shí)施例中，靜電防護(hù)環(huán)116環(huán)繞于芯片四周與第一凸塊112及第二凸塊114之間，然而靜電防護(hù)環(huán)116的范圍和形狀并不以此為限。以圖3的視角而言，部分第一引腳130、部分第二引腳140、第一凸塊112、第二凸塊114及靜電防護(hù)環(huán)116被芯片110所遮蔽而以虛線繪示。
可撓性基板120具有芯片接合區(qū)122，芯片接合區(qū)122具有相對的第一側(cè)122a與第二側(cè)122b。芯片110設(shè)置于芯片接合區(qū)122內(nèi)，且芯片110的第一邊IlOb與第二邊IlOc分別對應(yīng)芯片接合區(qū)的第一側(cè)122a與第二側(cè)122b。第一引腳130配置于可撓性基板120上，且從第一側(cè)122a進(jìn)入芯片接合區(qū)122內(nèi)并向第二側(cè)122b延伸而分別與第二凸塊114電性連接。第二引腳140配置于可撓性基板120上，且從第二側(cè)122b進(jìn)入芯片接合區(qū)122內(nèi)并向第一側(cè)122a延伸而分別與第一凸塊112電性連接。藉此，第一引腳130與第二凸塊114接合時(shí)并不會(huì)橫跨經(jīng)過第二凸塊114鄰近的芯片110的第二邊110c，換言之，第一引腳130會(huì)終止于第二邊IlOc之前，相同的，第二引腳140與第一凸塊112接合時(shí)并不會(huì)橫跨經(jīng)過第一凸塊112鄰近的芯片110的第一邊110b，即第二引腳140會(huì)終止于第一邊IlOb之前，因此引腳130、140與凸塊112、114透過熱壓工藝共晶接合時(shí)若產(chǎn)生溢錫，溢錫不會(huì)沿引腳130、140延伸而接觸到配置于芯片110邊緣的靜電防護(hù)環(huán)116，可避免第一引腳130及第二引腳140透過溢錫接觸到靜電防護(hù)環(huán)116，進(jìn)而造成漏電或短路等電性失效問題發(fā)生。芯片封裝結(jié)構(gòu)100更包括防焊層160，防焊層160位于芯片接合區(qū)122之外并局 部覆蓋第一引腳130及第二引腳140，以防止引腳130、140之間不當(dāng)接觸而造成電性短路。本實(shí)施例的芯片封裝結(jié)構(gòu)100例如為薄膜覆晶封裝，芯片接合區(qū)122是由防焊層160的開口所定義，然本發(fā)明不以此為限，可撓性基板120除了適用于薄膜覆晶封裝，亦適用于卷帶承載封裝，于卷帶承載封裝，芯片接合區(qū)122則由組件孔所定義?？蓳闲曰?10的材料可選自聚酰亞胺(polyimide, PI)、聚酯類化合物(polyethylene terephthalate, PET)或其它合適的可撓性材料。請參考圖3，第一引腳130及第二引腳140遠(yuǎn)離芯片接合區(qū)122的部分可視為其外接端，外接端是作為芯片封裝結(jié)構(gòu)100后續(xù)接合外部組件(例如玻璃面板、印刷電路板)之用。而第一引腳130及第二引腳140終止于芯片接合區(qū)122內(nèi)并與相應(yīng)的凸塊(112或114)連接的部分可視為其內(nèi)接端。通過熱壓或超音波接合工藝，可使第一引腳130及第二引腳140的內(nèi)接端與相應(yīng)的凸塊112、114共晶接合。由于第一引腳130及第二引腳140延伸經(jīng)過芯片接合區(qū)122，使得可撓性基板120強(qiáng)度增加，因此可防止可撓性基板120產(chǎn)生下陷、翹曲等現(xiàn)象，進(jìn)而避免芯片110接合時(shí)因可撓性基板120翹曲彎折而造成芯片110邊緣接觸引腳130、140的問題。再者，藉所述延伸分布于芯片接合區(qū)122內(nèi)的引腳130、140的金屬高導(dǎo)熱效率可幫助消散芯片110運(yùn)作時(shí)產(chǎn)生的熱，進(jìn)而提升芯片封裝結(jié)構(gòu)100的散熱效率。在本實(shí)施例中，第一引腳130與第二引腳140交錯(cuò)排列，以使整體結(jié)構(gòu)較為對稱，然本發(fā)明不以此為限，在其它實(shí)施例中，第一引腳130與第二引腳140亦可以其它適當(dāng)方式排列。請參考圖4及圖5，本實(shí)施例的芯片封裝結(jié)構(gòu)100更包括封裝膠體150，封裝膠體150設(shè)置于芯片110與可撓性基板120之間，以包覆第一凸塊112、第二凸塊114與靜電防護(hù)環(huán)116，藉以防止?jié)駳饧拔廴疚镞M(jìn)入，進(jìn)而保護(hù)凸塊112、114與引腳130、140的電性接點(diǎn)。圖6為圖3的芯片封裝結(jié)構(gòu)沿C-C’線的局部剖面圖。圖7為圖3的芯片封裝結(jié)構(gòu)沿D-D’線的局部剖面圖。如圖6所示，第二引腳140延伸經(jīng)過芯片110的第二邊IlOc所在區(qū)域，而在此區(qū)域未有凸塊與第二引腳140接合，因此不會(huì)產(chǎn)生溢錫現(xiàn)象，而可避免靜電防護(hù)環(huán)116透過溢錫而與引腳橋接導(dǎo)致短路。同樣地，如圖7所示，第一引腳130延伸經(jīng)過芯片110的第一邊IlOb所在區(qū)域，而在此區(qū)域未有凸塊與第一引腳130接合，因此不會(huì)產(chǎn)生溢錫現(xiàn)象，而可避免靜電防護(hù)環(huán)116透過溢錫而與引腳橋接導(dǎo)致短路。綜上所述，本發(fā)明的第一引腳從芯片接合區(qū)的第一側(cè)進(jìn)入芯片接合區(qū)內(nèi)，并往芯片接合區(qū)的第二側(cè)延伸而電性連接鄰近第二側(cè)的第二凸塊，且第二引腳從芯片接合區(qū)的第二側(cè)進(jìn)入芯片接合區(qū)內(nèi)，并往芯片接合區(qū)的第一側(cè)延伸而電性連接鄰近第一側(cè)的第一凸塊。通過將引腳延伸經(jīng)過芯片接合區(qū)至另一側(cè)而與鄰近該側(cè)的凸塊接合，使引腳不會(huì)橫越接合凸塊該側(cè)的芯片邊緣，當(dāng)引腳與凸塊接合時(shí)產(chǎn)生溢錫，溢錫不會(huì)沿引腳延伸而接觸到配置于芯片邊緣的靜電防護(hù)環(huán)，因此可避免引腳與靜電防護(hù)環(huán)透過溢錫產(chǎn)生橋接而有漏電或短路等電性失效情況發(fā)生。再者，因?yàn)橐_延伸經(jīng)過芯片接合區(qū)內(nèi)，使可撓性基板強(qiáng)度增力口，可防止可撓性基板產(chǎn)生下陷、翹曲等現(xiàn)象，進(jìn)而避免芯片接合時(shí)因可撓性基板翹曲彎折而造成芯片邊緣接觸引腳(edge touch)的問題。引腳分布于芯片接合區(qū)內(nèi)，也可藉金屬的高導(dǎo)熱效率提升芯片封裝結(jié)構(gòu)的散熱效率。雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，故本發(fā)明 的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝結(jié)構(gòu)，包括 一芯片，具有一主動(dòng)面，該主動(dòng)面上設(shè)置有多個(gè)第一凸塊、多個(gè)第二凸塊與一靜電防護(hù)環(huán)，所述多個(gè)第一凸塊鄰近該芯片的一第一邊，所述多個(gè)第二凸塊鄰近該芯片相對該第一邊的一第二邊，該靜電防護(hù)環(huán)位于所述多個(gè)第一凸塊與該第一邊之間以及所述多個(gè)第二凸塊與該第二邊之間； 一可撓性基板，具有一芯片接合區(qū)，其中該芯片接合區(qū)具有相對的一第一側(cè)與一第二偵牝該芯片設(shè)置于該芯片接合區(qū)內(nèi)，且該芯片的該第一邊與該第二邊分別對應(yīng)該芯片接合區(qū)的該第一側(cè)與該第二側(cè)； 多個(gè)第一引腳，配置于該可撓性基板上，且從該第一側(cè)進(jìn)入該芯片接合區(qū)內(nèi)并向該第二側(cè)延伸而分別與所述多個(gè)第二凸塊電性連接；以及 多個(gè)第二引腳，配置于該可撓性基板上，且從該第二側(cè)進(jìn)入該芯片接合區(qū)內(nèi)并向該第一側(cè)延伸而分別與所述多個(gè)第一凸塊電性連接。
2.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括一封裝膠體，設(shè)置于該芯片與該可撓性基板之間，以包覆所述多個(gè)第一凸塊、所述多個(gè)第二凸塊與該靜電防護(hù)環(huán)。
3.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，各所述多個(gè)第一引腳及所述多個(gè)第二引腳具有一外接端及一內(nèi)接端，該外接端遠(yuǎn)離該芯片接合區(qū)，該內(nèi)接端終止于該芯片接合區(qū)內(nèi)并與相應(yīng)的該凸塊連接。
4.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，所述多個(gè)第一引腳與所述多個(gè)第二引腳交錯(cuò)排列。
5.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括一防焊層，該防焊層位于該芯片接合區(qū)之外并局部覆蓋所述多個(gè)第一引腳及所述多個(gè)第二引腳。
6.如權(quán)利要求I所述的芯片封裝結(jié)構(gòu)，其特征在于，該可撓性基板是適用于薄膜覆晶封裝或卷帶承載封裝。
全文摘要
一種芯片封裝結(jié)構(gòu)，包括芯片、可撓性基板、多個(gè)第一引腳及多個(gè)第二引腳。芯片的主動(dòng)面設(shè)有多個(gè)第一凸塊、多個(gè)第二凸塊與靜電防護(hù)環(huán)。第一與第二凸塊分別鄰近芯片相對的第一與第二邊。靜電防護(hù)環(huán)位于第一及第二凸塊與第一及第二邊之間。芯片設(shè)置于可撓性基板的芯片接合區(qū)內(nèi)。芯片的第一與第二邊分別對應(yīng)芯片接合區(qū)的相對的第一與第二側(cè)。第一引腳配置于可撓性基板上且從第一側(cè)進(jìn)入芯片接合區(qū)并向第二側(cè)延伸而分別與第二凸塊電性連接。第二引腳配置于可撓性基板上且從第二側(cè)進(jìn)入芯片接合區(qū)并向第一側(cè)延伸而分別與第一凸塊電性連接。
文檔編號(hào)H01L23/31GK102915989SQ20111030802
公開日2013年2月6日 申請日期2011年9月29日 優(yōu)先權(quán)日2011年8月5日
發(fā)明者沈弘哲 申請人:南茂科技股份有限公司