專利名稱：一種高性能金屬-氧化物-金屬電容及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種MOM (metal-oxide-metal)電容及其制作方法，屬于集成電路制造，尤其涉及一種高性能金屬-氧化物-金屬電容及其制作方法。
背景技術(shù)：
隨著CMOS器件尺寸的不斷縮小，其后段互聯(lián)所用的介電質(zhì)的介電常數(shù)k也不斷降低，人們也在不斷尋找新的介電質(zhì)材料，從最初單純的二氧化硅發(fā)展到了 FSG、SiOC，直到 45nm節(jié)點(diǎn)一下的多孔的超低k薄膜。參考圖1和圖2所示出的現(xiàn)有技術(shù)的屬-氧化物-金屬電容的結(jié)構(gòu)示意圖，其中， 為了更好的進(jìn)行說明，圖1劃分了銅互連區(qū)域1和金屬-氧化物-金屬電容區(qū)域1，圖2為圖1中A-A’線處的截面圖，可以發(fā)現(xiàn)，銅互連區(qū)域1和金屬-氧化物-金屬電容區(qū)域2中， 都采用的是低K值薄膜3。目前的技術(shù)發(fā)展是，隨著薄膜k值的降低，在互連中集成相同大小的電容C就需要更大的面積(C OC K)，面積的浪費(fèi)就增加了芯片的制作成本。因此，提供一種能夠有效提高金屬-氧化物-金屬電容性能，同時互連結(jié)構(gòu)采用低 K薄膜的結(jié)構(gòu)就顯得尤為重要了。

發(fā)明內(nèi)容
本發(fā)明的目的是是用選擇性的光刻來實現(xiàn)高k和低k薄膜，從而在高k薄膜上實現(xiàn)高性能Μ0Μ，而能保持傳統(tǒng)互連低k的優(yōu)越性。本發(fā)明公開一種高性能金屬-氧化物-金屬電容，其中，包括，
形成在第一刻蝕阻擋層上的第一介電層薄膜，所述第一介電層薄膜包括第一高K值區(qū)域和第一低K值區(qū)域；
形成在第二刻蝕阻擋層上的第二介電層薄膜，所述第二介電層薄膜包括第二高K值區(qū)域和第二低K值區(qū)域；
所述第二刻蝕阻擋層覆蓋所述第一介電層薄膜，所述第二高K值區(qū)域位于所述第一高 K值區(qū)域的豎直上方，所述第二低K值區(qū)域位于所述第一低K值區(qū)域的豎直上方；
所述第一介電層薄膜的第一高K值區(qū)域和第一低K值區(qū)域中分別設(shè)置有金屬填充的若干下溝槽，所述第二介電層薄膜的第二高K值區(qū)域和第二低K值區(qū)域中分別設(shè)置有金屬填充的若干上溝槽，每一個上溝槽在豎直方向上至少對應(yīng)一個下溝槽；
豎直貫穿第二介電層薄膜和第二刻蝕阻擋層的接觸孔，每一個接觸孔分別與一個第二低K值區(qū)域中上溝槽在豎直方向上重合，并接觸位于所述接觸孔豎直下方的下溝槽。上述的高性能金屬-氧化物-金屬電容，其中，所述第一高K值區(qū)域的材料為USG， FSG，BD, BDl或BDII中一種，所述第一低K值區(qū)域的材料為USG，F(xiàn)SG，BD, BDl或BDII中比所述第一高K值區(qū)域K值低的一種。上述的高性能金屬-氧化物-金屬電容，其中，所述第一高K值區(qū)域和第二高K值區(qū)域的材料相同，所述第一低K值區(qū)域和第二低K值區(qū)域的材料相同。 上述的高性能金屬-氧化物-金屬電容，其中，所述第一介電層薄膜和所述第二介
電層薄膜厚度相同。 上述的高性能金屬-氧化物-金屬電容，其中，所述第一介電層薄膜和所述第二介電層薄膜厚度取值范圍均為100(Γ10000Α。根據(jù)本發(fā)明的另一個方面，還公開一種高性能金屬-氧化物-金屬電容的制作方法，其中，包括如下步驟
提供一淀積有第一刻蝕阻擋層的晶圓；
在所述第一刻蝕阻擋層上淀積第一介電層薄膜，所述第一介電層薄膜包括第一高K值區(qū)域和第一低K值區(qū)域；
在所述第一介電層薄膜的第一高K值區(qū)域和第一低K值區(qū)域上刻蝕若干下溝槽并填充 ^riM
化學(xué)機(jī)械平坦化所述第一介電層薄膜； 淀積第二刻蝕阻擋層覆蓋所述第一介電層薄膜；
在所述第二刻蝕阻擋層上淀積第二介電層薄膜，所述第二介電層薄膜包括第二高K值區(qū)域和第二低K值區(qū)域，所述第二高K值區(qū)域位于所述第一高K值區(qū)域的豎直上方，所述第二低K值區(qū)域位于所述第一低K值區(qū)域的豎直上方；
在所述第二介電層薄膜的第二高K值區(qū)域和第二低K值區(qū)域上刻蝕若干上溝槽，每一個上溝槽在豎直方向上至少對應(yīng)一個下溝槽；
在所述第二介電層薄膜的第二低K值區(qū)域中刻蝕接觸孔，所述接觸孔與一個第二低K 值區(qū)域中的上溝槽在豎直方向上重合，并接觸位于其豎直下方的下溝槽； 在所述上溝槽和所述接觸孔中填充金屬； 化學(xué)機(jī)械平坦化所述第二介電層薄膜。上述的制作方法，其中，所述第一介電層薄膜的的淀積包括如下步驟 淀積第一K值介電材料覆蓋所述第一刻蝕阻擋層；
刻蝕去除部分所述第一 K值介電材料，刻蝕止于所述第一刻蝕阻擋層，位于第一 K值介電材料去除部分下方的第一刻蝕阻擋層暴露；
淀積第二 K值介電材料覆蓋所述第一 K值介電材料和所述第一刻蝕阻擋層暴露的部
分；
化學(xué)機(jī)械平坦化所述第二 K值介電材料和所述第一 K值介電材料，使所述第一 K值介電材料暴露；
在所述第二 K值介電材料和所述第一 K值介電材料上分別刻蝕形成若干下溝槽并填充 ^riM
機(jī)械平坦化所述第二 K值介電材料和所述第一 K值介電材料。上述的制作方法，其中，所述第二介電層薄膜的的淀積包括如下步驟 淀積第一K值介電材料覆蓋所述第二刻蝕阻擋層；
刻蝕去除部分所述第一 K值介電材料，刻蝕止于所述第二刻蝕阻擋層，位于第一 K值介電材料去除部分下方的第一刻蝕阻擋層暴露；
淀積第二 K值介電材料覆蓋所述第一 K值介電材料和所述第一刻蝕阻擋層暴露的部分；
化學(xué)機(jī)械平坦化所述第二 K值介電材料和所述第一 K值介電材料，使所述第一 K值介電材料暴露；
在所述第二 K值介電材料和所述第一 K值介電材料上分別刻蝕形成若干上溝槽； 在所述第二 K值介電材料和所述第一 K值介電材料兩者之間K值較低的材料中刻蝕接觸孔，所述接觸孔與一上溝槽在豎直方向上重疊，所述接觸孔底端接觸一位于其豎直下方的下溝槽；
在所述上溝槽和所述接觸孔中填充金屬；
機(jī)械平坦化所述第二 K值介電材料和所述第一 K值介電材料。上述的制作方法，其中，所述第一 K值介電材料為USG，F(xiàn)SG, BD, BDl或BDII中一種，所述第二 K值介電材料為USG，F(xiàn)SG, BD, BDl或BDII中比所述第一 K值介電材料K值低的一種。上述的制作方法，其中，所述第一介電層薄膜和所述第二介電層薄膜厚度相同。上述的制作方法，其中，所述第一介電層薄膜和所述第二介電層薄膜厚度取值范圍均為 100(Tl0000A。本發(fā)明通過有選擇性對金屬介電層進(jìn)行光刻蝕刻來實現(xiàn)在同一層金屬介電層中存在兩種k值薄膜，將非MOM區(qū)域用低k介質(zhì)填充，使得MOM區(qū)域采用高K介質(zhì)，實現(xiàn)了高性能的金屬-氧化物-金屬電容，節(jié)省了芯片面積，降低了成本。


通過閱讀參照以下附圖對非限制性實施例所作的詳細(xì)描述，本發(fā)明及其特征、外形和優(yōu)點(diǎn)將會變得更明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中，為清楚明了，放大了部分部件。圖1為現(xiàn)有技術(shù)的金屬-氧化物-金屬電容的俯視圖； 圖2為圖1中A-A’線處的截面圖3示出了根據(jù)本發(fā)明的，一種高性能金屬-氧化物-金屬電容的結(jié)構(gòu)示意圖；以及圖如至圖4f示出了根據(jù)本發(fā)明的，一種高性能金屬-氧化物-金屬電容中第一介電層薄膜制作方法的各個步驟。
具體實施例方式以下結(jié)合附圖及具體實施方式
對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。此處所描述的具體實施方式
僅用于解釋本發(fā)明，并不用于限定本發(fā)明的保護(hù)范圍。參考圖3所示的根據(jù)本發(fā)明的，一種高性能金屬-氧化物-金屬電容的結(jié)構(gòu)示意圖，為了提高電容的性能，在銅互連區(qū)域1和MOM (金屬-氧化物-金屬)區(qū)域2采用不同的介電材料。具體地，本發(fā)明的電容包括
形成在第一刻蝕阻擋層101上的第一介電層薄膜201，所述第一介電層薄膜2包括第一高K值區(qū)域211和第一低K值區(qū)域221 ；
形成在第二刻蝕阻擋層102上的第二介電層薄膜202，所述第二介電層薄膜包括第二高K值區(qū)域212和第二低K值區(qū)域222 ；所述第二刻蝕阻擋層102覆蓋所述第一介電層薄膜201，所述第二高K值區(qū)域212位于所述第一高K值區(qū)域211的豎直上方，所述第二低K值區(qū)域222位于所述第一低K值區(qū)域 221的豎直上方；
所述第一介電層薄膜101的第一高K值區(qū)域211和第一低K值區(qū)域221中分別設(shè)置有金屬填充的若干下溝槽301，所述第二介電層薄膜202的第二高K值區(qū)域212和第二低K值區(qū)域222中分別設(shè)置有金屬填充的若干上溝槽302，每一個上溝槽302在豎直方向上至少對應(yīng)一個下溝槽301 ；
豎直貫穿第二介電層薄膜202和第二刻蝕阻擋層102的接觸孔303，每一個接觸孔303 分別與一個第二低K值區(qū)域222中上溝槽302在豎直方向上重合，并接觸位于所述接觸孔 303豎直下方的下溝槽301。具體地，本發(fā)明的高性能金屬-氧化物-金屬電容中，所述第一高K值區(qū)域211的材料為USG, FSG, BD, BDl或BDII中一種，所述第一低K值區(qū)域221的材料為USG, FSG, BD, BDl或BDII中比所述第一高K值區(qū)域211K值低的一種。更為具體地，所述第一高K值區(qū)域211和第二高K值區(qū)域212的材料相同，所述第一低K值區(qū)域221和第二低K值區(qū)域222的材料相同。在一個具體實施例中，所述第一介電層薄膜201和所述第二介電層薄膜202厚度相同。優(yōu)選地，所述第一介電層薄膜201和所述第二介電層薄膜202厚度取值范圍均為 1000 10000A。本發(fā)明有選擇性對金屬介電層進(jìn)行光刻蝕刻來實現(xiàn)在同一層金屬介電層中存在兩種k值薄膜，將非MOM區(qū)域用低k介質(zhì)填充。以下對本發(fā)明的實現(xiàn)做詳細(xì)說明，其中，對于期中的刻蝕、淀積種子層、化學(xué)機(jī)械平坦化等現(xiàn)有技術(shù)工藝不做詳細(xì)敘述，如何采用光刻膠進(jìn)行刻蝕的工藝不是本發(fā)明的重點(diǎn)，而且本領(lǐng)域技術(shù)人員可以結(jié)合現(xiàn)有技術(shù)實現(xiàn)所述工藝步驟。參考圖3，本發(fā)明方法的實現(xiàn)步驟為
首先，提供一淀積有第一刻蝕阻擋層101的晶圓；
然后在所述第一刻蝕阻擋層101上淀積第一介電層薄膜201，所述第一介電層薄膜包括第一高K值區(qū)域211和第一低K值區(qū)域221 ；
接著在所述第一介電層薄膜201的第一高K值區(qū)域211和第一低K值區(qū)域221上刻蝕若干下溝槽301并填充金屬；
再化學(xué)機(jī)械平坦化所述第一介電層薄膜201 ； 然后淀積第二刻蝕阻擋層102覆蓋所述第一介電層薄膜201 ； 再在所述第二刻蝕阻擋層102上淀積第二介電層薄膜202，所述第二介電層薄膜202包括第二高K值區(qū)域212和第二低K值區(qū)域222，所述第二高K值區(qū)域212位于所述第一高K 值區(qū)域211的豎直上方，所述第二低K值區(qū)域222位于所述第一低K值區(qū)域221的豎直上方；
接著在所述第二介電層薄膜202的第二高K值區(qū)域212和第二低K值區(qū)域222上刻蝕若干上溝槽301，每一個上溝槽302在豎直方向上至少對應(yīng)一個下溝槽301 ；
在所述第二介電層薄膜202的第二低K值區(qū)域222中刻蝕接觸孔303，所述接觸孔303 與一個第二低K值區(qū)域222中的上溝槽302在豎直方向上重合，并接觸位于其豎直下方的下溝槽301 ；
在所述上溝槽302和所述接觸孔303中填充金屬；
最后，化學(xué)機(jī)械平坦化所述第二介電層薄膜202，就得到了如圖3所示的結(jié)構(gòu)。再結(jié)合參考圖如至圖4f示出了根據(jù)本發(fā)明的，一種高性能金屬-氧化物-金屬電容制作方法的各個步驟，圖如至圖4f示出了本發(fā)明的高性能金屬-氧化物-金屬電容中的單層介電層薄膜的制作方法，另一層介電層薄的制作可以參考圖如至圖4f實現(xiàn)。所述第一介電層薄膜201的的淀積包括如下步驟
首先，如圖如所示，淀積第一 K值介電材料401覆蓋所述第一刻蝕阻擋層101 ； 再刻蝕去除部分所述第一 K值介電材料401，刻蝕止于所述第一刻蝕阻擋層101，位于第一 K值介電材料401去除部分下方的第一刻蝕阻擋層101暴露；
淀積第二 K值介電材料402覆蓋所述第一 K值介電材料401和所述第一刻蝕阻擋層 101暴露的部分；
最后化學(xué)機(jī)械平坦化所述第二 K值介電材料402和所述第一 K值介電材料401，使所述第一K值介電材料暴露；
在所述第二 K值介電材料402和所述第一 K值介電材料401上分別刻蝕形成若干下溝槽301并填充金屬；
機(jī)械平坦化所述第二 K值介電材料402和所述第一 K值介電材料401。這樣，就得到了具有不同K值介質(zhì)區(qū)域的第一介電層薄膜201，優(yōu)選地，第一 K值介電材料401采用K值比第二 K值介電材料402的K值大的材料，參考圖3，第一 K值介電材料401就形成了第一高K值區(qū)域211，第二 K值介電材料402就形成了第一低K值區(qū)域 221。進(jìn)一步地，所述第二介電層薄膜202的的淀積包括如下步驟 淀積第一 K值介電材料401覆蓋所述第二刻蝕阻擋層102 ；
刻蝕去除部分所述第一 K值介電材料401，刻蝕止于所述第二刻蝕阻擋層102，位于第一 K值介電材料401去除部分下方的第一刻蝕阻擋層102暴露；
淀積第二 K值介電材料402覆蓋所述第一 K值介電材料401和所述第一刻蝕阻擋層 102暴露的部分；
化學(xué)機(jī)械平坦化所述第二 K值介電材料402和所述第一 K值介電材料401，使所述第一 K值介電材料401暴露；
在所述第二 K值介電材料402和所述第一 K值介電材料401上分別刻蝕形成若干上溝槽 302 ；
在所述第二 K值介電材料402和所述第一 K值介電材料401兩者之間K值較低的材料中刻蝕接觸孔303，所述接觸孔303與一上溝槽302在豎直方向上重疊，所述接觸孔303底端接觸一位于其豎直下方的下溝槽301 ；
在所述上溝槽302和所述接觸孔303中填充金屬；
機(jī)械平坦化所述第二 K值介電材料402和所述第一 K值介電材料401。優(yōu)選地，所述第一 K值介電材料401為USG，F(xiàn)SG, BD, BDl或BDII中一種，所述第二1(值介電材料402為舊6，？56，80，801或8011中比所述第一 K值介電材料401K值低的一種。
在一個具體實施例中，所述第一介電層薄膜201和所述第二介電層薄膜202厚度相同。更進(jìn)一步地，所述第一介電層薄膜201和所述第二介電層薄膜202厚度取值范圍均為 1000 10000A。本領(lǐng)域技術(shù)人員結(jié)合現(xiàn)有技術(shù)以及上述實施例可以實現(xiàn)所述變化例，這樣的變化例并不影響本發(fā)明的實質(zhì)內(nèi)容，在此不予贅述。以上對本發(fā)明的較佳實施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發(fā)明的實質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種高性能金屬-氧化物-金屬電容，其特征在于，包括形成在第一刻蝕阻擋層上的第一介電層薄膜，所述第一介電層薄膜包括第一高K值區(qū)域和第一低K值區(qū)域；形成在第二刻蝕阻擋層上的第二介電層薄膜，所述第二介電層薄膜包括第二高K值區(qū)域和第二低K值區(qū)域；所述第二刻蝕阻擋層覆蓋所述第一介電層薄膜，所述第二高K值區(qū)域位于所述第一高 K值區(qū)域的豎直上方，所述第二低K值區(qū)域位于所述第一低K值區(qū)域的豎直上方；所述第一介電層薄膜的第一高K值區(qū)域和第一低K值區(qū)域中分別設(shè)置有金屬填充的若干下溝槽，所述第二介電層薄膜的第二高K值區(qū)域和第二低K值區(qū)域中分別設(shè)置有金屬填充的若干上溝槽，每一個上溝槽在豎直方向上至少對應(yīng)一個下溝槽；豎直貫穿第二介電層薄膜和第二刻蝕阻擋層的接觸孔，每一個接觸孔分別與一個第二低K值區(qū)域中上溝槽在豎直方向上重合，并接觸位于所述接觸孔豎直下方的下溝槽。
2.根據(jù)權(quán)利要求1所述的高性能金屬-氧化物-金屬電容，其特征在于，所述第一高K 值區(qū)域的材料為USG，F(xiàn)SG，BD，BD1或BDII中一種，所述第一低K值區(qū)域的材料為USG，F(xiàn)SG， BD，BDl或BDII中比所述第一高K值區(qū)域K值低的一種。
3.根據(jù)權(quán)利要求2所述的高性能金屬-氧化物-金屬電容，其特征在于，所述第一高K 值區(qū)域和第二高K值區(qū)域的材料相同，所述第一低K值區(qū)域和第二低K值區(qū)域的材料相同。
4.根據(jù)權(quán)利要求1或2所述的高性能金屬-氧化物-金屬電容，其特征在于，所述第一介電層薄膜和所述第二介電層薄膜厚度相同。
5.根據(jù)權(quán)利要求4所述的高性能金屬-氧化物-金屬電容，其特征在于，所述第一介電層薄膜和所述第二介電層薄膜厚度取值范圍均為100(Γ10000Α。
6.一種高性能金屬-氧化物-金屬電容的制作方法，其特征在于，包括如下步驟 提供一淀積有第一刻蝕阻擋層的晶圓；在所述第一刻蝕阻擋層上淀積第一介電層薄膜，所述第一介電層薄膜包括第一高K值區(qū)域和第一低K值區(qū)域；在所述第一介電層薄膜的第一高K值區(qū)域和第一低K值區(qū)域上刻蝕若干下溝槽并填充 ^riM 化學(xué)機(jī)械平坦化所述第一介電層薄膜； 淀積第二刻蝕阻擋層覆蓋所述第一介電層薄膜；在所述第二刻蝕阻擋層上淀積第二介電層薄膜，所述第二介電層薄膜包括第二高K值區(qū)域和第二低K值區(qū)域，所述第二高K值區(qū)域位于所述第一高K值區(qū)域的豎直上方，所述第二低K值區(qū)域位于所述第一低K值區(qū)域的豎直上方；在所述第二介電層薄膜的第二高K值區(qū)域和第二低K值區(qū)域上刻蝕若干上溝槽，每一個上溝槽在豎直方向上至少對應(yīng)一個下溝槽；在所述第二介電層薄膜的第二低K值區(qū)域中刻蝕接觸孔，所述接觸孔與一個第二低K 值區(qū)域中的上溝槽在豎直方向上重合，并接觸位于其豎直下方的下溝槽； 在所述上溝槽和所述接觸孔中填充金屬； 化學(xué)機(jī)械平坦化所述第二介電層薄膜。
7.根據(jù)權(quán)利要求6所述的制作方法，其特征在于，所述第一介電層薄膜的制作的過程包括如下步驟淀積第一K值介電材料覆蓋所述第一刻蝕阻擋層； 刻蝕去除部分所述第一 K值介電材料，刻蝕止于所述第一刻蝕阻擋層，位于第一 K值介電材料去除部分下方的第一刻蝕阻擋層暴露；淀積第二 K值介電材料覆蓋所述第一 K值介電材料和所述第一刻蝕阻擋層暴露的部分；化學(xué)機(jī)械平坦化所述第二 K值介電材料和所述第一 K值介電材料，使所述第一 K值介電材料暴露；在所述第二 K值介電材料和所述第一 K值介電材料上分別刻蝕形成若干下溝槽并填充 ^riM 機(jī)械平坦化所述第二 K值介電材料和所述第一 K值介電材料。
8.根據(jù)權(quán)利要求6所述的制作方法，其特征在于，所述第二介電層薄膜的制作的過程包括如下步驟淀積第一K值介電材料覆蓋所述第二刻蝕阻擋層； 刻蝕去除部分所述第一 K值介電材料，刻蝕止于所述第二刻蝕阻擋層，位于第一 K值介電材料去除部分下方的第一刻蝕阻擋層暴露；淀積第二 K值介電材料覆蓋所述第一 K值介電材料和所述第一刻蝕阻擋層暴露的部分；化學(xué)機(jī)械平坦化所述第二 K值介電材料和所述第一 K值介電材料，使所述第一 K值介電材料暴露；在所述第二 K值介電材料和所述第一 K值介電材料上分別刻蝕形成若干上溝槽； 在所述第二 K值介電材料和所述第一 K值介電材料兩者之間K值較低的材料中刻蝕接觸孔，所述接觸孔與一上溝槽在豎直方向上重疊，所述接觸孔底端接觸一位于其豎直下方的下溝槽；在所述上溝槽和所述接觸孔中填充金屬；機(jī)械平坦化所述第二 K值介電材料和所述第一 K值介電材料。
9.根據(jù)權(quán)利要求7或8所述的制作方法，其特征在于，所述第一K值介電材料為USG， FSG，BD，BDl或BDII中一種，所述第二 K值介電材料為USG, FSG，BD，BDl或BDII中比所述第一 K值介電材料K值低的一種。
10.根據(jù)權(quán)利要求6所述的制作方法，其特征在于，所述第一介電層薄膜和所述第二介電層薄膜厚度相同。
11.根據(jù)權(quán)利要求10所述的制作方法，其特征在于，所述第一介電層薄膜和所述第二介電層薄膜厚度取值范圍均為100(Γ10000Α。
全文摘要
一種高性能金屬-氧化物-金屬電容以及制作高性能金屬-氧化物-金屬電容的方法，通過有選擇性對金屬介電層進(jìn)行光刻蝕刻來實現(xiàn)在同一層金屬介電層中存在兩種k值薄膜，將非MOM區(qū)域用低k介質(zhì)填充，使得MOM區(qū)域采用高K介質(zhì)，實現(xiàn)了高性能的金屬-氧化物-金屬電容，節(jié)省了芯片面積，降低了成本，同時與傳統(tǒng)工藝相適應(yīng)。
文檔編號H01L23/522GK102446895SQ20111030800
公開日2012年5月9日 申請日期2011年10月12日 優(yōu)先權(quán)日2011年10月12日
發(fā)明者姬峰, 張亮, 李磊, 胡友存, 陳玉文 申請人:上海華力微電子有限公司