專利名稱：無外引腳封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種芯片封裝結(jié)構(gòu)，且特別是有關(guān)于一種無外引腳封裝結(jié)構(gòu)。
背景技術(shù)：
半導體封裝技術(shù)包含許多封裝形態(tài)，隨著芯片封裝結(jié)構(gòu)小型化以及薄化的趨勢，發(fā)展出屬于扁平封裝系列的四方扁平無外引腳(quad flat no-lead, QFN)封裝。四方扁平無引腳封裝因無向外延伸的引腳，尺寸可大幅縮減，并且具有較短的訊號傳遞路徑及相對較快的訊號傳遞速度。因此，四方扁平無引腳封裝非常適用于中、低腳數(shù)的高速及高頻產(chǎn)品，并已成為此類型的封裝型態(tài)的主流之一。在四方扁平無引腳封裝結(jié)構(gòu)中，芯片座(die pad)與引腳(lead)之間具有一間隙，以藉此使二者電性分離。此外，芯片裝設(shè)于芯片座上，并藉由焊線(bonding wire)而與 引腳電性連接。隨著技術(shù)提升以及組件尺寸微型化的趨勢，芯片的尺寸逐漸縮小。然而，當芯片的尺寸縮小時，芯片的焊墊與引腳間的距離相對地增加，連接芯片與引腳的焊線長度也因此增長。如此一來，可能造成組件的傳輸信號衰減、電性效能降低、生產(chǎn)成本提高，長焊線也可能在封膠時產(chǎn)生線塌(collapse)或線偏移(wiresweep)的狀況。若對應(yīng)芯片尺寸縮小而縮減芯片座尺寸以及變更引腳長度設(shè)計，因芯片座尺寸縮小，封裝結(jié)構(gòu)與外界的接觸面積亦縮小，芯片運作時產(chǎn)生的熱透過芯片座傳導消散的效果亦會減弱。再者，變更芯片座與引腳的設(shè)計，可能造成引腳懸空部分過長而有晃動變形的疑慮，或者后續(xù)工藝中的外部組件(例如印刷電路板)也須相應(yīng)的變更設(shè)計，而造成成本增加。

發(fā)明內(nèi)容
本發(fā)明提供一種無外弓I腳封裝結(jié)構(gòu)，其具有較短的焊線長度。本發(fā)明提出一種無外引腳封裝結(jié)構(gòu)，包括導線架、芯片以及封裝膠體。導線架包括芯片座以及多個引腳。芯片座具有頂面與底面，且芯片座包括芯片接合部與周緣部。周緣部連接且圍繞芯片接合部。芯片座的頂面于芯片接合部之外凹陷而形成周緣部。引腳配置于芯片座周圍且與芯片座電性分離。各引腳具有上表面與下表面，且各引腳包括懸臂部與外接部。各引腳的下表面于外接部之外凹陷而形成懸臂部。懸臂部自外接部延伸至周緣部之上而與周緣部局部重迭。芯片配置于芯片接合部上，且經(jīng)由多條焊線電性連接至懸臂部。封裝膠體覆蓋芯片、焊線與導線架。依照本發(fā)明實施例所述的無外引腳封裝結(jié)構(gòu)，還包括絕緣層，其配置于周緣部上，且至少填充于懸臂部與周緣部重迭的間隙中。依照本發(fā)明實施例所述的無外引腳封裝結(jié)構(gòu)，上述的各懸臂部與芯片接合部之間的水平距離例如小于周緣部的寬度。依照本發(fā)明實施例所述的無外引腳封裝結(jié)構(gòu)，上述的引腳的上表面與芯片接合部的頂面例如為共平面。依照本發(fā)明實施例所述的無外引腳封裝結(jié)構(gòu)，上述的封裝膠體暴露出外接部的下表面。依照本發(fā)明實施例所述的無外引腳封裝結(jié)構(gòu)，上述的封裝膠體還暴露出芯片座的
。依照本發(fā)明實施例所述的無外引腳封裝結(jié)構(gòu)，還包括配置于芯片與芯片接合部之間的黏著層。依照本發(fā)明實施例所述的無外引腳封裝結(jié)構(gòu)，上述的懸臂部與周緣部重迭的間隙中填充有封裝膠體?；谏鲜觯诒景l(fā)明的無外引腳封裝結(jié)構(gòu)中，引腳的懸臂部與芯片座的周緣部局部重迭，使得引腳與芯片座之間的距離隨之縮短。因此，連接芯片與引腳的焊線的長度可藉此縮短，以避免因焊線長度過長而導致電性效能降低，且可達到降低生產(chǎn)成本的目的。此夕卜，本發(fā)明在不改變芯片座尺寸的前提下縮短焊線的長度，因此芯片座的底面可以維持所 需的面積，以保持所需的散熱效果。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。


圖I為依照本發(fā)明一實施例所繪示的無外引腳封裝結(jié)構(gòu)的剖面示意圖。圖2為圖I中無外引腳封裝結(jié)構(gòu)的上視示意圖。圖3為依照本發(fā)明另一實施例所繪示的無外引腳封裝結(jié)構(gòu)的剖面示意圖。
具體實施例方式圖I為依照本發(fā)明一實施例所繪示的無外引腳封裝結(jié)構(gòu)的剖面示意圖。圖2為圖I中無外引腳封裝結(jié)構(gòu)的上視示意圖。在圖2中，引腳的的數(shù)量僅用于示意，并非用以限定本發(fā)明。請參照圖I與圖2，本實施例的無外引腳封裝結(jié)構(gòu)10包括導線架100、芯片102以及封裝膠體104。導線架100包括芯片座106以及多個引腳108。芯片座106具有頂面106a與底面106b。此外，芯片座106包括芯片接合部110與周緣部112。周緣部112連接且圍繞芯片接合部110。芯片接合部110用以供芯片102設(shè)置于其上。在本實施例中，芯片座106的頂面106a于芯片接合部110之外的區(qū)域凹陷而形成周緣部112。因此，在芯片座106中，芯片接合部110的厚度大于周緣部112的厚度。也就是說，在本實施例中，芯片座106呈倒T形。弓丨腳108配置于芯片座106的周圍，且與芯片座106電性分離。每一個引腳108具有上表面108a與下表面108b。此外,每一個引腳108包括懸臂部114與外接部116。懸臂部114用以供焊線接合，而外接部116則用以供無外引腳封裝結(jié)構(gòu)10與外部組件(例如印刷電路板)電性連接。在本實施例中，每一個引腳108的下表面108b于外接部116之外的區(qū)域凹陷而形成懸臂部114。因此，在每一個引腳108中，外接部116的厚度大于懸臂部114的厚度。另外，懸臂部114自外接部116延伸至芯片座106的周緣部112上方而與周緣部112局部重迭，使得懸臂部114的端部與芯片接合部110之間的水平距離小于周緣部112的寬度。由于懸臂部114延伸進入芯片座106的范圍內(nèi)而與周緣部112局部重迭，因此縮短了引腳108與芯片102之間的距離。CN 102931150 A書明說3/3頁
在本實施例中，引腳108的上表面108a與芯片座106的頂面106a為共平面，也就是懸臂部114的上表面、外接部116的上表面以及芯片接合部110的頂面為共平面。此外， 引腳108的下表面108b與芯片座106的底面106b為共平面，也就是外接部116的下表面、 芯片接合部110的底面以及周緣部112的底面為共平面。
芯片102配置于芯片接合部110上，且經(jīng)由多條焊線118電性連接至懸臂部114。 此外，在芯片102與芯片接合部110之間另外配置有黏著層120，以使芯片102穩(wěn)固地設(shè)置于芯片接合部110上。
封裝膠體104覆蓋芯片102、焊線118與導線架110。封裝膠體104暴露出外接部 116的下表面，使得無外引腳封裝結(jié)構(gòu)10可經(jīng)由外接部116而電性連接至外部組件(例如 表面黏著至印刷電路板)。此外，封裝膠體104亦暴露出芯片座106的底面106b (即芯片接合部110與周緣部112的底面)，使無外引腳封裝結(jié)構(gòu)10可透過暴露的芯片座106的底面 106b進行散熱。另外，封裝膠體104亦會填充于懸臂部114與周緣部112重迭的間隙中，以隔絕引腳108的懸臂部114與芯片座106的周緣部112。
此外，在另一實施例中，還可以于懸臂部與周緣部重迭的間隙中配置絕緣層。
圖3為依照本發(fā)明另一實施例所繪示的無外引腳封裝結(jié)構(gòu)的剖面示意圖。請參照圖3，無外 引腳封裝結(jié)構(gòu)30與無外引腳封裝結(jié)構(gòu)10的差異在于在無外引腳封裝結(jié)構(gòu)30 中，芯片座106的周緣部112上配置有絕緣層300，且絕緣層300填充于懸臂部114與周緣部112重迭的間隙中，以確保懸臂部114與周緣部112電性分離，絕緣層300并可支撐懸臂部114，使懸臂部114不致因打線工藝或封模工藝而彎折變形或偏移。當然，在其它實施例中，絕緣層300可完全覆蓋周緣部112。
綜上所述，在本發(fā)明的無外引腳封裝結(jié)構(gòu)中，由于引腳的懸臂部延伸進入芯片座的范圍內(nèi)而與芯片座的周緣部局部重迭，因此可以縮短引腳與芯片之間的距離，使得用以連接芯片與引腳的焊線的長度能夠縮短，進而避免因焊線的長度過長而導致電性效能降低的問題，且可降低生產(chǎn)成本。
此外，本發(fā)明在不改變芯片座尺寸的前提下縮短焊線的長度，因此芯片座的底面可以維持所需的面積，以保持所需的散熱效果。
雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，故本發(fā)明的保護范圍當視后附的權(quán)利要求所界定者為準。權(quán)利要求
1.一種無外引腳封裝結(jié)構(gòu)，包括 一導線架，包括 一芯片座，具有一頂面與一底面，且該芯片座包括一芯片接合部與一周緣部，其中該周緣部連接且圍繞該芯片接合部，且該頂面于該芯片接合部之外凹陷而形成該周緣部；以及 多個引腳，配置于該芯片座周圍且與該芯片座電性分離，各該引腳具有一上表面與一下表面，且各該引腳包括一懸臂部與一外接部，其中該下表面于該外接部之外凹陷而形成該懸臂部，且該懸臂部自該外接部延伸至該周緣部之上而與該周緣部局部重迭； 一芯片，配置于該芯片接合部上，且經(jīng)由多條焊線電性連接至所述多個懸臂部；以及 一封裝膠體，覆蓋該芯片、所述多個焊線與該導線架。
2.如權(quán)利要求I所述的無外引腳封裝結(jié)構(gòu)，其特征在于，還包括一絕緣層，配置于該周緣部上，且至少填充于所述多個懸臂部與該周緣部重迭的間隙中。
3.如權(quán)利要求I所述的無外引腳封裝結(jié)構(gòu)，其特征在于，各該懸臂部與該芯片接合部之間的水平距離小于該周緣部的寬度。
4.如權(quán)利要求I所述的無外引腳封裝結(jié)構(gòu)，其特征在于，所述多個引腳的上表面與該芯片接合部的頂面為共平面。
5.如權(quán)利要求I所述的無外引腳封裝結(jié)構(gòu)，其特征在于，該封裝膠體暴露出所述多個外接部的下表面。
6.如權(quán)利要求5所述的無外引腳封裝結(jié)構(gòu)，其特征在于，該封裝膠體還暴露出該芯片座的該底面。
7.如權(quán)利要求I所述的無外引腳封裝結(jié)構(gòu)，其特征在于，還包括一黏著層，配置于該芯片與該芯片接合部之間。
8.如權(quán)利要求I所述的無外引腳封裝結(jié)構(gòu)，其特征在于，所述多個懸臂部與該周緣部重迭的間隙中填充有該封裝膠體。
全文摘要
一種無外引腳封裝結(jié)構(gòu)，包括導線架、芯片以及封裝膠體。導線架包括芯片座以及多個引腳。芯片座具有頂面與底面，且芯片座包括芯片接合部與周緣部。周緣部連接且圍繞芯片接合部。芯片座的頂面于芯片接合部之外凹陷而形成周緣部。引腳配置于芯片座周圍且與芯片座電性分離。各引腳具有上表面與下表面，且各引腳包括懸臂部與外接部。各引腳的下表面于外接部之外凹陷而形成懸臂部。懸臂部自外接部延伸至周緣部之上而與周緣部局部重迭。芯片配置于芯片接合部上，且經(jīng)由多條焊線電性連接至懸臂部。封裝膠體覆蓋芯片、焊線與導線架。
文檔編號H01L23/495GK102931150SQ20111030801
公開日2013年2月13日 申請日期2011年9月29日 優(yōu)先權(quán)日2011年8月11日
發(fā)明者杜武昌, 劉立中, 劉志益 申請人:南茂科技股份有限公司