專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
此處所討論的實(shí)施例涉及一種半導(dǎo)體器件。
背景技術(shù)：
傳統(tǒng)上，已知所謂橫向雙擴(kuò)散場效應(yīng)晶體管是能在施加相對(duì)高的電壓時(shí)進(jìn)行操作的晶體管之一。關(guān)于橫向雙擴(kuò)散場效應(yīng)晶體管，例如，在ρ-型襯底中形成η-阱擴(kuò)散層，在η-阱擴(kuò)散層中形成P-體擴(kuò)散層，以及在η-阱擴(kuò)散層和P-體擴(kuò)散層中分別形成漏極擴(kuò)散層和源極擴(kuò)散層。此外，在漏極擴(kuò)散層和源極擴(kuò)散層之間的P-型襯底上方以及η-阱擴(kuò)散層和P-體擴(kuò)散層上方形成柵電極。關(guān)于這種橫向雙擴(kuò)散場效應(yīng)晶體管，用于調(diào)整P-體擴(kuò)散層和漏極擴(kuò)散層之間的區(qū)(漂移區(qū))的長度或雜質(zhì)濃度的技術(shù)、用于在漂移區(qū)上方形成局部氧化膜的技術(shù)等等也被熟知。此外，這樣的結(jié)構(gòu)也被熟知為橫向雙擴(kuò)散場效應(yīng)晶體管其中，源極擴(kuò)散層被框狀漏極擴(kuò)散層包圍，框狀柵電極形成在源極擴(kuò)散層和框狀漏極擴(kuò)散層之間的P 型襯底上方以及η-阱擴(kuò)散層和P-體擴(kuò)散層上方。日本特許專利公開號(hào)2008-091689。日本特許專利公開號(hào)2007-067181。然而，關(guān)于橫向雙擴(kuò)散場效應(yīng)晶體管，依靠該結(jié)構(gòu)可能無法確保期望的擊穿電壓。 例如，依靠襯底中的擴(kuò)散層和柵電極的設(shè)置，可能無法確保期望的擊穿電壓。這可能導(dǎo)致具有這種結(jié)構(gòu)的晶體管以及包括具有這種結(jié)構(gòu)晶體管的裝置在性能上的惡化。

發(fā)明內(nèi)容
為了克服上述缺陷，根據(jù)本發(fā)明的一個(gè)方案，提供一種半導(dǎo)體器件，包括第一導(dǎo)電類型的半導(dǎo)體襯底；第二導(dǎo)電類型的第一區(qū)，形成在所述半導(dǎo)體襯底中；第一導(dǎo)電類型的第二區(qū)，形成在所述第一區(qū)中；環(huán)形柵電極，形成在所述第二區(qū)和所述第一區(qū)的結(jié)上方并沿著所述結(jié)形成；以及所述第二導(dǎo)電類型的漏極區(qū)和源極區(qū)，分別形成在所述第一區(qū)和所述第二區(qū)中，所述漏極區(qū)和所述源極區(qū)之間具有部分所述柵電極。本發(fā)明提供的半導(dǎo)體器件確保了期望的擊穿電壓并改善了性能。


圖IA至圖IC示出半導(dǎo)體器件的實(shí)例；圖2Α至圖2C示出用于比較的半導(dǎo)體器件的實(shí)例；圖3示出漂移長度、漏極擊穿電壓和Ron · A之間的關(guān)系；圖4示出通過模擬和實(shí)際測量漏極擊穿電壓與漂移長度之間的相關(guān)性所獲得的
結(jié)果；圖5示出用于模擬的二維截面結(jié)構(gòu)(第一部分)；圖6A至圖6C是用于描述在用于比較的半導(dǎo)體器件的實(shí)例中耗盡層在擊穿時(shí)范圍的圖；圖7A至圖7C是用于描述在半導(dǎo)體器件中耗盡層在擊穿時(shí)范圍的圖；圖8A至圖8C示出半導(dǎo)體器件的另一個(gè)實(shí)例；圖9示出用于模擬的二維截面結(jié)構(gòu)(第二部分)；圖10示出模擬結(jié)果；圖11示出隔離區(qū)形成過程的實(shí)例；圖12示出第一離子注入過程的實(shí)例；圖13示出第二離子注入過程的實(shí)例；圖14示出熱處理過程的實(shí)例；圖15示出柵絕緣膜形成過程的實(shí)例；圖16示出柵電極形成過程的實(shí)例；圖17示出第三離子注入過程的實(shí)例；圖18示出第四離子注入過程的實(shí)例；圖19示出在形成布線層后的狀態(tài)的實(shí)例；圖20示出應(yīng)用半導(dǎo)體器件的實(shí)例。
具體實(shí)施例方式圖IA至圖IC示出半導(dǎo)體器件的實(shí)例。圖IA是局部的示意性平面圖，圖IB是沿圖IA的線Xl-Xl的示意性截面圖，以及圖IC是沿圖IA的線Yl-Yl的示意性截面圖。如圖IA至圖IC所述，半導(dǎo)體器件10包括ρ-型半導(dǎo)體襯底1、隔離區(qū)2、η-型漂移區(qū)3、ρ-型主體區(qū)4、柵絕緣膜5、柵電極6、η-型漏極區(qū)7、η-型源極區(qū)8以及ρ-型分接區(qū)(tap region)9。例如，可將ρ-型硅(Si)襯底用作P-型半導(dǎo)體襯底1。在P-型半導(dǎo)體襯底1中表面?zhèn)壬闲纬筛綦x區(qū)2，例如，通過STI (淺溝槽隔離)方法。在圖IA中，為了方便起見，未示出隔離區(qū)2。例如，在隔離區(qū)2中形成暴露出ρ-型半導(dǎo)體襯底1的區(qū)(開口部)2a、2b和 2c?？梢酝ㄟ^LOCOS(局部硅氧化)方法，在ρ-型半導(dǎo)體襯底1中形成隔離區(qū)(未示出)，所述隔離區(qū)具有與在隔離區(qū)2中形成的開口部加、213和2c—樣的開口部h、2b和2c。η-型漂移區(qū)3從ρ-型半導(dǎo)體襯底1的表面形成至確定深度，以使其覆蓋開口部 2a、2b和2c。ρ-型主體區(qū)4形成為從ρ-型半導(dǎo)體襯底1的表面起的深度比η-型漂移區(qū)3 淺，以使它的外表面(側(cè)面和底部)被η-型漂移區(qū)3覆蓋。在η-型漂移區(qū)3中形成ρ-型主體區(qū)4，以使其覆蓋部分開口部2b和2c。在η-型漂移區(qū)3和ρ-型主體區(qū)4的底部之間形成ρη結(jié)21并在η_型漂移區(qū)3 和P-型主體區(qū)4的側(cè)面之間形成ρη結(jié)22。在ρη結(jié)21和22中的η-型漂移區(qū)3和ρ-型主體區(qū)4的側(cè)面之間的ρη結(jié)22上方形成柵電極6，柵絕緣膜5介于其間。柵電極6具有確定的寬度，是環(huán)形并且沿ρη結(jié)22形成。柵電極6包括外部61，在橫向上位于ρη結(jié)22外側(cè)的η-型漂移區(qū)3上方；以及內(nèi)部62，在橫向上位于ρη結(jié)22內(nèi)側(cè)的ρ-型主體區(qū)4上方。每個(gè)外部61和內(nèi)部62均具有確定寬度。形成柵電極6以使其不會(huì)覆蓋開口部加或2c而是使其覆蓋部分開口部2b。柵絕緣膜5形成在柵電極6下方并且在形狀上與柵電極6相同。6 A說明書3/11 頁在圖IA中，為了方便起見，用實(shí)線示出在柵電極6和柵絕緣膜5下方的pn結(jié)22。在開口部加(在η-型漂移區(qū)3中)中形成η-型漏極區(qū)7。η_型漏極區(qū)7在離開柵電極6的邊緣處形成。因此，形成有η-型漏極區(qū)7的開口部加形成為離開柵電極6。在沒有被柵電極6或柵絕緣膜5覆蓋的開口部2b (在ρ-型主體區(qū)4中)的部分中形成η-型源極區(qū)8。此外，在開口部2c(在ρ-型主體區(qū)4中)中形成ρ-型分接區(qū)9。半導(dǎo)體器件10的晶體管部11包括η-型漏極區(qū)7、η_型源極區(qū)8、在η_型漏極區(qū) 7和η-型源極區(qū)8之間的區(qū)以及在該區(qū)上方的柵絕緣膜5和柵電極6。在本實(shí)例中的晶體管部11起到所謂η-溝道橫向雙擴(kuò)散MOS (金屬氧化物半導(dǎo)體)晶體管的作用。例如，在半導(dǎo)體器件10中，ρ-型分接區(qū)9和η-型源極區(qū)8連接到負(fù)極供電電壓 Vss。例如，在柵電極6和η-型源極區(qū)8之間施加相對(duì)低的正電壓Vgs并對(duì)η-型漏極區(qū)7 施加相對(duì)高的電壓Vds。通過施加高于或等于確定電壓Vth的電壓Vgs到柵電極6，使電子從η-型源極區(qū)8流向η-型漏極區(qū)7。通過使電子流動(dòng)的η_型漂移區(qū)3中的雜質(zhì)濃度相對(duì)較低，耗盡層在η-型漂移區(qū)3中延伸并且可施加高電壓到η-型漏極區(qū)7。例如，施加到η-型漏極區(qū)7的電壓的上限(漏極擊穿電壓)受到在η-型漂移區(qū)3 和P-型主體區(qū)4之間的結(jié)的擊穿電壓的影響。在Π-型漂移區(qū)3和P-型主體區(qū)4之間的結(jié)的擊穿電壓受到耗盡層的寬度的影響。耗盡層的寬度受到在η-型漂移區(qū)3中的雜質(zhì)濃度以及從P-型主體區(qū)4 (pn結(jié)22)到η-型漏極區(qū)7的距離(漂移長度)D的影響。也就是說，通過降低η-型漂移區(qū)3中的雜質(zhì)濃度并增加漂移長度D，可施加高電壓到η-型漏極區(qū) 7。然而，η-型漂移區(qū)3中雜質(zhì)濃度的降低和漂移長度D的增加導(dǎo)致了在晶體管部11的導(dǎo)通電阻Ron的增大。因此，例如，要通過考慮此點(diǎn)來設(shè)定漂移長度D以及η-型漂移區(qū)3中的雜質(zhì)濃度。在半導(dǎo)體器件10中，可施加高電壓到所有柵電極6、ρ_型分接區(qū)9、η-型源極區(qū)8 以及η-型漏極區(qū)7。在這種情況下，η-型漂移區(qū)3防止在ρ-型主體區(qū)4和ρ-型半導(dǎo)體襯底1之間穿通。然而，隨著在η-型漂移區(qū)3中雜質(zhì)濃度降低，更容易發(fā)生穿通(穿通擊穿電壓下降)。因此，除了漏極擊穿電壓和導(dǎo)通電阻Ron之外，例如，在設(shè)定η-型漂移區(qū)3中雜質(zhì)濃度時(shí)也需要考慮此點(diǎn)。在本實(shí)例中，分別在不同的開口部加和2b中形成η-型漏極區(qū)7和η_型源極區(qū) 8，并在η-型漏極區(qū)7和η-型源極區(qū)8之間形成隔離區(qū)2。通過這樣做，可獲得例如防止在柵電極6邊緣的絕緣膜5擊穿的效果。并不是必需在η-型漏極區(qū)7和η-型源極區(qū)8之間形成隔離區(qū)2，取決于半導(dǎo)體器件10的運(yùn)行條件、漂移長度D、n-型漂移區(qū)3中的雜質(zhì)濃度等。在那種情況下，在隔離區(qū)2中形成開口部，在所述開口部中暴露出η-型漏極區(qū)7、n-型源極區(qū)8、在η-型漏極區(qū)7和η-型源極區(qū)8之間的η-型漂移區(qū)3以及ρ-型主體區(qū)4。在所述開口部中，沿在η-型漂移區(qū)3和ρ-型主體區(qū)4之間的pn結(jié)22形成柵電極6，在η-型漂移區(qū)3中形成離開柵電極6的η-型漏極區(qū)7，并在ρ-型主體區(qū)4中形成η-型源極區(qū)8。此外，在本實(shí)例中，分別在不同的開口部2b和2c中形成η-型源極區(qū)8和ρ-型分接區(qū)9。然而，在η-型源極區(qū)8和ρ-型分接區(qū)9之間形成隔離區(qū)2并非必需。η_型源極區(qū)8和ρ-型分接區(qū)9可形成在同一開口部中。在半導(dǎo)體器件10中，如所述的，形成環(huán)形柵電極6以使其覆蓋在η-型漂移區(qū)3和 P-型主體區(qū)4(的側(cè)面)之間的pn結(jié)22上方。為了提高半導(dǎo)體器件10的擊穿電壓，環(huán)形柵電極6形成在這樣的位置。現(xiàn)將對(duì)此進(jìn)行更詳細(xì)地描述。首先，將對(duì)沒有如上所述的環(huán)形柵電極的半導(dǎo)體器件進(jìn)行描述以用于比較。圖2A至圖2C示出用于比較的半導(dǎo)體器件的實(shí)例。圖2A是局部的示意性平面圖， 圖2B是沿圖2A的線X2-X2的示意性截面圖，以及圖2C是沿圖2A的線Y2-Y2的示意性截面圖。在圖2A中，為了方便起見，未示出隔離區(qū)2并且用實(shí)線標(biāo)示在柵電極110下方的pn 結(jié)22 ο如圖2A至圖2C所示，半導(dǎo)體器件100與圖IA至圖IC所示的上述半導(dǎo)體器件10 的不同之處在于，其中包括的柵電極110不是環(huán)形而是島狀。形成柵電極110以使其覆蓋在 η-型漏極區(qū)7和η-型源極區(qū)8之間的開口部2b中的η-型漂移區(qū)3和ρ-型主體區(qū)4。半導(dǎo)體器件100的晶體管部111包括η-型漏極區(qū)7、η-型源極區(qū)8、在η-型漏極區(qū)7和η-型源極區(qū)8之間的區(qū)以及在所述區(qū)上方的柵絕緣膜5和柵電極110。順便說一下，高擊穿電壓晶體管的特性不僅取決于上述漏極擊穿電壓而且取決于通過將晶體管的導(dǎo)通電阻Ron與占有面積A—起相乘所獲得的值(Ron*A)。導(dǎo)通電阻Ron 為通過施加約0. 1伏的低電壓到漏極并且通過該漏極電壓除以在柵極處于導(dǎo)通時(shí)流經(jīng)漏極的電流來獲得的值。如果Ron· A值較低，那么晶體管的特性良好。Ron· A值例如根據(jù)漂移長度D改變。隨著漂移長度D增加，導(dǎo)通電阻Ron變大而且占有面積A變大。也就是說，圖3所示的關(guān)系可存在于漂移長度D、漏極擊穿電壓以及Ron · A值之間。從圖3所示的關(guān)系可以看出，長漂移長度D和高漏極擊穿電壓導(dǎo)致高Ron · A值，而短漂移長度D和低 Ron · A值導(dǎo)致低漏極擊穿電壓。當(dāng)設(shè)計(jì)高擊穿電壓晶體管時(shí)，可考慮用例如這種關(guān)系來確定期望的特性。對(duì)于圖2A至圖2C所示的半導(dǎo)體器件100，根據(jù)圖3所示的關(guān)系，隨著漂移長度D 的增加，漏極擊穿電壓有望變高。然而，對(duì)于圖2A至圖2C所示的半導(dǎo)體器件100的實(shí)際結(jié)構(gòu)，如果漂移長度D長于或等于確定長度，那么漏極擊穿電壓可能不會(huì)隨著漂移長度D的增加而變高。圖4示出通過模擬和實(shí)際測量漏極擊穿電壓與漂移長度的相關(guān)性所獲得的結(jié)果。 通過利用所謂的TCAD(技術(shù)型計(jì)算機(jī)輔助設(shè)計(jì))和圖5所示的二維截面結(jié)構(gòu)來進(jìn)行模擬。 通過實(shí)際制造圖2A至圖2C所示的半導(dǎo)體器件100來進(jìn)行實(shí)際測量。根據(jù)通過利用圖5所示的二維截面結(jié)構(gòu)進(jìn)行模擬的結(jié)果，如圖4所示，漏極擊穿電壓隨著漂移長度D的增加而變高。另一方面，根據(jù)利用實(shí)際制造的半導(dǎo)體器件100的實(shí)際測量結(jié)果，如果漂移長度D短于或等于約1. 5 μ m，則漏極擊穿電壓隨著漂移長度D的增加而變高。然而，如果漂移長度D長于約1.5 μ m，則漏極擊穿電壓近似變?yōu)榧s40伏電壓的常數(shù)。也就是說，對(duì)于實(shí)際制造的半導(dǎo)體器件100，即使使漂移長度D長于或等于確定值，也可能無法獲得高于約40V的漏極擊穿電壓。對(duì)此原因可能如下。圖6A至圖6C是用于描述在用于比較的半導(dǎo)體器件的實(shí)例中耗盡層在擊穿時(shí)范圍 (extent)的圖。圖6A至圖6C分別對(duì)應(yīng)于上述圖2A至圖2C。在圖6A至圖6C中，用虛線示意性示出每個(gè)耗盡層的邊緣E。在半導(dǎo)體器件100中漂移長度D為3.0 μ m。在半導(dǎo)體器件100中，施加0伏電壓到柵電極110、η-型源極區(qū)8、P-型分接區(qū)9和P-型半導(dǎo)體襯底1并且施加對(duì)應(yīng)于漏極擊穿電壓的電壓到η-型漏極區(qū)7。如從圖4所示的模擬結(jié)果中所看到的，如果漂移長度D為3. 0 μ m，那么漏極擊穿電壓高于或等于55V。然而，根據(jù)實(shí)際測量結(jié)果，僅獲得約40V的漏極擊穿電壓。如圖6A至圖6C所示，因?yàn)槭┘覱V電壓到柵電極110，因而具有寬度Wa (耗盡層寬度)的耗盡層沿柵電極110在設(shè)置有柵電極110的部分(晶體管部111)中延伸。另一方面，如圖6A至圖6C所示，具有取決于Π-型漂移區(qū)3和ρ-型主體區(qū)4中雜質(zhì)濃度的寬度 Wb(耗盡層寬度)的耗盡層在沒有設(shè)置柵電極110的部分中延伸。在圖6Α至圖6C的實(shí)例中，耗盡層寬度Wa寬于耗盡層寬度Wb。在耗盡層窄的部分中容易發(fā)生擊穿，因?yàn)樵诤谋M層窄的部分中電場強(qiáng)于耗盡層寬的部分中。因此，在半導(dǎo)體器件100中，擊穿容易發(fā)生在耗盡層寬度為Wb(窄于Wa)的部分。在耗盡層寬度為Wb的部分中，與耗盡層寬度為Wa的部分(晶體管部111)不同，擊穿電壓不取決于漂移長度D而是取決于在η-型漂移區(qū)3和ρ-型主體區(qū)4中的雜質(zhì)濃度。在耗盡層寬度為恥的部分中擊穿電壓為約40V。因此，如從圖4所示的實(shí)際測量結(jié)果中所看到的，半導(dǎo)體器件100的擊穿電壓變?yōu)榧s40伏電壓的常數(shù)。即使使漂移長度D長于或等于確定值，也認(rèn)為半導(dǎo)體器件100的擊穿電壓沒有變?yōu)楦哂诩s40V。在耗盡層寬度為Wa的部分(晶體管部111)中η-型漂移區(qū)3側(cè)的耗盡層范圍受到η型漏極區(qū)7的抑制。因此，存在漂移長度D短并且耗盡層寬度Wa窄于耗盡層寬度Wb的情況。在這種情況下，漏極擊穿電壓取決于漂移長度D。圖4所示的對(duì)應(yīng)于短于1.5μπι的漂移長度D的實(shí)際測量結(jié)果示出了這種趨勢。也就是說，漏極擊穿電壓隨著漂移長度D的增加而升高。根據(jù)圖4所示的模擬結(jié)果，漏極擊穿電壓取決于漂移長度D。原因是該模擬是通過利用圖5所示的二維截面結(jié)構(gòu)來進(jìn)行的。換言之，具有寬度Wb的耗盡層在圖6Α至圖6C所示的晶體管部111外側(cè)，即，在沒有設(shè)置柵電極110的區(qū)中在η-型漂移區(qū)3和ρ-型主體區(qū) 4之間的ρη結(jié)22沒有包括在用于進(jìn)行模擬的二維截面結(jié)構(gòu)中。與具有上述結(jié)構(gòu)的半導(dǎo)體器件100不同，圖IA至圖IC所述的上述半導(dǎo)體器件10 包括沿著在η-型漂移區(qū)3和ρ-型主體區(qū)4之間的ρη結(jié)22形成的環(huán)形柵電極6，因而可以提高漏極擊穿電壓。圖7Α至圖7C是用于描述在半導(dǎo)體器件中耗盡層在擊穿時(shí)范圍的圖。在半導(dǎo)體器件10中，施加0伏電壓到柵電極6、η-型源極區(qū)8、ρ-型分接區(qū)9和ρ-型半導(dǎo)體襯底1并且施加對(duì)應(yīng)于漏極擊穿電壓的電壓到η-型漏極區(qū)7。圖7Α至圖7C分別對(duì)應(yīng)于上述圖IA 至圖1C。在圖7Α至圖7C中，用虛線示意性示出每個(gè)耗盡層的邊緣Ε。沿ρη結(jié)22形成環(huán)形柵電極6。因此，與在包括島狀柵電極110的上述半導(dǎo)體器件 100中延伸的耗盡層的寬度Wb相比，在η-型漏極區(qū)7沒有與η-型源極區(qū)8相對(duì)的區(qū)中延伸的耗盡層的寬度Wb是寬的。也就是說，對(duì)于半導(dǎo)體器件10，具有等于在晶體管部11中延伸的耗盡層的寬度Wa的寬度Wb的耗盡層在晶體管部11外側(cè)的區(qū)中延伸。對(duì)此原因如下。施加有0伏電壓的環(huán)形柵電極6也設(shè)置在晶體管部11外側(cè)的區(qū)中。耗盡層通過由環(huán)形柵電極6產(chǎn)生的電場來延伸。因此，耗盡層的寬度變?yōu)閷捰诨虻扔谕ㄟ^在η-型漂移區(qū)3 和P-型主體區(qū)4之間的雜質(zhì)濃度所確定的耗盡層寬度。如所述的，半導(dǎo)體器件10中形成有環(huán)形柵電極6。這使得ρη結(jié)22周圍的耗盡層延伸并防止耗盡層的寬度部分變窄。因此，可防止圍繞ρη結(jié)22的擊穿。因此，與具有上述結(jié)構(gòu)的半導(dǎo)體器件100相比，可具有高漏極擊穿電壓?，F(xiàn)將描述包括在半導(dǎo)體器件100中的柵電極6的寬度。如圖7A至圖7C所示，假設(shè)在η-型漏極區(qū)7和η_型源極區(qū)8之間的柵電極6 (在晶體管部11中的柵電極6)的外部61的寬度為La并且在晶體管部11外側(cè)的柵電極6 (柵電極6的直部的外部61)的外部61的寬度為Lb。在圖7A至圖7C的實(shí)例中，形成柵電極6以使La = Lb。在這種情況下，可以使得在η-型漏極區(qū)7與η-型源極區(qū)8相對(duì)的晶體管部11中延伸的耗盡層的寬度Wa等于在晶體管部11外側(cè)的區(qū)中延伸的耗盡層的寬度ffb。這防止圍繞pn結(jié)22的耗盡層的寬度部分變窄，因此防止了擊穿。此外，如圖8A至圖8C所示，可形成柵電極6以使La < Lb。圖8A至圖8C示出半導(dǎo)體器件的另一個(gè)實(shí)例。圖8A是局部的示意圖，圖8B是沿圖8A的線X3-X3的示意性截面圖，以及圖8C是沿圖8A的線TO-Y3的示意性截面圖。圖8A 至圖8C也示出耗盡層在擊穿時(shí)的范圍。在半導(dǎo)體器件IOa中，施加0伏電壓到柵電極6、 η-型源極區(qū)8、ρ-型分接區(qū)9和ρ-型半導(dǎo)體襯底1并且施加對(duì)應(yīng)于漏極擊穿電壓的電壓到 η-型漏極區(qū)7。在圖8Α至圖8C中，用虛線示意性示出每個(gè)耗盡層的邊緣Ε。在圖8Α中，為了方便起見，未示出隔離區(qū)2并且用實(shí)線示出在柵電極6和柵絕緣膜5下方的pn結(jié)22。與圖8A至圖8C所示的半導(dǎo)體器件IOa—樣，可形成環(huán)形柵電極6以使(外部61 的寬度La) < (外部61的寬度Lb)。在這種情況下，在η-型漏極區(qū)7和η-型源極區(qū)8之間的區(qū)中耗盡層的寬度，即，在晶體管部11中耗盡層的寬度Wa窄于在晶體管部11外側(cè)的區(qū)中耗盡層的寬度ffb。因此，擊穿容易發(fā)生在晶體管部11中圍繞pn結(jié)22的電壓低于晶體管部11外側(cè)區(qū)中電壓的地方。也就是說，如果形成柵電極6以使(外部61的寬度La) < (外部61的寬度Lb)，那么半導(dǎo)體器件IOa的漏極擊穿電壓根據(jù)漂移長度D而改變。因此，可以在設(shè)計(jì)電路時(shí)通過利用漂移長度D來估計(jì)漏極擊穿電壓。已經(jīng)描述了(柵電極6的外部61的寬度La)=(柵電極6的外部61的寬度Lb) 的情況和(柵電極6的外部61的寬度La) < (柵電極6的外部61的寬度Lb)的情況。然而，可形成柵電極6以使(外部61的寬度La) > (外部61的寬度Lb)。即使形成柵電極6 以使(外部61的寬度La) > (外部61的寬度Lb)，與沒有形成柵電極6的情況相比，在晶體管部11外側(cè)的區(qū)中的耗盡層的寬度Wb可以為寬。因此，可以防止擊穿?，F(xiàn)將描述通過以上述方法在pn結(jié)22上方形成環(huán)形柵電極6進(jìn)行的模擬。將給出關(guān)于將半導(dǎo)體器件IOa的描述，其中以(柵電極6的外部61的寬度La) < (柵電極6的外部61的寬度Lb)為例進(jìn)行說明。圖9示出用于模擬的二維截面結(jié)構(gòu)。圖9也示出耗盡層在擊穿時(shí)的范圍。在半導(dǎo)體器件IOa中，施加0伏電壓到柵電極6、n-型源極區(qū)8、p-型分接區(qū)9和ρ-型半導(dǎo)體襯底 1并且施加對(duì)應(yīng)于漏極擊穿電壓的電壓到η-型漏極區(qū)7。在圖9中，用虛線示意性示出每個(gè)耗盡層的邊緣E。圖9所示的二維截面結(jié)構(gòu)30對(duì)應(yīng)于包括上述環(huán)形柵電極6的半導(dǎo)體器件IOa的截面結(jié)構(gòu)(圖8Β)。然而，對(duì)于圖9所示的二維截面結(jié)構(gòu)30，形成用于模擬的虛設(shè)電極31。 對(duì)此原因如下。如圖8Α至圖8C所示，當(dāng)施加高電壓到半導(dǎo)體器件IOa的η_型漏極區(qū)7時(shí)，耗盡層在η-型漂移區(qū)3中廣泛地延伸。然而，如果圖8Β所示的截面結(jié)構(gòu)在它的最初狀態(tài)被用于二維模擬，那么在圖9所示的左側(cè)結(jié)構(gòu)SL中，施加到η-型漏極區(qū)7的電壓不會(huì)施加到 η-型漂移區(qū)3。因此，如圖9所示，二維截面結(jié)構(gòu)30被分成右側(cè)結(jié)構(gòu)SR和左側(cè)結(jié)構(gòu)SL，并且對(duì)每個(gè)結(jié)構(gòu)的二維截面都進(jìn)行了模擬。右側(cè)結(jié)構(gòu)SR包括晶體管部11而左側(cè)結(jié)構(gòu)SL不包括晶體管部11。為了施加電壓到左側(cè)結(jié)構(gòu)SL中的η-型漂移區(qū)3，形成虛設(shè)電極31。虛設(shè)電極31的形成不會(huì)妨礙通過柵電極6的功能形成的耗盡層的延伸。將對(duì)制造用于模擬的實(shí)例的條件進(jìn)行描述。如下所述，通過在P-型半導(dǎo)體襯底1 中注入諸如磷離子的η-型雜質(zhì)離子來形成η-型漂移區(qū)3 (圖12)。對(duì)于用于模擬的實(shí)例， 注入兩次磷離子。第一次在2MeV的能量下以2Χ IO12離子/cm2的劑量注入磷離子。第二次在500keV的能量下以四種不同的劑量注入磷離子，即，以1. 4X IO12離子/cm2、l. 7X IO12離子/cm2、2. OX IO12離子/cm2和2. 3X IO12離子/cm2的劑量注入磷離子。漂移長度D設(shè)置為 3. 8 μ m。柵電極6的外部61的寬度La設(shè)置為2. 3 μ m并且(晶體管部11外側(cè)的柵電極6 的直部的外部61的)寬度Lb設(shè)置為3. 0 μ m。設(shè)置這些條件以用于實(shí)現(xiàn)80伏或更高的高漏極擊穿電壓。除了圖9的右側(cè)結(jié)構(gòu)SR和左側(cè)結(jié)構(gòu)SL的模擬之外，還進(jìn)行了圖6A至圖6C所示的結(jié)構(gòu)的模擬，即，還進(jìn)行了對(duì)應(yīng)于圖9中左側(cè)結(jié)構(gòu)SL的結(jié)構(gòu)的模擬，其中沒有形成柵電極且調(diào)整了虛設(shè)電極31的位置。圖10示出了模擬結(jié)果。圖10示出通過對(duì)圖9的右側(cè)結(jié)構(gòu)SR和左側(cè)結(jié)構(gòu)SL以及圖 9中沒有形成柵電極的左側(cè)結(jié)構(gòu)SL(左側(cè)結(jié)構(gòu)SLref)進(jìn)行模擬所獲得的Ron -A(mΩ -mm2) 和漏極擊穿電壓(V)之間的關(guān)系。對(duì)于右側(cè)結(jié)構(gòu)SR、左側(cè)結(jié)構(gòu)SL和左側(cè)結(jié)構(gòu)SLref中的每一個(gè)，在曲線圖上對(duì)應(yīng)于更小的Ron ·A值的點(diǎn)示出η-型漂移區(qū)3是在500keV的能量下用更高的劑量形成的。對(duì)于右側(cè)結(jié)構(gòu)SR，如圖10所示，隨著劑量減少，Ron ·Α值變得更大。然而，漏極擊穿電壓升高并獲得了 91伏的漏極擊穿電壓。對(duì)于其中沒有形成柵電極的左側(cè)結(jié)構(gòu)SLref，如圖10所示，不管劑量或Ron · A值如何，獲得的漏極擊穿電壓均低于在右側(cè)結(jié)構(gòu)SR中的漏極擊穿電壓。對(duì)于通過結(jié)合左側(cè)結(jié)構(gòu)SLref和右側(cè)結(jié)構(gòu)SR獲得的結(jié)構(gòu)，即，對(duì)于例如圖6A至圖6C所示的半導(dǎo)體器件100，漏極擊穿電壓取決于左側(cè)結(jié)構(gòu)SLref并且僅獲得約40至50伏的漏極擊穿電壓。另一方面，對(duì)于其中形成了環(huán)形柵電極6的左側(cè)結(jié)構(gòu)SL，如圖10所示，不管劑量或 Ron · A值如何，獲得的漏極擊穿電壓均高于在右側(cè)結(jié)構(gòu)SR中的漏極擊穿電壓。對(duì)于通過結(jié)合左側(cè)結(jié)構(gòu)SL和右側(cè)結(jié)構(gòu)SR獲得的結(jié)構(gòu)，即，對(duì)于例如圖8A至圖8C所示的半導(dǎo)體器件 10a，漏極擊穿電壓不取決于左側(cè)結(jié)構(gòu)SL而是取決于包括晶體管部11的右側(cè)結(jié)構(gòu)SR。對(duì)于半導(dǎo)體器件10a，可以通過調(diào)整漂移長度D以及在η-型漂移區(qū)3中的雜質(zhì)濃度來獲得期望的高漏極擊穿電壓。已經(jīng)描述了(柵電極6的外部61的寬度La) < (柵電極6的外部61的寬度Lb) 的半導(dǎo)體器件IOa的模擬。對(duì)于(柵電極6的外部61的寬度La)=(柵電極6的外部61的寬度Lb)的半導(dǎo)體器件10，在對(duì)應(yīng)于上述左側(cè)結(jié)構(gòu)SL的結(jié)構(gòu)中的漏極擊穿電壓大約與圖10中示出的相對(duì)于Ron -A值的右側(cè)結(jié)構(gòu)SR中的漏極擊穿電壓一樣。因此，對(duì)于半導(dǎo)體器件10，也可以通過
9調(diào)整漂移長度D和在η-型漂移區(qū)3中的雜質(zhì)濃度來獲得期望的高漏極擊穿電壓。此外，對(duì)于(柵電極6的外部61的寬度La) > (柵電極6的外部61的寬度Lb) 的半導(dǎo)體器件，在對(duì)應(yīng)于上述左側(cè)結(jié)構(gòu)SL的結(jié)構(gòu)中的漏極擊穿電壓低于圖10中示出的相對(duì)于Ron· A值右側(cè)結(jié)構(gòu)SR中的漏極擊穿電壓。然而，形成了柵電極6，從而獲得的漏極擊穿電壓高于圖10中示出的左側(cè)結(jié)構(gòu)SLref中的漏極擊穿電壓。因此，對(duì)于此半導(dǎo)體器件， 與沒有形成環(huán)形柵電極6的情況相比，漏極擊穿電壓也是提高的?，F(xiàn)將對(duì)包括上述環(huán)形柵電極的半導(dǎo)體器件的制造方法進(jìn)行描述。將參考圖11至圖19描述用于制造(柵電極6的外部61的寬度La) < (柵電極6 的外部61的寬度Lb)的半導(dǎo)體器件IOa(圖8A至圖8C)的方法的實(shí)例。圖11至圖19的每個(gè)均為半導(dǎo)體器件IOa的制造過程的局部的示意性截面圖。圖11至圖19對(duì)應(yīng)于圖8B。 現(xiàn)將按順序?qū)γ總€(gè)制造過程進(jìn)行描述。圖11示出隔離區(qū)形成過程的實(shí)例。首先，通過STI方法，在諸如ρ-型硅襯底的ρ-型半導(dǎo)體襯底1中形成隔離區(qū)2。 隔離區(qū)2的深度設(shè)置為例如從ρ-型半導(dǎo)體襯底1的表面起200到400nm。形成隔離區(qū)2以暴露出ρ-型半導(dǎo)體襯底1的確定區(qū)。例如，形成隔離區(qū)2以暴露出待形成η-型漏極區(qū)7的區(qū)(開口部)加、待形成η-型源極區(qū)8和部分柵電極6的區(qū)(開口部)2b以及待形成ρ-型分接區(qū)9的區(qū)(開口部)2c。圖12示出第一離子注入過程的實(shí)例。如圖12所示，在形成隔離區(qū)2后，通過光刻形成抗蝕圖案40以暴露出包括開口部 2a、開口部2b和開口部2c的區(qū)。接著，以抗蝕圖案40作為掩模，注入諸如磷離子的n_型雜質(zhì)離子。在這種情況下，在300keV到2MeV的能量下以IX IO12離子/cm2到3X IO13離子 /cm2的劑量注入磷離子。該離子注入過程可以通過在分開的能量下執(zhí)行多次離子注入來實(shí)現(xiàn)。例如，在2MeV的能量下以1 X IO12離子/cm2到5X IO12離子/cm2的劑量注入磷離子。 接著，在500keV的能量下以IX IO13離子/cm2到3X IO13離子/cm2的劑量注入磷離子。也就是說，執(zhí)行兩次離子注入。如圖12所示，用這種方法在ρ-型半導(dǎo)體襯底1中形成η-型雜質(zhì)注入?yún)^(qū)3a。接著，移除抗蝕圖案40。圖13示出第二離子注入過程的實(shí)例。如圖13所示，在形成η-型雜質(zhì)注入?yún)^(qū)3a后，通過光刻形成抗蝕圖案41以暴露出包括部分開口部2b和開口部2c的區(qū)。接著，以抗蝕圖案41作為掩模，注入諸如硼離子的P-型雜質(zhì)離子。在這種情況下，在150keV到500keV的能量下以1 X IO12離子/cm2到 3X IO13離子/cm2的劑量注入硼離子。該離子注入過程可以通過在分開的能量下執(zhí)行多次離子注入來實(shí)現(xiàn)。為了控制晶體管部11的閾值電壓Vth，接著，在證^到30keV的能量下以1 X IO12離子/cm2到5 X IO13離子/cm2的劑量注入硼離子。如圖13所示，用這種方法在先前形成的η-型雜質(zhì)注入?yún)^(qū)3a中形成ρ-型雜質(zhì)注入?yún)^(qū)如。接著，移除抗蝕圖案41。圖14示出熱處理過程的實(shí)例。在形成η-型雜質(zhì)注入?yún)^(qū)3a和ρ-型雜質(zhì)注入?yún)^(qū)如后，為了活化注入的η_型和 P-型雜質(zhì)并且將其在P-型半導(dǎo)體襯底1中擴(kuò)散，執(zhí)行熱處理。例如，在1050°c的溫度下執(zhí)行所述熱處理大約30分鐘。如圖14所示，通過所述熱處理形成η-型漂移區(qū)3和ρ-型主體區(qū)4。由于所述熱處理，上述η-型雜質(zhì)注入?yún)^(qū)3a變成了 η-型漂移區(qū)3并且由于所述熱處理，上述ρ-型雜質(zhì)注入?yún)^(qū)如變成了 ρ-型主體區(qū)4。圖15示出柵絕緣膜形成過程的實(shí)例。如圖15所示，在形成η-型漂移區(qū)3和ρ-型主體區(qū)4后，形成柵絕緣膜5?？梢酝ㄟ^例如氧化過程形成柵絕緣膜5。可以根據(jù)施加到柵電極6、η-型源極區(qū)8與ρ-型主體區(qū)4之間的電壓來設(shè)置柵絕緣膜5的厚度。例如，如果在柵電極6、η-型源極區(qū)8與ρ-型主體區(qū)4之間施加5伏的電壓，那么柵絕緣膜5的厚度設(shè)置為lOnm。圖16示出柵電極形成過程的實(shí)例。在形成柵絕緣膜5后，在柵絕緣膜5上方形成多晶硅作為柵電極材料。例如，形成具有200nm的厚度的多晶硅膜，例如，通過CVD(化學(xué)氣相沉積)方法。然后，通過光刻和蝕刻，對(duì)形成的多晶硅膜和其下面的柵絕緣膜5進(jìn)行圖案化。進(jìn)行圖案化，以使多晶硅膜和柵絕緣膜5具有確定寬度來充分覆蓋在η-型漂移區(qū)3和ρ-型主體區(qū)4之間的ρη結(jié)22并且使得沿ρη結(jié)22環(huán)形地形成多晶硅膜和柵絕緣膜5。通過這樣做，如圖16所示，形成環(huán)形柵電極6和其下面的柵絕緣膜5。在本實(shí)例中，進(jìn)行圖案化，以使(橫向上位于Pn結(jié)22外側(cè)的柵電極6的外部61的寬度La) < (橫向上位于ρη結(jié)22 外側(cè)的柵電極6的外部61的寬度Lb)。通過這樣做，形成了柵電極6。圖17示出第三離子注入過程的實(shí)例。如圖17所示，在形成柵電極6后，通過光刻形成抗蝕圖案42以暴露出包括開口部加和部分開口部2b (未覆蓋有柵電極6)的區(qū)。接著，以抗蝕圖案42以及未覆蓋有抗蝕圖案42的柵電極6和隔離區(qū)2作為掩模，注入諸如磷離子的η-型雜質(zhì)離子。在這種情況下， 在IOkeV到50keV的能量下以約1 X IO13離子/cm2到1 X IO14離子/cm2的劑量注入磷離子。如圖17所示，用這種方法分別在先前形成的Π-型漂移區(qū)3和ρ-型主體區(qū)4中形成η-型漏極區(qū)7和η-型源極區(qū)8。接著，移除抗蝕圖案42。圖18示出第四離子注入過程的實(shí)例。如圖18所示，在形成η-型漏極區(qū)7和η_型源極區(qū)8后，通過光刻形成抗蝕圖案 43以暴露出包括開口部2c的區(qū)。接著，以抗蝕圖案43以及未覆蓋有抗蝕圖案43的柵電極 6和隔離區(qū)2作為掩模，注入諸如硼離子的ρ-型雜質(zhì)離子。在這種情況下，在^eV到20keV 的能量下以ι χ IO13離子/cm2到1 X IO14離子/cm2的劑量注入硼離子。如圖18所示，用這種方法在先前形成的ρ-型主體區(qū)4中形成ρ-型分接區(qū)9。接著，移除抗蝕圖案43。通過這些過程形成了具有上述結(jié)構(gòu)的半導(dǎo)體器件10a。圖19示出在形成布線層后的狀態(tài)的實(shí)例。首先，在形成ρ-型分接區(qū)9后，在柵電極6的側(cè)面形成側(cè)壁50。通過用上述方法在形成有P-型分接區(qū)9的P-型半導(dǎo)體襯底1上方形成(一層或多層)絕緣膜并進(jìn)行回蝕刻來形成側(cè)壁50。在形成側(cè)壁50后，可以在η-型漏極區(qū)7和η_型源極區(qū)8上方形成高濃度η_型層并可以在P-型分接區(qū)9上方形成高濃度ρ-型層。此外，可以在η-型漏極區(qū)7和η-型源極區(qū)8上方或在形成在η-型漏極區(qū)7和η-型源極區(qū)8上方的高濃度η_型層上方形成硅化層。類似地，可以在P-型分接區(qū)9上方或在形成在ρ-型分接區(qū)9上方的高濃度ρ-型層上方形成硅化層。如果形成這種硅化層，則硅化層也形成在柵電極6上方。在上述過程后，在ρ-型半導(dǎo)體襯底1上方形成(一層或?qū)?層間電介質(zhì)51。在形成層間電介質(zhì)51后，形成穿入層間電介質(zhì)51并分別電性連接至η-型漏極區(qū)7、η-型源極區(qū)8、ρ-型分接區(qū)9和柵電極6的接觸電極52a、52b、52c和52d。通過在層間電介質(zhì)51 中制造接觸孔并通過濺射方法、CVD方法等在接觸孔中埋入導(dǎo)電材料來形成接觸電極52a、 52b、52c和52d。鎢(W)、鋁(Al)、銅(Cu)等可用作接觸電極52a、52b、52c和52d。此外，鈦 (Ti)、鉭(Ta)等可用作用于防止這種金屬擴(kuò)散的阻擋金屬。期望的是接觸電極52d不連接到晶體管部11中的柵電極6的部分，而是連接到形成在隔離區(qū)2上方的晶體管部11外側(cè)的柵電極6的部分。原因是為了防止在蝕刻工藝中執(zhí)行的用于制造接觸孔的蝕刻對(duì)在晶體管部11中的柵電極6或者柵絕緣膜5造成損壞，并且防止流經(jīng)接觸電極52d的信號(hào)對(duì)晶體管部11的運(yùn)行施加無意(unintentional)的影響。在形成接觸電極52a、52b、52c和52d后，分別在接觸電極52a、52b、52c和52d上方形成金屬布線53a、53b、53c和53d。鎢、鋁、銅等可用作金屬布線53a、53b、53c和53d。此夕卜，鈦、鉭等可用作用于防止這種金屬擴(kuò)散的阻擋金屬。因此，形成第一布線層。如果形成1第二布線層，則在圖19所示的結(jié)構(gòu)上方再次形成層間電介質(zhì)。接著，形成穿透層間電介質(zhì)且達(dá)到金屬布線53a、53b、53c和53d的孔，并且在孔上方形成金屬布線?？梢杂门c形成第二布線層相同的方式形成第三布線層和后續(xù)布線層。此外，通過單鑲嵌工藝或雙鑲嵌工藝可形成第一布線層中的金屬布線53a、53b、 53c和53d以及第二布線層和后續(xù)布線層中的金屬布線和孔。通過這些工藝形成包括布線層的半導(dǎo)體器件10a。如所述的，在半導(dǎo)體器件的η-型漂移區(qū)和ρ-型主體區(qū)之間的ρη結(jié)上方沿著ρη 結(jié)形成環(huán)形柵電極。通過這樣做，提高了半導(dǎo)體器件的擊穿電壓。此外，通過調(diào)整柵電極的寬度(在P-型半導(dǎo)體襯底上方的柵電極的設(shè)置)、在η-型漂移區(qū)中的雜質(zhì)濃度、漂移長度等確保期望的擊穿電壓。根據(jù)上述半導(dǎo)體器件，其性能得以改善。在上述說明中將包括η-溝道MOS晶體管的半導(dǎo)體器件作為實(shí)例。然而，也可以通過反轉(zhuǎn)導(dǎo)電類型來制造包括P-溝道MOS晶體管的半導(dǎo)體器件。對(duì)于此半導(dǎo)體器件，可獲得如上所述的相同效果。如上述附圖所示，從上方看，在半導(dǎo)體襯底中形成的漂移區(qū)、主體區(qū)、漏極區(qū)、源極區(qū)、分接區(qū)和隔離區(qū)中的開口部以及柵電極在形狀上是矩形并且它們的部分在形狀上是矩形。然而，它們不需要在形狀上從上方看是矩形，或者它們的部分不需要在形狀上是矩形。 它們的角部可以是弧形。此外，當(dāng)設(shè)計(jì)并制造上述半導(dǎo)體器件時(shí)，柵電極的設(shè)置、在η-型漂移區(qū)中的雜質(zhì)濃度、漂移長度等可以調(diào)整。通過這樣做，例如，可施加20伏到100伏的電壓到漏極區(qū)。此夕卜，提供一種包括在施加高電壓到漏極區(qū)的條件下運(yùn)行的上述半導(dǎo)體器件的電子裝置。圖20示出應(yīng)用該半導(dǎo)體器件的實(shí)例。圖20示出電子裝置200，包括具有多個(gè)LED (發(fā)光二極管)元件211的LED照明器210以及用于控制輸出至LED照明器210的控制器220。LED照明器210和控制器220經(jīng)由布線230連接并且控制信號(hào)經(jīng)由布線230從控制器220被傳輸至LED照明器210。電子裝置200的控制器220包括電路板250，定標(biāo)(rated)在例如42V的半導(dǎo)體芯片(半導(dǎo)體器件)240安裝在電路板250上，半導(dǎo)體芯片240包括上述半導(dǎo)體器件10和10a。通過將LED 照明器210、控制器220和布線230放入例如殼體中可以制造集成電子裝置200。除了用于LED照明的控制器之外，可以將上述半導(dǎo)體器件應(yīng)用到諸如用于LED背光的控制器、電池充電器、太陽能產(chǎn)生系統(tǒng)以及汽車相關(guān)產(chǎn)品(諸如導(dǎo)航系統(tǒng)、照明器以及車身控制器)的各種電子裝置。根據(jù)公開的半導(dǎo)體器件，確保了期望的擊穿電壓并改善了性能。此處敘述的全部實(shí)例和條件語言都是作為教導(dǎo)目的，用于幫助讀者理解本發(fā)明以及發(fā)明人為了促進(jìn)技術(shù)而貢獻(xiàn)的概念，并應(yīng)解釋為不是限制于這些具體敘述的實(shí)例和條件，說明書中的這些實(shí)例的安排也不是為了顯示本發(fā)明的優(yōu)劣。盡管已經(jīng)詳細(xì)地描述了本發(fā)明的實(shí)施例，但是應(yīng)當(dāng)理解，在不脫離本發(fā)明的精神和范圍的情況下，可對(duì)本發(fā)明進(jìn)行各種變化、替代和更改。
權(quán)利要求
1.一種半導(dǎo)體器件，包括第一導(dǎo)電類型的半導(dǎo)體襯底；第二導(dǎo)電類型的第一區(qū)，形成在所述半導(dǎo)體襯底中；第一導(dǎo)電類型的第二區(qū)，形成在所述第一區(qū)中；環(huán)形柵電極，形成在所述第二區(qū)和所述第一區(qū)的結(jié)上方并沿著所述結(jié)形成；以及所述第二導(dǎo)電類型的漏極區(qū)和源極區(qū)，分別形成在所述第一區(qū)和所述第二區(qū)中，所述漏極區(qū)和所述源極區(qū)之間具有部分所述柵電極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述柵電極包括在所述結(jié)外側(cè)的所述第一區(qū)上方的外部以及在所述結(jié)內(nèi)側(cè)的所述第二區(qū)上方的內(nèi)部；以及在所述漏極區(qū)和所述源極區(qū)之間的柵電極部分的所述外部的第一寬度窄于或等于另一柵電極部分的所述外部的第二寬度。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述漏極區(qū)形成為離開所述第一區(qū)中的柵電極。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括隔離區(qū)，形成在所述半導(dǎo)體襯底中，其中，所述隔離區(qū)包括開口區(qū)，所述開口區(qū)包括所述漏極區(qū)、所述源極區(qū)以及在所述漏極區(qū)和所述源極區(qū)之間的所述第一區(qū)和所述第二區(qū)。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述開口區(qū)包括第一開口部，包括所述漏極區(qū)；以及第二開口部，包括所述源極區(qū)，以及在所述漏極區(qū)和所述源極區(qū)之間的所述第一區(qū)和所述第二區(qū)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括絕緣膜，形成在所述半導(dǎo)體襯底上方以覆蓋所述柵電極；以及接觸電極，形成在所述絕緣膜中并且連接到除了在所述漏極區(qū)和所述源極區(qū)之間的柵電極部分之外的柵電極部分。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括在所述柵電極內(nèi)所述第二區(qū)中的所述第一導(dǎo)電類型的分接區(qū)。
全文摘要
一種半導(dǎo)體器件，包括第一導(dǎo)電類型的半導(dǎo)體襯底；第二導(dǎo)電類型的第一區(qū)，形成在所述半導(dǎo)體襯底中；第一導(dǎo)電類型的第二區(qū)，形成在所述第一區(qū)中；環(huán)形柵電極，形成在所述第二區(qū)和所述第一區(qū)的結(jié)上方并沿著所述結(jié)形成；以及所述第二導(dǎo)電類型的漏極區(qū)和源極區(qū)，分別形成在所述第一區(qū)和所述第二區(qū)中，所述漏極區(qū)和所述源極區(qū)之間具有部分所述柵電極。本發(fā)明提供的半導(dǎo)體器件確保了期望的擊穿電壓并改善了性能。
文檔編號(hào)H01L29/423GK102468336SQ20111030276
公開日2012年5月23日 申請日期2011年9月28日 優(yōu)先權(quán)日2010年11月11日
發(fā)明者淺野正義, 片山雅也 申請人:富士通半導(dǎo)體股份有限公司