專利名稱：非易失性存儲(chǔ)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及ー種非易失性存儲(chǔ)器件及其制造方法，更具體而言，涉及ー種具有層疊多個(gè)存儲(chǔ)器単元的三維(3D)結(jié)構(gòu)的非易失性存儲(chǔ)器件及其制造方法。
背景技術(shù)：
非易失性存儲(chǔ)器件即使在電源被切斷時(shí)仍保留儲(chǔ)存在其中的數(shù)據(jù)。這里，存在多種非易失性存儲(chǔ)器件，例如NAND型快閃存儲(chǔ)器件。 在提高非易失性存儲(chǔ)器件的集成度方面，在半導(dǎo)體襯底之上將存儲(chǔ)器單元形成在單個(gè)層中的ニ維(2D)結(jié)構(gòu)已達(dá)到了物理極限。因此，開發(fā)了具有沿著垂直于半導(dǎo)體襯底所形成的柱狀溝道而形成多個(gè)存儲(chǔ)器単元的三維(3D)結(jié)構(gòu)的非易失性存儲(chǔ)器件。為了進(jìn)一步提高具有三維結(jié)構(gòu)的非易失性存儲(chǔ)器件的集成度，要増加交替層疊在半導(dǎo)體襯底的單元區(qū)之上的柵電極層和層間電介質(zhì)層的數(shù)量。這種增加可能會(huì)導(dǎo)致半導(dǎo)體襯底的單元區(qū)和外圍區(qū)之間的臺(tái)階高度(step height)差，且導(dǎo)致難于執(zhí)行在外圍電路區(qū)中形成接觸的エ藝。例如，在形成具有高的高寬比的接觸孔的過(guò)程中，可能導(dǎo)致出現(xiàn)未開放的接觸，以及對(duì)于接觸孔下方的結(jié)構(gòu)破壞。

發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施例涉及ー種非易失性存儲(chǔ)器件，所述非易失性存儲(chǔ)器件可以通過(guò)去除半導(dǎo)體襯底的単元區(qū)與外圍電路區(qū)之間的臺(tái)階高度以為エ藝提供便利并簡(jiǎn)化工藝，來(lái)保護(hù)下方結(jié)構(gòu)免受破壞和/或防止出現(xiàn)未開放的接觸，從而提高工藝成品率和可靠性，并且本發(fā)明的示例性實(shí)施例涉及ー種制造所述非易失性存儲(chǔ)器件的方法。根據(jù)本發(fā)明一個(gè)示例性實(shí)施例，一種非易失性存儲(chǔ)器件包括半導(dǎo)體襯底，所述半導(dǎo)體襯底具有外圍電路區(qū)和單元區(qū)，其中，半導(dǎo)體襯底的單元區(qū)在高度上比半導(dǎo)體襯底的外圍電路區(qū)低；控制柵結(jié)構(gòu)，所述控制柵結(jié)構(gòu)設(shè)置在半導(dǎo)體襯底的単元區(qū)之上，且包括與多個(gè)控制柵電極交替層疊的多個(gè)層間電介質(zhì)層；第一絕緣層，所述第一絕緣層覆蓋半導(dǎo)體襯底的形成有控制柵結(jié)構(gòu)的単元區(qū)；選擇柵電極，所述選擇柵電極設(shè)置在第一絕緣層之上；以及外圍電路器件，所述外圍電路器件設(shè)置在半導(dǎo)體襯底的外圍電路區(qū)之上。根據(jù)本發(fā)明另ー個(gè)示例性實(shí)施例，一種制造非易失性存儲(chǔ)器件的方法包括以下步驟部分地去除半導(dǎo)體襯底的単元區(qū)，直到半導(dǎo)體襯底的単元區(qū)在高度上比半導(dǎo)體襯底的外圍電路區(qū)低為止；形成控制柵結(jié)構(gòu)，所述控制柵結(jié)構(gòu)包括與多個(gè)控制柵電極交替層疊在半導(dǎo)體襯底的単元區(qū)之上的多個(gè)層間電介質(zhì)層；形成第一絕緣層以覆蓋半導(dǎo)體襯底的設(shè)置有控制柵結(jié)構(gòu)的単元區(qū)；以及在第一絕緣層之上形成選擇柵電極，并在半導(dǎo)體襯底的外圍電路區(qū)之上形成外圍電路器件。根據(jù)本發(fā)明又一個(gè)示例性實(shí)施例，一種非易失性存儲(chǔ)器件包括半導(dǎo)體襯底，所述半導(dǎo)體襯底具有外圍電路區(qū)和単元區(qū)，其中，半導(dǎo)體襯底在単元區(qū)的高度比在外圍電路區(qū)的高度低；多個(gè)存儲(chǔ)器単元，所述多個(gè)存儲(chǔ)器単元垂直地層疊在半導(dǎo)體襯底的単元區(qū)之上，其中，每個(gè)存儲(chǔ)器單元包括形成在層間電介質(zhì)層之上的控制柵電極層；附加層，所述附加層形成在所述多個(gè)存儲(chǔ)器単元和単元區(qū)之上；選擇柵電極，所述選擇柵電極形成在附加層和単元區(qū)之上；結(jié)區(qū)，所述結(jié)區(qū)形成在半導(dǎo)體襯底的外圍電路區(qū)中；柵電極，所述柵電極形成在外圍電路區(qū)之上并在結(jié)區(qū)之間，以作為晶體管的控制柵而操作，其中，附加層的上表面與結(jié)區(qū)的上表面齊平。


圖IA至IG是說(shuō)明根據(jù)本發(fā)明第一示例性實(shí)施例的制造非易失性存儲(chǔ)器件的方法的截面圖。
圖2A至2F是說(shuō)明根據(jù)本發(fā)明第二示例性實(shí)施例的制造非易失性存儲(chǔ)器件的方法的截面圖。
具體實(shí)施例方式下面將參照附圖詳細(xì)地描述本發(fā)明的示例性實(shí)施例。但是，本發(fā)明可以以不同的方式實(shí)施，而不應(yīng)解釋為限定為本文所提出的實(shí)施例。確切地說(shuō)，提供這些實(shí)施例是為了使本說(shuō)明書充分和完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本說(shuō)明書中，相同的附圖標(biāo)記在本發(fā)明的不同附圖和實(shí)施例中表示相同的部分。附圖并非按比例繪制，在某些情況下，為了清楚地示出實(shí)施例的特征可能對(duì)比例做夸大處理。當(dāng)提及第ー層在第二層“上”或在襯底“上”吋，其不僅表示第一層直接形成在第二層上或在襯底上的情況，還表示在第一層與第二層之間或在第一層與襯底之間存在至少第三層的情況。圖IA至IG是說(shuō)明根據(jù)本發(fā)明第一示例性實(shí)施例的制造非易失性存儲(chǔ)器件的方法的截面圖。具體地，圖IG是示出根據(jù)本發(fā)明第一示例性實(shí)施例的半導(dǎo)體器件的截面圖，圖IA至IF是說(shuō)明用于制造圖IG所示的半導(dǎo)體器件的エ藝的中間步驟的截面圖。參見圖1A，提供了包括單元區(qū)C和外圍電路區(qū)P的半導(dǎo)體襯底100。半導(dǎo)體襯底100可以是娃襯底。隨后，刻蝕半導(dǎo)體襯底100的單元區(qū)C，直到半導(dǎo)體襯底100的單元區(qū)C比外圍電路區(qū)P低期望的高度(參見圖中的附圖標(biāo)記A)為止。這里，半導(dǎo)體襯底100的単元區(qū)C與外圍電路區(qū)P之間的臺(tái)階高度A可以與隨后形成的交替層疊多個(gè)層間電介質(zhì)層和多個(gè)控制柵電極的控制柵結(jié)構(gòu)的高度、管道(pipe)連接?xùn)烹姌O的高度、以及隔離絕緣層的高度之和相等。在刻蝕單元區(qū)C之后，盡管未示出，但是可以對(duì)半導(dǎo)體襯底100的外圍電路區(qū)P執(zhí)行用于形成阱、或用于控制閾值電壓的離子注入エ藝。參見圖1B，在半導(dǎo)體襯底100的単元區(qū)C之上形成隔離絕緣層105。這里，隔離絕緣層105是用于將管道連接?xùn)烹姌O110與半導(dǎo)體襯底100隔離的層。隔離絕緣層105可以是ニ氧化硅層。隨后，在隔離絕緣層105之上形成管道連接?xùn)烹姌O110。這里，管道連接?xùn)烹姌O110可以包括導(dǎo)電材料，例如多晶硅。隨后，通過(guò)選擇性地刻蝕管道連接?xùn)烹姌O110而在管道連接?xùn)烹姌O110的內(nèi)部形成凹槽，并形成填充凹槽的犧牲層圖案115。這里，犧牲層圖案115限定了稍后要描述的所要形成管道溝道孔的空間，犧牲層圖案115可以包括電介質(zhì)材料，例如氮化硅層。隨后，在形成有犧牲層圖案115的管道連接?xùn)烹姌O110之上交替地設(shè)置多個(gè)層間電介質(zhì)層120和多個(gè)控制柵電極125。在本說(shuō)明書中，層間電介質(zhì)層120與控制柵電極125交替層疊的結(jié)構(gòu)被稱為控制柵結(jié)構(gòu)。這里，層間電介質(zhì)層120可以是ニ氧化硅層，而控制柵電極125可以包括諸如多晶硅的導(dǎo)電材料。此外，可以將控制柵結(jié)構(gòu)形成為具有階梯的形狀，以提供用于形成要與控制 柵電極125電連接的接觸(未示出)的空間。更具體而言，每個(gè)控制柵電極125的端部可以具有沿水平方向從其它的覆蓋在上面的控制柵電極125突出的形狀。隨后，形成第一絕緣層130，以覆蓋半導(dǎo)體襯底100的形成有控制柵結(jié)構(gòu)的単元區(qū)C?？梢酝ㄟ^(guò)在包括控制柵結(jié)構(gòu)的襯底結(jié)構(gòu)之上形成ニ氧化硅層，并執(zhí)行平坦化工藝直到暴露半導(dǎo)體襯底100的外圍電路區(qū)P的上表面而使得単元區(qū)C之上的第一絕緣層130的上表面與外圍電路區(qū)P的上表面齊平為止，來(lái)形成第一絕緣層130。這里，平坦化工藝可以是化學(xué)機(jī)械拋光(CMP)エ藝。參見圖1C，在第一絕緣層130和半導(dǎo)體襯底100的外圍電路區(qū)P之上形成柵絕緣層140。柵絕緣層140可以是ニ氧化硅層。盡管未示出，但是位于半導(dǎo)體襯底100的外圍電路區(qū)P之上的柵絕緣層140可以在厚度上不均勻。例如，高電壓晶體管所在的部分可以相對(duì)較厚，而低壓晶體管所在的部分可以相對(duì)較薄。參見圖1D，在柵絕緣層140之上形成諸如多晶硅層的導(dǎo)電層(未示出)，然后將導(dǎo)電層圖案化，以在單元區(qū)C中形成選擇柵電極145A以及在外圍電路區(qū)P中形成外圍電路柵電極145B。隨后，通過(guò)在外圍電路柵電極145B的兩側(cè)將雜質(zhì)離子注入半導(dǎo)體襯底100的外圍電路區(qū)P來(lái)形成結(jié)區(qū)150。結(jié)區(qū)150可以包括源區(qū)和漏區(qū)。參見圖1E，形成第二絕緣層155以覆蓋設(shè)置有選擇柵電極145A和外圍電路柵電極145B的柵絕緣層140，然后通過(guò)選擇性地刻蝕單元區(qū)C的第二絕緣層155、選擇柵電極145A、柵絕緣層140、第一絕緣層130和控制柵結(jié)構(gòu)來(lái)形成暴露犧牲層圖案115的一對(duì)溝道孔H。隨后，去除被溝道孔H暴露的犧牲層圖案115?？梢越?jīng)由濕法刻蝕エ藝來(lái)去除犧牲層圖案115。結(jié)果，在去除犧牲層圖案115的空間中形成了管道溝道孔PH。參見圖1F，沿著溝道孔H和管道溝道孔PH的內(nèi)壁形成存儲(chǔ)器層160。存儲(chǔ)器層160可以包括用作電荷阻擋層的氧化層、用作電荷俘獲層的氮化物層、以及用作隧道絕緣層的氧化物層。換言之，存儲(chǔ)器層160可以具有氧化物層-氮化物層-氧化物層(ONO)的三層結(jié)構(gòu)。隨后，在存儲(chǔ)器層160之上形成溝道層165，然后形成第三絕緣層170以填充形成有溝道層165的溝道孔H和管道溝道孔PH。溝道層165可以包括多晶硅，而第三絕緣層170可以是ニ氧化硅層。參見圖1G，在形成有溝道層165的襯底結(jié)構(gòu)之上形成第四絕緣層175，然后通過(guò)選擇性地刻蝕第四絕緣層175、第二絕緣層155和柵絕緣層140來(lái)形成暴露溝道層165、結(jié)區(qū)150和外圍電路柵電極145B的接觸孔。第四絕緣層175可以是ニ氧化硅層。隨后，以填充接觸孔的厚度形成包括鎢的導(dǎo)電層(未示出)，然后執(zhí)行諸如CMPエ藝的平坦化工藝直到第四絕緣層175的上表面為止。作為上 述エ藝的結(jié)果，形成了經(jīng)由第四絕緣層175而與溝道層165電連接的第一接觸180A，經(jīng)由第四絕緣層175、第二絕緣層155和柵絕緣層140而與結(jié)區(qū)150電連接的第ニ接觸180B，以及經(jīng)由第四絕緣層175和第二絕緣層155而與外圍電路柵電極145B電連接的第三接觸180C。第一接觸180A、第二接觸180B和第三接觸180C每個(gè)可以包括導(dǎo)電材料，例如鎢。隨后，盡管未示出，可以在第四絕緣層175之上形成金屬線，且金屬線可以分別與第一接觸180A、第二接觸180B和第三接觸180C相耦接。根據(jù)如上所述的根據(jù)本發(fā)明第一實(shí)施例的非易失性存儲(chǔ)器件及其制造方法，由于避免了半導(dǎo)體襯底100的単元區(qū)C與外圍電路區(qū)P之間的臺(tái)階高度，故可以簡(jiǎn)化制造エ藝。具體地，可以通過(guò)降低與結(jié)區(qū)150耦接的第二接觸180B的高寬比以及與外圍電路柵電極145B耦接的第三接觸180C的高寬比、并由此防止出現(xiàn)未開放的接觸和對(duì)接觸下方的結(jié)構(gòu)的破壞，來(lái)獲得充分的エ藝成品率和可靠性?？梢酝ㄟ^(guò)將導(dǎo)電層圖案化以同時(shí)形成単元區(qū)C的選擇柵電極145A和外圍電路區(qū)P的外圍電路柵電極145B而進(jìn)ー步簡(jiǎn)化工藝。另外，在本發(fā)明的本實(shí)施例中描述了在外圍電路區(qū)P中形成外圍電路柵電極145B和結(jié)區(qū)150的非易失性存儲(chǔ)器件，但是本發(fā)明不局限于此。根據(jù)本發(fā)明的其它實(shí)施例，可以包括諸如電阻體的其它外圍電路器件。圖2A至2F是說(shuō)明根據(jù)本發(fā)明第二示例性實(shí)施例的制造非易失性存儲(chǔ)器件的方法的截面圖。在此示例性實(shí)施例的描述中，將不再贅述與第一示例性實(shí)施例中的描述相同或?qū)嵸|(zhì)相同的對(duì)元件的描述以免繁冗。執(zhí)行圖IA的刻蝕エ藝以形成圖2A的經(jīng)刻蝕的単元區(qū)C0參見圖2A，在半導(dǎo)體襯底100的單元區(qū)C之上形成隔離絕緣層105，然后在隔離絕緣層105之上形成管道連接?xùn)烹姌O110。隨后，通過(guò)選擇性地刻蝕管道連接?xùn)烹姌O110而在管道連接?xùn)烹姌O110之內(nèi)形成凹槽，然后形成犧牲層圖案115以填充凹槽。隨后，在形成有犧牲層圖案115的管道連接?xùn)烹姌O110之上形成多個(gè)層間電介質(zhì)層120與多個(gè)控制柵電極125交替層疊的控制柵結(jié)構(gòu)。隨后，形成第一絕緣層130以覆蓋半導(dǎo)體襯底100的形成有控制柵結(jié)構(gòu)的単元區(qū)C，并形成保護(hù)層135以覆蓋半導(dǎo)體襯底100的形成有第一絕緣層130的単元區(qū)C。這里，保護(hù)層135保護(hù)形成控制柵電極125的最上層免受損壞。保護(hù)層135可以是氮化物層，且它的上表面可以被形成為與半導(dǎo)體襯底100的外圍電路區(qū)P的上表面齊平。參見圖2B，在保護(hù)層135和半導(dǎo)體襯底100的外圍電路區(qū)P之上形成柵絕緣層140。參見圖2C，通過(guò)在柵絕緣層140上形成導(dǎo)電層(未示出)然后對(duì)導(dǎo)電層圖案化，來(lái)形成単元區(qū)C的選擇柵電極145A和外圍電路區(qū)P的外圍電路柵電極145B。隨后，通過(guò)在外圍電路柵電極145B的兩側(cè)將雜質(zhì)離子注入到半導(dǎo)體襯底100的外圍電路區(qū)P中來(lái)形成結(jié)區(qū)150。參見圖2D，通過(guò)形成覆蓋形成有選擇柵電極145A和外圍電路柵電極145B的柵絕緣層140的第二絕緣層155，然后選擇性地刻蝕單元區(qū)C的第二絕緣層155、選擇柵電極145A、柵絕緣層140、保護(hù)層135、第一絕緣層130和控制柵結(jié)構(gòu)，來(lái)形成暴露犧牲層圖案115的ー對(duì)溝道孔H。隨后，通過(guò)去除被溝道孔H暴露的犧牲層圖案115來(lái)形成管道溝道孔PH。參見圖2E，在溝道孔H和管道溝道孔PH的內(nèi)壁上形成存儲(chǔ)器層160，并在存儲(chǔ)器層160之上形成溝道層165。隨后，形成第三絕緣層170以填充形成有溝道層165的溝道孔H和管道溝道孔PH。 參見圖2F，在將第四絕緣層175形成在包括溝道層165的襯底結(jié)構(gòu)之上后，形成經(jīng)由第四絕緣層175而與溝道層165電連接的第一接觸180A，經(jīng)由第四絕緣層175、第二絕緣層155和柵絕緣層140而與結(jié)區(qū)150電連接的第二接觸180B，以及經(jīng)由第四絕緣層175和第二絕緣層155而與外圍電路柵電極145B電連接的第三接觸180C。上述的本發(fā)明第二示例性實(shí)施例不同于第一示例性實(shí)施例的地方在于，在第一絕緣層130之上額外地形成覆蓋半導(dǎo)體襯底100的単元區(qū)C的保護(hù)層135。因此，可以保護(hù)位于最上部的控制柵電極125免于被破壞，因而可以獲得非易失性存儲(chǔ)器件的足夠的エ藝成品率和可靠性。盡管本發(fā)明第一和第二示例性實(shí)施例中描述的是包括管道連接?xùn)烹姌O的三維結(jié)構(gòu)的非易失性存儲(chǔ)器件，但是本發(fā)明的范圍和主g不局限于此。上述實(shí)施例是示例性的，本發(fā)明可以應(yīng)用于任何合理適用的結(jié)構(gòu)，例如具有沿著垂直于半導(dǎo)體襯底而突出的溝道層疊多個(gè)存儲(chǔ)器単元的三維結(jié)構(gòu)的非易失性存儲(chǔ)器件。根據(jù)本發(fā)明示例性實(shí)施例的非易失性存儲(chǔ)器件及其制造方法，由于避免了半導(dǎo)體襯底的単元區(qū)與外圍電路區(qū)之間的臺(tái)階高度，故可以簡(jiǎn)化工藝，并且，可以通過(guò)防止出現(xiàn)未開放的接觸以及保護(hù)接觸下方的結(jié)構(gòu)免受破壞，來(lái)獲得足夠的エ藝成品率和可靠性。雖然已經(jīng)結(jié)合具體的示例性實(shí)施例描述了本發(fā)明，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)明顯的是，在不脫離所附權(quán)利要求書所述限定的本發(fā)明的主g和范圍的情況下，可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種非易失性存儲(chǔ)器件，包括 半導(dǎo)體襯底，所述半導(dǎo)體襯底具有外圍電路區(qū)和単元區(qū)，其中，所述半導(dǎo)體襯底的単元區(qū)在高度上比所述半導(dǎo)體襯底的外圍電路區(qū)低； 控制柵結(jié)構(gòu)，所述控制柵結(jié)構(gòu)設(shè)置在所述半導(dǎo)體襯底的単元區(qū)之上，且包括與多個(gè)控制柵電極交替層疊的多個(gè)層間電介質(zhì)層； 第一絕緣層，所述第一絕緣層覆蓋所述半導(dǎo)體襯底的形成有所述控制柵結(jié)構(gòu)的単元區(qū)； 選擇柵電極，所述選擇柵電極設(shè)置在所述第一絕緣層之上；以及 外圍電路器件，所述外圍電路器件設(shè)置在所述半導(dǎo)體襯底的外圍電路區(qū)之上。
2.如權(quán)利要求I所述的非易失性存儲(chǔ)器件，還包括 保護(hù)層，所述保護(hù)層設(shè)置在所述第一絕緣層之上，且保護(hù)所述控制柵結(jié)構(gòu)。
3.如權(quán)利要求I所述的非易失性存儲(chǔ)器件，還包括 柵絕緣層，所述柵絕緣層設(shè)置在所述第一絕緣層和所述半導(dǎo)體襯底的外圍電路區(qū)之上。
4.如權(quán)利要求I所述的非易失性存儲(chǔ)器件，其中，所述第一絕緣區(qū)的上表面與所述半導(dǎo)體襯底的外圍電路區(qū)的上表面齊平。
5.如權(quán)利要求I所述的非易失性存儲(chǔ)器件，其中，所述外圍電路器件由與用于所述選擇柵電極的導(dǎo)電材料相同的材料形成。
6.如權(quán)利要求I所述的非易失性存儲(chǔ)器件，還包括 溝道，所述溝道穿通所述選擇柵電極和所述控制柵電極；以及 存儲(chǔ)器層，所述存儲(chǔ)器層設(shè)置在所述溝道與所述控制柵結(jié)構(gòu)之間。
7.如權(quán)利要求I所述的非易失性存儲(chǔ)器件，還包括 管道連接?xùn)烹姌O，所述管道連接?xùn)烹姌O設(shè)置在所述控制柵結(jié)構(gòu)之下； ー對(duì)溝道，所述ー對(duì)溝道穿通所述選擇柵電極和所述控制柵結(jié)構(gòu)； 管道溝道，所述管道溝道被設(shè)置為填充所述管道連接?xùn)烹姌O，并將所述溝道的下端彼此奉禹接；以及 存儲(chǔ)器層，所述存儲(chǔ)器層介于所述溝道與所述控制柵結(jié)構(gòu)之間，以及所述管道溝道與所述管道連接?xùn)烹姌O之間。
8.如權(quán)利要求I所述的非易失性存儲(chǔ)器件，還包括 絕緣層，所述絕緣層設(shè)置在所述選擇柵電極和所述外圍電路器件之上；以及 接觸，所述接觸經(jīng)由所述絕緣層與所述外圍電路器件相耦接。
9.一種制造非易失性存儲(chǔ)器件的方法，包括以下步驟 部分地去除半導(dǎo)體襯底的単元區(qū)，直到所述半導(dǎo)體襯底的単元區(qū)在高度上比所述半導(dǎo)體襯底的外圍電路區(qū)低為止； 形成控制柵結(jié)構(gòu)，所述控制柵結(jié)構(gòu)包括與多個(gè)控制柵電極交替層疊在所述半導(dǎo)體襯底的所述單元區(qū)之上的多個(gè)層間電介質(zhì)層； 形成第一絕緣層，以覆蓋設(shè)置有所述控制柵結(jié)構(gòu)的所述半導(dǎo)體襯底的単元區(qū)；以及在所述第一絕緣層之上形成選擇柵電極，在所述半導(dǎo)體襯底的外圍電路區(qū)之上形成外圍電路器件。
10.如權(quán)利要求9所述的方法，還包括以下步驟 在形成所述第一絕緣層之后，在所述第一絕緣層之上形成用于保護(hù)所述控制柵結(jié)構(gòu)的保護(hù)層。
11.如權(quán)利要求9所述的方法，還包括以下步驟 在形成所述第一絕緣層之后，在所述第一絕緣層和所述半導(dǎo)體襯底的外圍電路區(qū)之上形成柵絕緣層。
12.如權(quán)利要求9所述的方法，其中，所述第一絕緣層的上表面與所述半導(dǎo)體襯底的外圍電路區(qū)的上表面相平。
13.如權(quán)利要求9所述的方法，其中，所述外圍電路器件是外圍電路柵電極，形成所述選擇柵電極和所述外圍電路柵電極的步驟包括以下步驟 在所述第一絕緣層和所述半導(dǎo)體襯底的外圍電路區(qū)之上形成導(dǎo)電層；以及 通過(guò)將所述導(dǎo)電層圖案化來(lái)形成所述選擇柵電極和所述外圍電路柵電極。
14.如權(quán)利要求9所述的方法，還包括以下步驟 形成穿通所述選擇柵電極和所述控制柵結(jié)構(gòu)的溝道孔；以及 在所述溝道孔的內(nèi)壁上順序地形成存儲(chǔ)器層和溝道層。
15.如權(quán)利要求9所述的方法，還包括以下步驟 在形成所述控制柵結(jié)構(gòu)之前，在所述半導(dǎo)體襯底的単元區(qū)之上形成具有犧牲層圖案的管道連接?xùn)烹姌O； 在形成所述選擇柵電極和所述外圍電路器件之后，通過(guò)選擇性地刻蝕所述選擇柵電極和所述控制柵結(jié)構(gòu)來(lái)形成暴露所述犧牲層的ー對(duì)溝道孔； 通過(guò)去除所述犧牲層圖案來(lái)形成將所述溝道孔彼此耦接的管道溝道孔；以及 在所述溝道孔和所述管道溝道孔的內(nèi)壁上順序地形成存儲(chǔ)器層和溝道層。
16.如權(quán)利要求9所述的方法，還包括以下步驟 在所述選擇柵電極和所述外圍電路器件之上形成絕緣層；以及 形成經(jīng)由所述第一絕緣層而與所述外圍電路器件相耦接的接觸。
17.一種非易失性存儲(chǔ)器件，包括 半導(dǎo)體襯底，所述半導(dǎo)體襯底具有外圍電路區(qū)和単元區(qū)，其中，所述半導(dǎo)體襯底在所述單元區(qū)的高度比在所述外圍電路區(qū)的高度低； 多個(gè)存儲(chǔ)器単元，所述多個(gè)存儲(chǔ)器単元垂直地層疊在所述半導(dǎo)體襯底的単元區(qū)之上，其中，每個(gè)存儲(chǔ)器單元包括形成在層間電介質(zhì)層之上的控制柵電極層； 附加層，所述附加層形成在所述多個(gè)存儲(chǔ)器単元和所述單元區(qū)之上； 選擇柵電極，所述選擇柵電極形成在所述附加層和所述單元區(qū)之上； 結(jié)區(qū)，所述結(jié)區(qū)形成在所述半導(dǎo)體襯底的外圍電路區(qū)中；以及柵電極，所述柵電極形成在所述外圍電路區(qū)之上并在所述結(jié)區(qū)之間，以作為晶體管的控制柵而操作， 其中，所述附加層的上表面與所述結(jié)區(qū)的上表面齊平。
18.如權(quán)利要求17所述的非易失性存儲(chǔ)器件，其中，所述多個(gè)存儲(chǔ)器単元形成在設(shè)置于所述単元區(qū)之上的控制柵結(jié)構(gòu)中；以及所述控制柵結(jié)構(gòu)包括穿通所述存儲(chǔ)器単元的控制柵電極層和層間電介質(zhì)層的ー對(duì)溝道孔，還包括將所述溝道孔的下端彼此耦接的管道溝道。
19.如權(quán)利要求18所述的非易失性存儲(chǔ)器件，其中，所述控制柵結(jié)構(gòu)具有介于所述溝道與所述控制柵結(jié)構(gòu)之間的存儲(chǔ)器層，而所述存儲(chǔ)器層包括順序地覆蓋的氧化物層、氮化物層和另ー個(gè)氧化物層。
20.如權(quán)利要求17所述的非易失性存儲(chǔ)器件，其中，所述附加層由氮化物層形成。
全文摘要
本發(fā)明公開了一種非易失性存儲(chǔ)器件，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底具有外圍電路區(qū)和單元區(qū)，其中，半導(dǎo)體襯底的單元區(qū)在高度上比半導(dǎo)體襯底的外圍電路區(qū)低；控制柵結(jié)構(gòu)，所述控制柵結(jié)構(gòu)設(shè)置在半導(dǎo)體襯底的單元區(qū)之上，且包括與多個(gè)控制柵電極交替層疊的多個(gè)層間電介質(zhì)層；第一絕緣層，所述第一絕緣層覆蓋形成有控制柵結(jié)構(gòu)的半導(dǎo)體襯底的單元區(qū)；選擇柵電極，所述選擇柵電極設(shè)置在第一絕緣層之上；以及外圍電路器件，所述外圍電路器件設(shè)置在半導(dǎo)體襯底的外圍電路區(qū)之上。
文檔編號(hào)H01L21/8247GK102800676SQ20111027951
公開日2012年11月28日 申請(qǐng)日期2011年9月20日 優(yōu)先權(quán)日2011年5月26日
發(fā)明者樸丙洙 申請(qǐng)人:海力士半導(dǎo)體有限公司