專利名稱：一種大容量多值阻變存儲器的制作方法
技術領域：
本發(fā)明涉及一種能夠提高阻變存儲器存儲容量的方法，尤其涉及一種大容量多值阻變存儲器。
背景技術：
存儲器是半導體產(chǎn)業(yè)發(fā)展的一項重要成果，它在當今以信息化為標志的社會中起到不可替代的作用，在移動電話、個人電腦、音樂播放器、各種手持設備和車載裝備中，存儲器幾乎遍布了各個角落。隨著半導體產(chǎn)業(yè)的發(fā)展，人們對于存儲器存儲容量的要求越來越高，從傳統(tǒng)的磁阻硬盤存儲器到flash存儲器，現(xiàn)有產(chǎn)品已經(jīng)難以滿足人們對于存儲容量的需求，由此促使了一些新型存儲器的誕生，阻變存儲器(RRAM或者ReRAM)就是其中的典型代表。阻變存儲器最典型的結構是MIM(金屬——介質層——金屬)結構，在外加電壓的控制下可以實現(xiàn)器件在高阻態(tài)和低阻態(tài)之間自由的轉換。然而典型的阻變存儲器單個器件只能進行二值存儲，這極大地限制了阻變存儲器進一步增加存儲容量的潛力，因此增加單個器件存儲容量即實現(xiàn)多值存儲成為不容忽視的課題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可增加阻變存儲器存儲容量的結構，具體實現(xiàn)方法如下一種大容量多值阻變存儲器，包括上電極和下電極，在上、下電極之間插入多個缺陷層和阻變材料層的組合，如圖1，其中上電極和下電極為金屬薄膜(例如，W、Al、Pt、TiN 等)，與上、下電極接觸的是阻變材料層(例如Ta2O5，TiO2, HfO2等薄膜)，阻變材料層之間是缺陷層(例如Ti，Au, Ag等金屬薄膜)。本發(fā)明還提供了上述多值阻變存儲器的制備方法，以上電極和下電極之間設有兩個阻變材料層和一個缺陷層的存儲單元為例，其制備包括以下步驟1)在一基片(一般為Si基片，也可以是玻璃基片等)上淀積金屬層，厚度在150nm 和500nm之間，并光刻形成下電極圖形；2)淀積阻變材料薄膜，厚度在IOnm至80nm之間；3)淀積缺陷層，厚度在2nm至50nm之間；4)再淀積阻變材料薄膜，厚度在IOnm至80nm之間；5)再次淀積缺陷層，厚度在2nm至50nm之間；6)淀積阻變材料薄膜，厚度在IOnm至80nm之間；7)淀積上電極金屬，厚度在150nm和500nm之間，并光刻形成上電極圖形。存儲器的工作原理如下整個存儲單元在初始狀態(tài)是不導通的，即高阻態(tài)，阻值記為RO。給上電極施加合適的偏壓，會使阻變材料層中出現(xiàn)氧空位，并由上電極向下電極方向堆積，即形成一條逐漸生長的導電細絲。當這條導電細絲接觸到第一層缺陷層的時候，位于上電極和第一層缺陷層之間得阻變材料層變成低阻狀態(tài)，整個存儲單元的阻抗也會相應減小，此時的阻值記作R1。 繼續(xù)加偏壓，導電細絲繼續(xù)生長，當其接觸到第二層缺陷層的時候，位于上電極和第二層缺陷層之間的組變材料層變成低阻狀態(tài)，整個存儲單元的阻抗繼續(xù)減小，此時的阻值記為R2。 同樣的，繼續(xù)加偏壓，導電細絲生長至下電極，整個結構中的阻變材料層全部導通，阻抗達到最小，此時的阻值記為R3。這樣，此存儲單元就可以存儲4個值(R0、R1、R2、R3)。如果在中間阻變材料層中插入一層或二層以上缺陷層，其原理同上。對于本身就有多值存儲性能的阻變存儲單元來說，如果采用本結構，可以在原先的基礎上存儲更多數(shù)據(jù)。


圖1.本發(fā)明阻變存儲器的結構示意圖；圖2.本發(fā)明具體實施例的工藝流程圖。圖中1-上電極；2-阻變材料層；3-缺陷層；4-下電極；5-基片
具體實施例方式下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細描述阻變存儲器的制備過程如下1)基片通常選擇為Si片。以W作為底層電極，該底層電極采用物理氣相淀積 (PVD)方法或其它IC工藝中的成膜方法形成，厚度為200nm，并采用光刻技術使底層電極圖形化，如圖2(a)所示；2)濺射Ta2O5,如圖2 (b)所示，薄膜厚度IOnm ；3)光刻，制備Ti薄膜，采用物理氣相淀積(PVD)方法或其它IC工藝中的成膜方法形成，厚度為lOnm。剝離，在存儲單元區(qū)域留下Ti缺陷層，如圖2(c)；4)濺射Tii2O5，如圖所示，薄膜厚度lOnm，如圖2 (d)；5)光刻，制備Ti薄膜，采用物理氣相淀積(PVD)方法或其它IC工藝中的成膜方法形成，厚度為lOnm。剝離，在存儲單元區(qū)域留下Ti缺陷層，如圖2(e)；6)濺射Ta2O5,如圖所示，薄膜厚度IOnm,如圖2 (f)；7)通過光刻，RIE刻蝕(反應離子刻蝕)定義底層電極引出通孔，如圖2(g)所示；8)光刻，制備上電極，采用物理氣相淀積(PVD)方法或其它IC工藝中的成膜方法形成TiN薄膜，厚度在150nm和500nm之間，剝離定義上電極圖形，同時將下電極弓丨出，如圖 2(h)所示。最后應說明的是以上實施例僅用以說明本發(fā)明的技術方案而非對其進行限制， 盡管參照較佳實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解其依然可以對本發(fā)明的技術方案進行修改或者等同替換，而這些修改或者等同替換亦不能使修改后的技術方案脫離本發(fā)明技術方案的精神和范圍。
權利要求
1.一種大容量多值阻變存儲器，包括上電極和下電極，其特征在于，在上、下電極之間插入多個阻變材料層和缺陷層組合，其中，與上、下電極相接觸的是阻變材料層，在阻變材料層之間是缺陷層。
2.如權利要求1所述的大容量多值阻變存儲器，其特征在于，上電極和下電極為W、A1、 Pt或TiN金屬薄膜，厚度在150nm至500nm之間。
3.如權利要求1所述的大容量多值阻變存儲器，其特征在于，阻變材料層為Ta205、TiA 或HfO2薄膜，厚度在IOnm至80nm之間。
4.如權利要求1所述的大容量多值阻變存儲器，其特征在于，缺陷層為Ti、Au或Ag金屬薄膜，厚度在2nm至50nm之間。
全文摘要
本發(fā)明公開了一種大容量多值阻變存儲器，屬于阻變存儲器制備技術領域。該阻變存儲器包括上電極和下電極，在上、下電極之間插入多個阻變材料層和缺陷層組合，其中，與上、下電極接觸的是阻變材料層(例如Ta2O5，TiO2，HfO2等薄膜)，阻變材料層之間是缺陷層(例如Ti，Au，Ag等金屬薄膜)。本發(fā)明可增加阻變存儲器存儲容量。
文檔編號H01L45/00GK102306705SQ201110274869
公開日2012年1月4日 申請日期2011年9月16日 優(yōu)先權日2011年9月16日
發(fā)明者唐昱, 張麗杰, 楊庚雨, 潘越, 蔡一茂, 譚勝虎, 黃如, 黃英龍 申請人:北京大學