專利名稱：陣列封裝及其排列結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種陣列封裝，特別涉及一種陣列封裝及其排列結(jié)構(gòu)。
背景技術(shù)：
目前電子產(chǎn)品除了重視質(zhì)量及功能性，大多以小型化、輕量化為發(fā)展趨勢，因此半導(dǎo)體制程也逐漸發(fā)展出高密度封裝技術(shù)，如球柵陣列封裝(Ball Grid Array，BGA)，其將IC芯片的接腳(Pin)以錫球或柱狀合金替代，進(jìn)而提高接腳數(shù)量。傳統(tǒng)的球柵陣列封裝以矩陣狀分布于封裝主體的底面，請(qǐng)參考圖1，該圖為傳統(tǒng)球柵陣列封裝的排列結(jié)構(gòu)。如圖I所示，封裝主體I的底部表面11焊接了多個(gè)導(dǎo)電體13，具體來說，導(dǎo)電體13可為錫球或柱狀合金。導(dǎo)電體13的排列結(jié)構(gòu)可以呈矩陣狀，如4X5矩陣，或如圖I所示，間隔地穿插排列來減少導(dǎo)電體13的數(shù)量，例如將原本需要20顆導(dǎo)電體 13的設(shè)計(jì)縮減成18顆，由此減少芯片面積。盡管如此，由于各導(dǎo)電體13之間需要拉線出去，故兩兩導(dǎo)電體13之間的距離Lll需保留走線的寬度，因此芯片的面積會(huì)受限于導(dǎo)電體的大小和所需預(yù)留走線的空間，而使得縮小的程度有限。因此，亟需提出一種新穎的陣列封裝及其排列結(jié)構(gòu)，使能有效地縮小芯片面積，進(jìn)而達(dá)到裝置微型化的目的。

發(fā)明內(nèi)容
鑒于上述,本發(fā)明實(shí)施例的目的之一在于提出一種陣列封裝及其排列結(jié)構(gòu)，其將對(duì)外互連的導(dǎo)電體以群組式的布設(shè)，并只在不同群組之間預(yù)留走線的空間，進(jìn)而縮減封裝主體的面積。本發(fā)明揭示一種陣列封裝，其包含封裝主體以及多個(gè)導(dǎo)電體。所述導(dǎo)電體焊接于封裝主體的一表面，其中這些導(dǎo)電體呈群組式地布設(shè)于封裝主體的表面上，使得每一導(dǎo)電體可在不同群組的導(dǎo)電體之間拉出至少一個(gè)線路。其中，不同群組的導(dǎo)電體之間的距離大于同一群組的導(dǎo)電體之間的距離。本發(fā)明又揭示一種陣列封裝的排列結(jié)構(gòu)，其適用于封裝主體。所述排列結(jié)構(gòu)包含多個(gè)導(dǎo)電體，其焊接于封裝主體的一表面，其中這些導(dǎo)電體呈群組式地布設(shè)于封裝主體的表面上，使得每一導(dǎo)電體可在不同群組的導(dǎo)電體之間拉出至少一個(gè)線路。其中，不同群組的導(dǎo)電體之間的距離大于同一群組的導(dǎo)電體之間的距離。


圖I為傳統(tǒng)球柵陣列封裝的排列結(jié)構(gòu)。圖2A為本發(fā)明一實(shí)施例的柵陣列封裝的排列結(jié)構(gòu)的示意圖。圖2B為本發(fā)明另一實(shí)施例的柵陣列封裝的排列結(jié)構(gòu)的示意圖。主要元件符號(hào)說明現(xiàn)有技術(shù)封裝主體I表面 11導(dǎo)電體13本發(fā)明封裝主體2底面21導(dǎo)電體23 第一長度L21第一長度L2具體實(shí)施例方式首先，請(qǐng)參考圖2A，為本發(fā)明一實(shí)施例的柵陣列封裝的排列結(jié)構(gòu)的示意圖。如圖2A所示，柵陣列封裝的排列結(jié)構(gòu)設(shè)計(jì)適用于封裝主體2，具體來說，對(duì)封裝主體2的器件內(nèi)部進(jìn)行I/O互聯(lián)，以提高接腳(pin)數(shù)量和電路板面積比。所述封裝主體2包含所有適用于封裝制程的半導(dǎo)體芯片及其構(gòu)件，如基板、印刷電路板(Printed Circuit Board, PCB)或印刷線路板(Printed wire board, PffB)等，但不限于上述元件。柵陣列封裝的排列結(jié)構(gòu)包含多個(gè)導(dǎo)電體23，其焊接于封裝主體2的一表面，如底面21,用來與外部兀件互聯(lián)。具體來說，導(dǎo)電體包含金屬凸塊(metal bump)或金屬球(metal ball)。本發(fā)明的主要特征在于將部分的導(dǎo)電體23群組起來布設(shè)于封裝主體2的底面21上，從圖2A中可看出，成群組的導(dǎo)電體23分布于底面21的四個(gè)角落處，每一群組中有三個(gè)導(dǎo)電體23，進(jìn)而形成正三角形。抑或，成群組的導(dǎo)電體23分布于底面21的中心處，每一群組中有四個(gè)導(dǎo)電體23，進(jìn)而形成菱形。另外，也有一些獨(dú)立的導(dǎo)電體23分布在底面21上。在本發(fā)明的實(shí)施上，每一導(dǎo)電體23必須要能拉出至少一線路出去與外界互連，且每條線路會(huì)經(jīng)由不同群組的導(dǎo)電體23之間布線。因此本發(fā)明特別設(shè)計(jì)同一群組中的導(dǎo)電體23兩兩之間的距離(第一長度L21)僅需保留兩導(dǎo)電體23不會(huì)互相融合連接的最小距離；而不同群組的導(dǎo)電體23之間的距離(第二長度L22)需保留走線的寬度，因此會(huì)比第一長度L21大。具體來說，第二長度L22為第一長度L21加上線路的寬度(包含實(shí)質(zhì)上大于或等于第一長度L21加上線路的寬度)；而第一長度L21為一毫米(Imm)，當(dāng)然，隨著制程技術(shù)的進(jìn)步，第一長度L21及線路的寬度會(huì)愈做愈小，不以本實(shí)施例為限。除了圖2A的結(jié)構(gòu)形式，亦可作些微修改，請(qǐng)參考圖2B，為本發(fā)明另一實(shí)施例的柵陣列封裝的排列結(jié)構(gòu)的示意圖。與圖2A的差別在于，導(dǎo)電體23也可以兩個(gè)為一群組，分布于底面21的中心處、四個(gè)角落處或任一地方。如此一來，在相同數(shù)量的導(dǎo)電體23下，成群組的導(dǎo)電體23之間就節(jié)省了走線的寬度，因此可縮短封裝主體2的底面21的寬度，而其它不成群組且獨(dú)立分布的導(dǎo)電體23也可適當(dāng)?shù)厣舷乱苿?dòng)，達(dá)到縮短封裝主體2的底面21的高度的目的，進(jìn)而有效縮小整個(gè)底面21的面積。通過以上實(shí)例詳述，當(dāng)可知悉本發(fā)明的陣列封裝及其排列結(jié)構(gòu)，是將對(duì)外互連的導(dǎo)電體適當(dāng)?shù)厝航M起來，線路只會(huì)經(jīng)過不同群組之間，并不會(huì)在同一個(gè)群組中布設(shè)線路，因此當(dāng)群組數(shù)量愈多，就愈可省掉原本應(yīng)預(yù)留走線的寬度，如此的設(shè)計(jì)可達(dá)到下列優(yōu)點(diǎn)I、由于省掉了走線的空間，因此可大幅縮小IC芯片的面積，進(jìn)而達(dá)到微型化的效果。2、節(jié)省的空間可布設(shè)更復(fù)雜的走線或作為其它利用。3、由于為了微型化，導(dǎo)電體都會(huì)盡量做愈小愈好，因此增加了焊接的困難度，也增加了導(dǎo)電體脫落的機(jī)率。若能通過本發(fā)明提出的方法節(jié)省部分空間，就可焊接較大的導(dǎo)電體，進(jìn)而提聞焊點(diǎn)的可罪性。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并非用以限定本發(fā)明的保護(hù)范圍；凡其它未脫離發(fā)明所揭示的精神下所完成的等效改變或修改，均應(yīng)包含在下述權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種陣列封裝的排列結(jié)構(gòu)，適用于封裝主體，包含 多個(gè)導(dǎo)電體，焊接于所述封裝主體的一表面，其中這些導(dǎo)電體呈群組式地布設(shè)于所述表面上,使得這些導(dǎo)電體中的每一個(gè)可在不同群組的這些導(dǎo)電體之間拉出至少一個(gè)線路； 其中，不同群組的這些導(dǎo)電體之間的距離大于同一群組的這些導(dǎo)電體之間的距離。
2.如權(quán)利要求I所述的陣列封裝的排列結(jié)構(gòu)，其中所述表面為所述封裝主體的底面。
3.如權(quán)利要求I所述的陣列封裝的排列結(jié)構(gòu)，其中同一群組中的這些導(dǎo)電體兩兩之間的距離為第一長度，而不同群組的這些導(dǎo)電體之間的距離為第二長度，所述第二長度實(shí)質(zhì)上大于或等于所述第一長度加上所述線路的寬度。
4.如權(quán)利要求3所述的陣列封裝的排列結(jié)構(gòu)，其中群組的這些導(dǎo)電體分布于所述表面的角落。
5.如權(quán)利要求3所述的陣列封裝的排列結(jié)構(gòu)，其中群組的這些導(dǎo)電體分布于所述表面的中心。
6.如權(quán)利要求4所述的陣列封裝的排列結(jié)構(gòu)，其中這些導(dǎo)電體以三個(gè)為群組，進(jìn)而形成正三角形。
7.如權(quán)利要求5所述的陣列封裝的排列結(jié)構(gòu)，其中這些導(dǎo)電體以四個(gè)為群組，進(jìn)而形成菱形。
8.如權(quán)利要求I所述的陣列封裝的排列結(jié)構(gòu)，其中這些導(dǎo)電體包含金屬凸塊(metalbump)或金屬球(metal ball)。
9.如權(quán)利要求I所述的陣列封裝的排列結(jié)構(gòu)，其中所述封裝主體包含印刷電路板(Printed Circuit Board, PCB)或印刷線路板(Printed wire board, PffB)。
10.如權(quán)利要求3所述的陣列封裝的排列結(jié)構(gòu)，其中所述第一長度為一毫米(1mm)。
11.一種陣列封裝,包含 封裝主體；以及 多個(gè)導(dǎo)電體，焊接于所述封裝主體的一表面，其中這些導(dǎo)電體呈群組式地布設(shè)于所述表面上,使得這些導(dǎo)電體中的每一個(gè)可在不同群組的這些導(dǎo)電體之間拉出至少一個(gè)線路； 其中，不同群組的這些導(dǎo)電體之間的距離大于同一群組的這些導(dǎo)電體之間的距離。
12.如權(quán)利要求11所述的陣列封裝，其中所述表面為所述封裝主體的底面。
13.如權(quán)利要求11所述的陣列封裝，其中同一群組中的這些導(dǎo)電體兩兩之間的距離為第一長度，而不同群組的這些導(dǎo)電體之間的距離為第二長度，所述第二長度實(shí)質(zhì)上大于或等于所述第一長度加上所述線路的寬度。
14.如權(quán)利要求13所述的陣列封裝，其中群組的這些導(dǎo)電體分布于所述表面的角落。
15.如權(quán)利要求13所述的陣列封裝，其中群組的這些導(dǎo)電體分布于所述表面的中心。
16.如權(quán)利要求14所述的陣列封裝，其中這些導(dǎo)電體以三個(gè)為群組，進(jìn)而形成正三角形。
17.如權(quán)利要求15所述的陣列封裝，其中這些導(dǎo)電體以四個(gè)為群組，進(jìn)而形成菱形。
18.如權(quán)利要求11所述的陣列封裝，其中這些導(dǎo)電體包含金屬凸塊(metalbump)或金屬球(metal ball)。
19.如權(quán)利要求11所述的陣列封裝，其中所述封裝主體包含印刷電路板(PrintedCircuit Board, PCB)或印刷線路板(Printed wire board, PffB) o
20.如權(quán)利要求13所述的陣列封裝，其中所述第一長度為一毫米(1mm)。
全文摘要
本發(fā)明公開了一種陣列封裝的排列結(jié)構(gòu)，適用于封裝主體。所述排列結(jié)構(gòu)包含多個(gè)導(dǎo)電體，焊接于封裝主體的一表面，其中這些導(dǎo)電體呈群組式地布設(shè)于表面上，使得每一導(dǎo)電體可在不同群組的導(dǎo)電體之間拉出至少一個(gè)線路；其中，不同群組的導(dǎo)電體之間的距離大于同一群組的導(dǎo)電體之間的距離。
文檔編號(hào)H01L23/498GK102751252SQ20111010393
公開日2012年10月24日 申請(qǐng)日期2011年4月21日 優(yōu)先權(quán)日2011年4月21日
發(fā)明者劉智民, 周益成 申請(qǐng)人:英屬開曼群島商恒景科技股份有限公司