專利名稱：半導體裝置、發(fā)光裝置和電子設備的制作方法
技術領域：
本發(fā)明涉及半導體裝置、發(fā)光裝置和電子設備，特別是涉及在絕緣性的基板上具備具有反交錯(inverted-Stagger)構造的薄膜晶體管的半導體裝置、應用了該半導體裝置的發(fā)光裝置、以及安裝了該發(fā)光裝置的電子設備。
背景技術：
近年來，以便攜式電話、數碼相機/攝像機等便攜式設備為代表，作為電視、個人計算機等電子設備的顯示器、監(jiān)視器，多是使用液晶顯示裝置、有機電致發(fā)光(EL)顯示器、 等離子體顯示器等薄型顯示器。在這樣的薄型顯示器中，一般應用有源矩陣驅動方式，作為其顯示面板、驅動驅動器，一般是使用在玻璃等絕緣性的基板上具備將硅薄膜用作溝道層的薄膜晶體管元件的面板構造。作為設置在絕緣性的基板上的薄膜晶體管，公知有各種元件構造。在例如日本公開10-289910等中，記載了如下這樣的具有溝道截斷環(huán)(channel stopper)型的反交錯構造(或底柵極構造)的薄膜晶體管在半導體層的下層側配置有柵電極，并設置成溝道保護層覆蓋在半導體層的成為溝道層的區(qū)域上，源電極、漏電極設置在半導體層上，并且源電極、漏電極的一部分與溝道保護層重疊。此外，在例如日本公開2001-264818等中記載了 在這樣的具有反交錯構造(或底柵極構造)的薄膜晶體管中，在半導體層上對源電極、漏電極進行構圖形成時，會產生源電極、漏電極相對于溝道保護層的對準偏移。在上述這樣的具有反交錯構造的薄膜晶體管中，當產生源電極、漏電極相對于溝道保護層的對準偏移時，會在薄膜晶體管的導通電流中產生偏差。因此，在將這樣的薄膜晶體管用作上述的薄型顯示器的顯示面板、驅動驅動器的開關元件、驅動元件的情況下，會因對準偏移而招致顯示畫質的惡化、產品成品率的降低。更具體地說，在具有電流驅動型的發(fā)光元件(例如有機EL元件)和用于使該發(fā)光元件發(fā)光驅動的驅動元件的像素中，在作為驅動元件而應用薄膜晶體管的情況下，當因上述的對準偏移而在供給到發(fā)光元件的發(fā)光驅動電流的電流值中產生偏差時，無法使像素以所希望的亮度灰度進行發(fā)光動作。由此，在具備將例如多個像素(發(fā)光元件)進行了二維排列的顯示面板的顯示器中，無法使畫面整體以均勻的亮度發(fā)光，會招致顯示畫質的惡化、 產品成品率的降低。

發(fā)明內容
本發(fā)明具有如下優(yōu)點能夠提供一種能抑制因源電極、漏電極的對準偏移而引起的薄膜晶體管的導通電流的偏差的半導體裝置、能使用其且具有良好的顯示畫質并且使產品的成品率提高的發(fā)光裝置、以及安裝了該發(fā)光裝置的電子設備。為了獲得上述優(yōu)點的本發(fā)明的半導體裝置具備基板；第一晶體管，設置在上述基板的上表面，并具有第一源電極、第一漏電極以及第一柵電極；第二晶體管，設置在上述基板的上表面，并具有第二源電極、第二漏電極以及第二柵電極；源極連接布線，電連接上述第一源電極和上述第二源電極；漏極連接布線，電連接上述第一漏電極和上述第二漏電極；以及柵極連接布線，電連接上述第一柵電極和上述第二柵電極，上述第一源電極和上述第一漏電極沿第一方向配置，上述第二源電極和上述第二漏電極沿上述第一方向且按與上述第一源電極和上述第一漏電極相反的順序配置，上述源極連接布線和上述漏極連接布線設置在除了與上述第一柵電極、上述第二柵電極以及上述柵極連接布線重疊的區(qū)域之外的區(qū)域。為了獲得上述優(yōu)點的本發(fā)明的發(fā)光裝置是一種具有在基板上排列的多個像素的發(fā)光裝置，其中，上述各像素具有發(fā)光元件和連接于該發(fā)光元件并驅動該發(fā)光元件的驅動元件，上述驅動元件具備設置在上述基板的上表面并具有第一源電極、第一漏電極以及第一柵電極的第一晶體管；設置在上述基板的上表面并具有第二源電極、第二漏電極以及第二柵電極的第二晶體管；電連接上述第一源電極和上述第二源電極的源極連接布線；電連接上述第一漏電極和上述第二漏電極的漏極連接布線；以及電連接上述第一柵電極和上述第二柵電極的柵極連接布線，上述第一源電極和上述第一漏電極沿第一方向配置，上述第二源電極和上述第二漏電極沿上述第一方向且按與上述第一源電極和上述第一漏電極相反的順序配置，上述源極連接布線和上述漏極連接布線設置在除了與上述第一柵電極、上述第二柵電極以及上述柵極連接布線重疊的區(qū)域之外的區(qū)域。為了獲得上述優(yōu)點的本發(fā)明的電子設備具備電子設備主體部；以及發(fā)光裝置， 被從電子設備主體部供給圖像數據，根據該圖像數據而被驅動，上述發(fā)光裝置具有基板和排列在上述基板的上表面的多個像素，上述各像素具有發(fā)光元件和驅動該發(fā)光元件的驅動元件，上述驅動元件具備設置在基板上并具有第一源電極、第一漏電極以及第一柵電極的第一晶體管；設置在基板上并具有第二源電極、第二漏電極以及第二柵電極的第二晶體管； 電連接上述第一源電極和上述第二源電極的源極連接布線；電連接上述第一漏電極和上述第二漏電極的漏極連接布線；以及電連接上述第一柵電極和上述第二柵電極的柵極連接布線，上述第一源電極和上述第一漏電極沿第一方向配置，上述第二源電極和上述第二漏電極沿上述第一方向且按與上述第一源電極和上述第一漏電極相反的順序配置，上述源極連接布線和上述漏極連接布線設置在除了與上述第一柵電極、上述第二柵電極以及上述柵極連接布線重疊的區(qū)域之外的區(qū)域。


圖IA是本構成例的半導體裝置的概略俯視圖。圖IB是本構成例的半導體裝置的概略剖視圖。圖IC是本構成例的半導體裝置的概略剖視圖。圖2A是表示在本構成例的半導體裝置中所應用的晶體管的等效電路的圖。圖2B是表示在本構成例的半導體裝置中所應用的晶體管的等效電路的圖。圖3是表示本發(fā)明的半導體裝置的基本構造的其他例子的概略結構圖。圖4A是針對本發(fā)明的半導體裝置的比較例的半導體裝置的概略俯視圖。圖4B是針對本發(fā)明的半導體裝置的比較例的半導體裝置的概略剖視圖。
圖5A是比較例的薄膜晶體管的概略俯視圖。圖5B是比較例的薄膜晶體管的概略俯視圖。圖5C是比較例的薄膜晶體管的概略俯視圖。圖5D是表示比較例的薄膜晶體管的元件特性的變化的圖。圖6A是源電極和漏電極相對于溝道保護層在負方向上偏移的情況下的薄膜晶體管的概略俯視圖。圖6B是未產生源電極和漏電極的對準偏移的情況下的薄膜晶體管的概略俯視圖。圖6C是源電極和漏電極相對于溝道保護層在正方向上偏移的情況下的薄膜晶體管的概略俯視圖。圖6D是表示薄膜晶體管中的源電極和漏電極的對準偏移量、與漏極-源極間電流的電流值及其偏差的關系的圖。圖7A是本發(fā)明構成例的晶體管的概略俯視圖(其1)。圖7B是表示本發(fā)明構成例的晶體管中的源電極、漏電極的對準偏移量與漏極-源極間電流的電流值的關系的圖(其1)。圖8A是本發(fā)明構成例的晶體管的概略俯視圖(其2)。圖8B是表示本發(fā)明構成例的晶體管中的源電極、漏電極的對準偏移量與漏極電流的電流值的關系的圖(其2)。圖9A是本發(fā)明構成例的晶體管的概略俯視圖(其3)。圖9B是表示本發(fā)明構成例的晶體管中的源電極、漏電極的對準偏移量與漏極-源極間電流的電流值的關系的圖(其3)。圖IOA是表示本發(fā)明構成例和比較例中的漏極-源極間電流相對于源電極、漏電極的對準偏移量的比較結果的圖。圖IOB是表示本發(fā)明構成例和比較例中的漏極-源極間電流相對于源電極、漏電極的對準偏移量的比較結果的圖。圖IlA是表示應用了本發(fā)明的半導體裝置的顯示裝置的第一實施方式的概略框圖。圖IlB是表示應用了本發(fā)明的半導體裝置的顯示裝置的像素的第一實施方式的等效電路圖。圖12是表示第一實施方式的顯示裝置中所應用的像素的一個例子的平面布局圖。圖13A是第一實施方式的顯示裝置中所應用的像素的主要部位剖視圖。圖13B是第一實施方式的顯示裝置中所應用的像素的主要部位剖視圖。圖13C是第一實施方式的顯示裝置中所應用的像素的主要部位剖視圖。圖14A是表示應用了本發(fā)明的半導體裝置的顯示裝置的第二實施方式的概略框圖。圖14B是表示應用了本發(fā)明的半導體裝置的顯示裝置的像素的第二實施方式的等效電路圖。圖15A是表示應用了本發(fā)明的發(fā)光裝置的數碼相機/攝像機的構成例的立體圖。
圖15B是表示應用了本發(fā)明的發(fā)光裝置的數碼相機/攝像機的構成例的立體圖。圖16是表示應用了本發(fā)明的發(fā)光裝置的薄型電視的構成例的立體圖。圖17是表示應用了本發(fā)明的發(fā)光裝置的個人計算機的構成例的立體圖。圖18是表示應用了本發(fā)明的發(fā)光裝置的便攜式電話的構成例的圖。
具體實施例方式下面，針對本發(fā)明的半導體裝置和發(fā)光裝置以及電子設備，示出實施方式來詳細地進行說明。<半導體裝置>首先，針對本發(fā)明的半導體裝置的基本構造，參照附圖進行說明。圖1A、B、C是表示本發(fā)明的半導體裝置的基本構造的一個例子(以下記述為“構成例”)的概略結構圖。圖IA是本構成例的半導體裝置的概略俯視圖。在此，在圖IA所示的俯視圖中，為了說明的方便，將附圖左右方向記作χ方向，將附圖上下方向記作y方向(以下相同)。圖IB表示具有圖IA所示的平面布局的半導體裝置中的沿IA-IA線(本說明書中作為與圖IA中所示的羅馬數字“1”對應的記號，為了方便使用“I”。)的剖面。圖IC表示具有圖IA所示的平面布局的半導體裝置中的沿IB-IB線的剖面。另外，在圖1A、B、C中，將半導體裝置中所應用的晶體管的電極示于中心，省略與外部的連接布線、布線層間的絕緣膜等。圖2A、B是表示本構成例的半導體裝置中所應用的晶體管的等效電路的圖。圖3是表示本發(fā)明的半導體裝置的基本構造的其他例子的概略結構圖。如圖1A、B、C所示，本構成例的半導體裝置中所應用的晶體管TFT，在絕緣性的基板11上的特定方向(圖IA中作為附圖上下方向的y方向)上鄰接設置的晶體管形成區(qū)域 Rta, Rtb的各個區(qū)域中，具有溝道截斷環(huán)型的反交錯構造的薄膜晶體管(第一晶體管)TrA 和薄膜晶體管(第二晶體管)TrB鄰接設置。此外，具有單一導體層，其在絕緣性的基板11上的上述特定方向上延伸設置，并跨晶體管形成區(qū)域Rta和Rtb地設置以形成兩晶體管的柵電極Trg。薄膜晶體管TrA、TrB 具有通過由該單一導體層構成的柵電極Trg來連接相互的柵電極Trgl、Trg2的元件構造。在此，設由單一導體層構成的柵電極Trg的、晶體管形成區(qū)域Rta與Rtb之間的區(qū)域為柵極連接布線LNg。即，薄膜晶體管TrA和TrB經由連接布線LNg使柵電極相互連接。也就是說，柵電極Trg具有薄膜晶體管TrA的第一柵電極Trgl、薄膜晶體管TrB的第二柵電極Trg2、以及柵極連接布線Lng。薄膜晶體管TrA的第一柵電極Trgl配置于晶體管形成區(qū)域Rta內，薄膜晶體管 TrB的第二柵電極Trg2配置于晶體管形成區(qū)域Rtb內，柵極連接布線LNg配置于晶體管形成區(qū)域Rta與Rtb之間。第一柵電極Trgl、第二柵電極Trg2和柵極連接布線LNg不間斷地連結起來。第一柵電極Trgl、第二柵電極Trg2和柵極連接布線LNg —體形成。將第一柵電極 iTrgl、第二柵電極和柵極連接布線LNg —體化的是柵電極Trg。
8
薄膜晶體管TrA如圖1A、B所示，具有柵電極(第一柵電極)Trgl、柵極絕緣膜12、 半導體層SMC、溝道保護層BLa、雜質層OHM、源電極(第一源電極)Tras、以及漏電極(第一漏電極)Trad。源電極Tras和漏電極Trad分別是在半導體層SMC上的雜質層OHM上設置的電極。薄膜晶體管TrB也是由與薄膜晶體管TrA相同的剖面構造構成，具有柵電極(第二柵電極)Trg2、柵極絕緣膜12、半導體層SMC、溝道保護層BLb、雜質層OHM、源電極(第二源電極)Trbs、以及漏電極(第二漏電極)Trbd。源電極Trbs和漏電極Trbd分別是在半導體層SMC上的雜質層OHM上設置的電極。柵電極Trgl、柵電極Trg2以及柵極連接布線LNg設置在絕緣性的基板11的一面?zhèn)?，被柵極絕緣膜12覆蓋。形成有溝道區(qū)的半導體層SMC分別設置于柵極絕緣膜12上的、包含柵電極Trg上并與晶體管形成區(qū)域Rta、Rtb對應的區(qū)域中。溝道保護層BLa、BLb設置于各半導體層SMC上。薄膜晶體管TrA的源電極Tras和漏電極Trad沿與上述特定方向正交的規(guī)定方向 (X方向)，相分離并相互對置地配置。源電極Tras和漏電極Trad設置在半導體層SMC的上述規(guī)定方向的兩端側的上表面，并且，一部分在溝道保護層BLa的上述規(guī)定方向的兩端側的上表面的一部分延伸設置。而且，源電極Tras和漏電極Trad在該溝道保護層BLa的上表面分離且設置成對置。即，在溝道保護層BLa的兩端側，源電極Tras和漏電極Trad的一部分與溝道保護層BLa重疊(疊加)。同樣地，薄膜晶體管TrB的源電極Trbs和漏電極Trbd也與薄膜晶體管TrA相同地，沿上述規(guī)定方向(χ方向)相分離且相互對置地配置。源電極Trbs和漏電極Trbd設置于半導體層SMC的上述規(guī)定方向的兩端側的上表面，并且，一部分在溝道保護層BLb的上述規(guī)定方向的兩端側的上表面的一部分延伸設置。而且，源電極Trbs和漏電極Trbd在該溝道保護層BLb的上表面分離且設置成對置。即，在溝道保護層BLb的兩端側，源電極Trbs 和漏電極Trbd的一部分與溝道保護層BLb重疊(疊加)。在源電極Tras和漏電極Trad與半導體層SMC之間設有由雜質層OHM構成的歐姆接觸層，源電極iTras和漏電極Trad與半導體層SMC電連接。同樣地，在源電極Trbs和漏電極Trbd與半導體層SMC之間設有由雜質層OHM構成的歐姆接觸層，源電極Trbs和漏電極Trbd與半導體層SMC電連接。而且，在半導體層SMC內的至少溝道保護層BLA、BLb的下表面?zhèn)鹊膮^(qū)域中，在薄膜晶體管TrA和薄膜晶體管TrB的動作時，形成有成為電流路徑的溝道區(qū)。此時，薄膜晶體管 TrA的源電極Tras和漏電極Trad與溝道保護層BLa的重疊區(qū)域(疊加區(qū)域)跟半導體層 SMC內的溝道區(qū)重疊，薄膜晶體管TrB的源電極Trbs和漏電極Trbd與溝道保護層BLb的重疊區(qū)域(疊加區(qū)域)跟半導體層SMC內的溝道區(qū)重疊。此外，在包含這樣的薄膜晶體管TrA、TrB的基板11上，用于進行保護以免受外界環(huán)境所導致的腐蝕、損傷的保護絕緣膜13，設置成覆蓋薄膜晶體管TrA、薄膜晶體管TrB以及柵極絕緣膜12。在此，薄膜晶體管TrA的源電極Tras和漏電極Trad的y方向的尺寸(即，薄膜晶體管TrA的溝道寬度)Wca與薄膜晶體管TrB的源電極Trbs和漏電極Trbd的y方向的尺寸(即，薄膜晶體管TrB的溝道寬度)Wcb設定為相同(Wca = Wcb)。此外，薄膜晶體管TrA的源電極Tras和漏電極Trad以及薄膜晶體管TrB的源電極Trbs和漏電極Trbd均設置在同層，通過對在基板11上成膜的單一源極、漏極金屬層進行構圖，從而利用相同的工序一并形成。此外，半導體層SMC在薄膜晶體管TrA中，例如，設置成與溝道保護層BLa和由源電極Tras和漏電極Trad構成的晶體管形成區(qū)域Rta的平面形狀相匹配。此外，半導體層 SMC在薄膜晶體管TrB中，設置成與溝道保護層BLb和由源電極Trbs和漏電極Trbd構成的晶體管形成區(qū)域Rtb的平面形狀相匹配。而且，在本構成例的半導體裝置中所應用的晶體管TFT中，如圖IA所示，薄膜晶體管TrA的源電極Tras和漏電極Trad以及薄膜晶體管TrB的源電極Trbs和漏電極Trbd設置成以被薄膜晶體管TrA、TrB所兼用的柵電極Trg(或各溝道保護層BLa、BLb)的寬度方向 (χ方向)的中心線CL(圖IB、C中剖面的中心線)為基準配置在相反的位置。 S卩，如圖IA所示，在薄膜晶體管TrA中，相對于中心線CL (或柵電極Trg和溝道保護層BLa)在附圖左方側設有源電極Tras，在附圖右方側設有漏電極Trad。另一方面，在薄膜晶體管TrB中，相對于中心線CL (或柵電極Trg和溝道保護層BLb)在附圖右方側設有源電極Trbs，在附圖左方側設有漏電極Trbd。此外，在本構成例的半導體裝置中所應用的晶體管TFT中，薄膜晶體管TrA的源電極Tras和薄膜晶體管TrB的源電極Trbs經由源極連接布線LNs連接。在此，如圖IA所示，源極連接布線LNs具有如下部件而構成第一連接布線LNsl、 LNs3,與源電極Tras和Trbs —體設置，對在基板11上成膜的單一源極、漏極金屬層進行構圖，在與源電極Tras和Trbs相同的工序中，由設置在同層的導體層形成；以及第二連接布線LNs2，由與源電極Tras、Trbs設置在不同層的導體層形成，經由接觸孔CHsa、CHsb分別連接于上述第一連接布線。源極連接布線LNs的第二連接布線LNs2例如與上述的柵電極Trg是相同層，相對于第一連接布線設置在下層側，對在基板11上成膜的單一柵極金屬層進行構圖，由此，在與柵電極Trg相同的工序一并形成。此外，如圖1A、B、C所示，源極連接布線LNs在設定于基板11上的晶體管形成區(qū)域 Rta, Rtb的外部，且在除去在與基板11的上表面的面方向即沿圖IA所示的χ方向和y方向延伸的平面的方向垂直的方向(圖1B、C所示的IC方向)上與柵電極Trg和柵極連接布線LNg重疊的區(qū)域之外的區(qū)域中設置，薄膜晶體管TrA的源電極Tras和薄膜晶體管TrB的源電極Trbs在晶體管形成區(qū)域Rta、Rtb的外部連接。薄膜晶體管TrA的漏電極Trad和薄膜晶體管TrB的漏電極Trbd經由漏極連接布線LNd連接起來。在此，漏極連接布線LNd是第三連接布線，其與漏電極Trad和Trbd —體設置，對在基板11上成膜的單一源極、漏極金屬層進行構圖，由此，在與源電極Tras和漏電極Trad 以及源電極Trbs和漏電極Trbd相同的工序中，由在同層設置的導體層形成。此外，如圖1A、B、C所示，漏極連接布線LNd也在設定于基板11上的晶體管形成區(qū)域Rta、Rtb的外部，且在除去在與基板11的上表面的面方向即沿圖IA所示的χ方向和y 方向延伸的平面的方向垂直的方向(圖1B、C所示的IC方向)上與柵電極Trg和柵極連接
10布線LNg重疊的區(qū)域之外的區(qū)域中設置，薄膜晶體管TrA的漏電極Trad和薄膜晶體管TrB 的漏電極Trbd在晶體管形成區(qū)域Rta、Rtb的外部連接。而且，具有上述這樣的元件構造的晶體管TFT例如能夠通過如圖2A、B所示那樣的等效電路來表示。即，本構成例的晶體管TFT中，薄膜晶體管TrA與薄膜晶體管TrB并聯連接，并且，具有柵電極Trg被共用連接的電路構成，因此，實質上具有與具有將兩者的溝道寬度Wca、Wcb合計后的溝道寬度Wca+Wcb的薄膜晶體管同等的驅動能力。另外，在上述的構成例中，說明了如下情況，S卩，用于連接薄膜晶體管TrA的源電極Tras和薄膜晶體管TrB的源電極Trbs的源極連接布線LNs中的第一連接布線LNsl，由與源電極Tras和源電極Trbs設置在同層的導體層形成，用于連接薄膜晶體管TrA的漏電極Trad和薄膜晶體管TrB的漏電極Trbd的漏極連接布線LNd，由與漏電極Trad和漏電極 Trbd設置在同層的導體層形成。然而，本發(fā)明的半導體裝置中所應用的晶體管不限定于上述的構成例所示的元件構造。即，也可以是，用于連接薄膜晶體管TrA的源電極Tras和薄膜晶體管TrB的源電極Trbs的源極連接布線LNs中的第一連接布線LNsl，由與源電極Tras 和源電極Trbs不同的導體層形成，用于連接薄膜晶體管TrA的漏電極Trad和薄膜晶體管 TrB的漏電極Trbd的漏極連接布線LNd，由與漏電極Trad和漏電極Trbd不同的導體層形成。此外，雖然在上述的構成例中，晶體管TFT是由在基板11上的y方向鄰接設置的薄膜晶體管TrA和薄膜晶體管TrB構成的，但不限定于此。構成晶體管TFT的薄膜晶體管TrA和薄膜晶體管TrB具有上述那樣的相互連接關系，各晶體管的源電極和漏電極只要均沿著相同的方向配置即可。因此，例如也可以是，如圖3所示，薄膜晶體管TrA、薄膜晶體管TrB的源電極和漏電極沿著χ方向配置，各晶體管在 χ方向鄰接設置。同樣地，也可以是，薄膜晶體管TrA、薄膜晶體管TrB的源電極和漏電極沿 y方向配置，各晶體管在y方向鄰接設置。進而，雖然薄膜晶體管TrA和薄膜晶體管TrB相接近地配置，但不限定于此。只要薄膜晶體管TrA和薄膜晶體管TrB具有上述那樣的相互連接關系，則也可以兩者以某程度分離配置。總而言之，本發(fā)明的半導體裝置中所應用的晶體管中，薄膜晶體管TrA和TrB的源電極彼此、漏電極彼此電連接。而且，只要將源電極彼此連接的連接布線、或將漏電極彼此連接的連接布線的任一方，經由與源極、漏極金屬層不同的導體層所形成的連接布線相互連接即可。因此，也可以是，上述構成例所示那樣的用于連接薄膜晶體管TrA和TrB的源電極彼此的源極連接布線LNs以及用于連接漏電極彼此的漏極連接布線LNd的至少一方，連接于由與源極、漏極金屬層不同的導體層例如源極、漏極金屬層的下層或上層設置的導體層形成的連接布線。此外，也可以是，源極連接布線LNs和漏極連接布線LNd的至少一方是該下層或上層的導體層。另外，這樣的元件構造的構成例會在后述的對發(fā)光元件的應用例中詳細地進行說明。(作用效果的驗證)接著，針對上述的半導體裝置(晶體管)中的作用效果，示出比較例詳細地進行說明。
在此，作為本發(fā)明的半導體裝置的比較例，示出一般的具有溝道截斷環(huán)型的反交錯構造的薄膜晶體管，在驗證了對準偏移帶來的影響之后，對本發(fā)明的半導體裝置(晶體管)的作用效果的優(yōu)異性進行說明。圖4A、B是表示針對本發(fā)明的半導體裝置的比較例的概略結構圖。圖4A是比較例的半導體裝置(薄膜晶體管)的概略俯視圖。圖4B表示具有圖4A所示的平面布局的半導體裝置(薄膜晶體管)中的沿 IIIB-IIIB線(本說明書中作為與圖4A中所示的羅馬數字“3”對應的記號，為了方便使用 “III”。)的剖面。在此，對于與圖1A、B同等的構成，附加相同的附圖標記，并簡化說明。如圖4A、B所示，針對本發(fā)明的半導體裝置的作為以往的構成的比較例，具有在絕緣性的基板11上設有公知的具有溝道截斷環(huán)型的反交錯構造的薄膜晶體管TrC的構成。在該薄膜晶體管TrC中，具有下述構成源電極Trcs和漏電極Trcd設置在半導體層SMC上， 并且，在設置于半導體層SMC上的溝道保護層BLc的、源電極Trcs和漏電極Trcd對置的方向(χ方向)的兩端側的上表面的一部分中，源電極Trcs和漏電極Trcd的一部分隔著雜質層OHM延伸設置。即，在比較例的薄膜晶體管TrC中，在溝道保護層BLc的兩端側，設置成源電極Trcs和漏電極Trcd與溝道保護層BLc疊加(平面式重疊)。而且，在半導體層SMC 內的至少溝道保護層BLc的下表面?zhèn)鹊膮^(qū)域中，在薄膜晶體管TrC的動作時，形成有成為電流路徑的溝道區(qū)。此時，源電極Trcs和漏電極Trcd的疊加區(qū)域與在半導體層SMC中形成的溝道區(qū)平面式重疊。在此，為了進行該比較例的晶體管與本發(fā)明的晶體管TFT的比較，薄膜晶體管 TrC的溝道寬度Wcc設定為薄膜晶體管TrA和TrB的溝道寬度Wca、Wcb的合計(Wcc = Wca+ffcb)。S卩，由薄膜晶體管TrA和TrB構成的晶體管TFT與薄膜晶體管TrC具有同等的驅動能力。圖5A D是用于說明比較例的薄膜晶體管中的對準偏移及其影響的圖。圖5A C是用于說明比較例的薄膜晶體管中的、對準偏移所引起的溝道保護層 BLc與源極Trcs、漏電極Trcd的疊加(平面式重疊)的狀態(tài)的變化的概略俯視圖。另外， 在圖5A C中，為了方便，用粗框表示溝道保護層BLc與源電極、漏電極TrCS、TrCd疊加的區(qū)域。圖5D是表示薄膜晶體管TrC的元件特性(Vg-Ids特性)相對于對準偏移所引起的溝道保護層BLc與源電極、漏電極Trcs、Trcd的疊加狀態(tài)變化的變化的圖。在圖4A、B所示的公知的薄膜晶體管TrC中，在形成源電極Trcs和漏電極Trcd時， 一般使用利用了光掩模的光刻蝕法。此時，有時會在光掩模相對于設計的圖案的對位中產生微小的位置偏移，或基板11上所形成的各種膜的加工尺寸因基板上的地點不同而有微小的不同，或因制造工序中的對基板11的物理、化學的處理等而在基板11產生微小的翹曲或變形。其結果是，如圖5A C所示，有時會產生源電極、漏電極TrCS、TrCd相對于柵電極 Trg或溝道保護層BLc在上下方向或左右方向或者其兩方向上偏移形成的對準偏移。在此，為了簡化說明，在圖5A C中，對源電極、漏電極Trcs、Trcd的對準偏移相對于溝道保護層BLc在附圖左右方向(圖4A所示的χ方向)產生的情況進行說明。圖5A 表示源電極、漏電極Trcs、Trcd因對準偏移而相對于溝道保護層BLc在附圖左方向偏移的情況，圖5C表示源電極、漏電極Trcs、Trcd因對準偏移而相對于溝道保護層BLc在附圖右方向偏移的情況。此外，圖5B表示在源電極、漏電極Trcs、Trcd不產生對準偏移的情況。而且，在產生了這樣的源電極、漏電極Trcs、Trcd的對準偏移的情況下，薄膜晶體管的元件特性(Vg-Ids特性)按圖5D所示那樣進行變化。另外，在此，作為一個例子，示出在η溝道型的非晶硅薄膜晶體管(n-chTFT)中，設定為溝道比W/L= 10、漏極、源極間電壓Vds = IOV的情況下的、從漏電極Trcd流向源電極Trcs方向的漏極-源極間電流Ids相對于柵極電壓Vg的關系。此外，在圖5D中，為了使元件特性的舉動明確化而利用對數標尺表示縱軸的漏極-源極間電流Ids。如圖5B所示，未產生對準偏移的薄膜晶體管TrC的元件特性(Vg-Id特性)的舉動如圖5D的特性線Sin3所示，以柵極電壓Vg = OV為邊界線，在作為正的電壓側的導通區(qū)域中，漏極-源極間電流Ids示出例如1.0X10、左右的電流值。在作為負的電壓側的截止區(qū)域中，示出例如1.0X10_12A左右的電流值。另一方面，如圖5A所示，在源電極、漏電極Trcs、Trcd因對準偏移而相對于溝道保護層BLc在附圖左方向偏移的情況，即，在源電極Trcs側的疊加尺寸變小、漏電極Trcd側的疊加尺寸變大的方向上產生了對準偏移的情況下，如圖5D的特性線SI^所示，薄膜晶體管TrC的元件特性在柵極電壓Vg為正的電壓側的導通區(qū)域中，漏極-源極間電流(導通電流)Ids的電流值與上述特性線Sin3相比示出變大的趨勢。另一方面，如圖5C所示，在源電極、漏電極Trcs、Trcd因對準偏移而相對于溝道保護層BLc在附圖右方向偏移的情況，即，在源電極Trcs側的疊加尺寸變大、漏電極Trcd側的疊加尺寸變小的方向上產生對準偏移的情況下，如圖5D的特性線SPc所示，薄膜晶體管 TrC的元件特性在導通區(qū)域中，漏極-源極間電流(導通電流)Ids的電流值與上述特性線 SPb相比示出變小的趨勢。這樣，通過源電極、漏電極Trcs、Trcd相對于溝道保護層BLc在附圖左右方向偏移，從而會使漏極-源極間電流(導通電流)Ids增減。在將這樣的薄膜晶體管TrC用作例如作為電流驅動型的發(fā)光元件的有機EL元件的驅動晶體管、將具有該有機EL元件和該驅動晶體管的多個像素排列設置在顯示區(qū)域的顯示面板中，各像素的有機EL元件的發(fā)光亮度大致與在該像素的驅動晶體管中流動的漏極-源極間電流Ids的電流值成比例。因此，為了在顯示面板的顯示區(qū)域的面內獲得均勻的發(fā)光，需要抑制各像素的驅動晶體管(薄膜晶體管)的、相對于規(guī)定的柵極電壓Vg的漏極-源極間電流Ids的電流值的偏差。在此，驗證源電極、漏電極Trcs、Trcd的、相對于溝道保護層BLc的對準偏移的值與漏極-源極間電流(導通電流)Ids的電流值的偏差的關系。圖6A D是表示薄膜晶體管中的源電極、漏電極的相對于溝道保護層BLc的對準偏移量與漏極-源極間電流的電流值的偏差的關系的圖。在此，圖6A、B、C是用于說明對準偏移的狀態(tài)與對準偏移量的關系的圖，設源電極 Trcs和漏電極Trcd對置的方向為χ方向、設與其正交的溝道保護層BLc的長邊方向為y方向。而且，設從源電極Trcs向漏電極Trcd的方向為χ方向的正方向，設從漏電極Trcd向源電極1Trcs的方向為χ方向的負方向。圖6A表示源電極、漏電極TrcS、Trcd相對于溝道保護層BLc在負χ方向偏移的情況，圖6C表示源電極、漏電極Trcs、Trcd相對于溝道保護層BLc在正χ方向偏移的情況。 圖6Β表示未產生對準偏移的情況。設圖6Β所示的未產生源電極Trcs與漏電極Trcd的對準偏移時的、在對置的源電極Trcs與漏電極Trcd之間的中央位置引出的線為基準線SL。而且，設如圖6Α或圖6C所示產生對準偏移時的、在源電極Trcs與漏電極Trcd之間的中央引出的中央線SDC相對于上述基準線SL的χ方向的距離，為對準偏移量。在圖6Α所示的對準偏移中，對準偏移量為負的值，在圖6C所示的對準偏移中，對準偏移量為正的值。接著，圖6D是表示薄膜晶體管中的源電極、漏電極的上述對準偏移量與漏極-源極間電流的電流值及其偏差的關系的圖。在此，漏極-源極間電流在η溝道型的非晶硅薄膜晶體管(n-ch TFT)設定為柵極絕緣膜的膜厚400nm、溝道保護膜BLc的膜厚240nm、與源電極Trcs和漏電極Trcd的y方向的寬度對應的溝道寬度W = 350 μ m、與溝道保護膜BLc的χ方向的寬度對應的溝道長L =7. 4 μ m、且柵極電壓Vg = 5V、漏極電壓Vd = IOV的情況下，是在源電極與漏電極間流動的電流。在圖6D中，SPl示出在漏極⑶一源極⑶方向流動的漏極-源極間電流Ids相對于上述對準偏移量的變化特性。SP2表示在源極( —漏極(D)方向流動的漏極-源極間電流Ids的變化特性。SP3表示相對于對準偏移量的SPl和SP2中的漏極-源極間電流Ids的電流值之差的、相對于沒有對準偏移時的漏極-源極間電流Ids的電流值的比率，并表示在顯示面板的顯示區(qū)域的面內排列的多個像素的各像素中設置為驅動晶體管的薄膜晶體管中所流動的漏極-源極間電流Ids的、因對準偏移而產生的電流值的偏差的程度。也就是說，對準偏移由于是源電極、漏電極TrCS、TrCd與溝道保護層BLc的相對位置偏移，所以在有規(guī)定量的對準偏移時，在作為驅動晶體管的多個薄膜晶體管中，有可能混合存在源電極、漏電極Trcs、 Trcd相對于溝道保護層BLc在正χ方向產生規(guī)定量的對準偏移的薄膜晶體管、和在負χ方向產生相同量的對準偏移的薄膜晶體管。SP3表示在這樣的情況下產生的各薄膜晶體管中流動的漏極-源極間電流Ids的電流值之差的、相對于沒有對準偏移時的比率。圖4中，如SP1、SP2所示，在沒有對準偏移的狀態(tài)(對準偏移量=0.0)下漏極-源極間電流Ids示出相同電流值。而且，伴隨著對準偏移量在正負兩方向變大，在漏極⑶一源極⑶方向流動的漏極-源極間電流Ids與在源極⑶一漏極⑶方向流動的漏極-源極間電流Ids之差變大，在面內的各薄膜晶體管中流動的漏極-源極間電流Ids的偏差變大。把將具有這樣的特性的薄膜晶體管作為驅動晶體管的多個像素，按如上所述地排列設置在顯示面板的顯示區(qū)域，為了在顯示區(qū)域的面內獲得均勻的發(fā)光，薄膜晶體管的、漏極電流(導通電流)Id相對于規(guī)定的柵極電壓Vg的面內偏差需要大致成為士 10%或者小于士 10%的值。因此，如圖4所示，源電極、漏電極的對準偏移量需要大致控制成士 0.2μπι 或者小于士0.2μπι的值。然而，在大面積的顯示面板中所使用的基板中，在該基板的整個區(qū)域中，將源電極、漏電極的對準偏移量控制成士0. 2 μ m或者小于士0. 2 μ m的值，這在目前的制造技術中是非常困難的。因此，會使各薄膜晶體管的導通電流特性的偏差大于士 10%，導致產品成品率的降低、顯示畫質的惡化。接著，針對本發(fā)明構成例的晶體管TFT，利用與上述相同的條件來驗證相對于源電極Tras、Trbs、和漏電極Trad、Trbd的對準偏移量的漏極-源極間電流Ids的電流值。圖7A、B 圖9A、B是表示本發(fā)明構成例的晶體管TFT中的源電極、漏電極的對準偏移量與漏極電流的電流值的關系的圖。在此，在圖7A、B 圖9A、B中，在漏極⑶一源極⑶方向流動的漏極-源極間電流Ids以及在源極⑶一漏極⑶方向流動的漏極-源極間電流Ids相對于源電極Tras、 Trbs和漏電極TracUTrbd的對準偏移量的變化，與圖4D所示的情況同樣地，用SP1、SP2表示。如圖1A、B、圖2A、B所示，本發(fā)明構成例的晶體管TFT具有薄膜晶體管TrA和薄膜晶體管TrB并聯連接并且兼用作柵電極Trg的構成。此外，如圖1A、B所示，上述構成例的晶體管TFT具有薄膜晶體管TrA的源電極 Tras和漏電極Trad與薄膜晶體管TrB的源電極Trbs和漏電極Trbd以中心線CL為基準在 χ方向配置為成為相互相反的位置的電路構成。由此，本發(fā)明構成例的晶體管TFT的薄膜晶體管TrA的、從漏電極Trad向源電極 Tras方向流動的漏極-源極間電流Ids相對于對準偏移量的變化特性，成為如圖7B 圖9B 所示的SP1。此外，晶體管TFT的薄膜晶體管TrB的、從漏電極Trbd向源電極Trbs方向流動的漏極-源極間電流Ids相對于對準偏移量的變化特性，成為圖7B 圖9B所示的SP2。在本發(fā)明構成例的晶體管TFT中，如圖7A所示，在沒有對準偏移的狀態(tài)(對準偏移量=0. 0)下，在圖7B中，如箭頭PO所示，SP1、SP2中的漏極電流Id示出相同電流值，作為晶體管TFT的導通電流，流過作為它們的合計的大致4. 6( = 2. 3+2. 3) μ A的電流。另一方面，如圖8Α所示，在對準偏移在x、y軸的正方向產生、其偏移量為+1. 0 μ m 的情況下，在圖8B中，如箭頭Pl所示，漏極電流Id在SPl中變小，在SP2中變大。而且，作為晶體管TFT的導通電流，流過作為它們的合計的大致5. 1 ( = 1. 7+3. 4) μ A的電流。此外，如圖9Α所示，在對準偏移在x、y軸的負方向產生、其偏移量為-LOym的情況下，在圖9Β中，如箭頭Ρ2所示，漏極電流Id在SPl中變大，在SP2中變小。而且，作為晶體管TFT的導通電流Id，流過作為它們的合計的大致5. 1 ( = 3. 4+1. 7) μ A的電流。將這樣的本發(fā)明構成例的晶體管TFT與比較例的薄膜晶體管TrC中的漏極電流相對于源電極、漏電極的對準偏移量的比較結果示于圖10Α、Β。在此，圖IOA是漏極電流Id相對于源電極、漏電極的對準偏移量的實測值的比較結果。圖IOB是以未產生對準偏移時(對準偏移量=Ομπι)為基準，將圖IOA所示的實測值進行標準化后的漏極電流的比較結果。在此，在圖IOA中，表示在晶體管TFT和薄膜晶體管TrC中，在設定為溝道寬度(在晶體管TFT中薄膜晶體管TrA、TrB的合計的溝道寬度)W = 700 μ m、溝道長L = 7. 4 μ m、柵極電壓Vg = 5V、漏極電壓Vd = IOV的情況下的漏極電流Id的電流值。如圖10A、B所示，在比較例的薄膜晶體管TrC中，當產生士 Ιμπι左右的源電極、漏電極的對準偏移量時，漏極電流(導通電流)Id最大變動50%左右。與此相對，在本發(fā)明中，漏極電流(導通電流)Id的變動抑制到最大10%左右。因此，在將本發(fā)明的薄膜晶體管按如上所述應用于大面積的顯示面板中的各像素的驅動晶體管的情況，與以往的構成相比，能抑制因源電極、漏電極的對準偏移引起的薄膜晶體管的導通電流的偏差的產生，能實現具有良好的顯示畫質并且可使產品的成品率提高的顯示裝置。另外，在本發(fā)明構成例的晶體管TFT中，如圖1A、B所示，示出了如下這樣的元件構造在基板11上使晶體管形成區(qū)域Rta、Rtb接近地設置，將薄膜晶體管TrA、TrB的源電極彼此、此外漏電極彼此，利用設置于上述晶體管形成區(qū)域Rta、Rtb的外部的連接布線進行連接。在此，在布局設計上，還考慮使上述的晶體管形成區(qū)域Rta、Rtb相互分離設定，在其間隙設置連接布線，將源電極彼此、此外漏電極彼此直接連接起來。然而，在這樣的元件構造中具有如下這樣的問題。第一是，由于使晶體管形成區(qū)域Rta、Rtb相互分離，所以包含薄膜晶體管TrA、TrB 的晶體管TFT整體的形成區(qū)域的面積變大。特別是，在將那樣的晶體管實際應用于顯示裝置的像素等的情況下，會產生通過晶體管的形成面積變大而制約了像素的開口率的降低、 布局設計的自由度等的問題。另外，對于將本發(fā)明構成例的晶體管TFT應用于顯示裝置的像素的構成例，將在后面詳細敘述。第二是，鄰接配設的薄膜晶體管TrA、TrB的柵電極由單一導體層構成，即使在晶體管形成區(qū)域Rta與Rtb的間隙，也延伸設置有形成該柵電極Trg的導體層。在此，當在晶體管形成區(qū)域Rta與Rtb的間隙設置連接布線時，形成連接布線和柵電極Trg的導體層在相對于基板11的上表面的面方向垂直的方向上重疊配置，連接布線與柵電極Trg間的寄生電容會增加。該寄生電容的增加會產生對薄膜晶體管TrA、TrB的動作給予影響并對顯示動作給予影響的弊病。第三是，特別是在反交錯構造的薄膜晶體管中，由于半導體層設置在柵電極的形成層的上方，所以具有半導體層與其他布線層的距離比較短的元件構造。在此，當在晶體管形成區(qū)域Rta與Rtb的間隙設置連接布線時，有時該連接布線會設置在薄膜晶體管TrA或 TrB的溝道形成區(qū)域的較近處。在該情況下，會產生連接布線作為偽柵電極發(fā)揮功能(頂柵效應(top-gate effect))、對溝道形成給予影響、對顯示動作給予影響的弊病。對于這樣的問題，在本發(fā)明構成例中，在晶體管形成區(qū)域Rta、Rtb的外部且在垂直方向上不與柵電極Trg和柵極連接布線LNg重疊的區(qū)域中將薄膜晶體管TrA、TrB的源電極彼此、漏電極彼此連接。由此，能夠使薄膜晶體管TrA、TrB極為接近地配置，能夠抑制晶體管TFT的形成區(qū)域發(fā)生大型化，并且，能夠抑制連接布線所引起的寄生電容的增加、頂柵效應的影響。<對發(fā)光裝置的應用例>接著，對能應用上述的構成例所示的半導體裝置(晶體管)的發(fā)光裝置(顯示裝置)和像素進行說明。在此，在以下所示的應用例中，說明對具備二維排列了具有有機EL 元件的多個像素的有機EL顯示面板的顯示裝置，應用本發(fā)明的晶體管的情況。(第一實施方式)圖11A、B是表示應用了本發(fā)明的半導體裝置的顯示裝置的第一實施方式的概略結構圖。圖IlA是表示本實施方式的顯示裝置的概略框圖，圖IlB是本實施方式的顯示裝
16置中所應用的像素的等效電路圖。如圖IlA所示，第一實施方式的顯示裝置(發(fā)光裝置)100大體上具有二維排列有多個像素PIX的顯示面板(發(fā)光面板)110、用于將各像素PIX設定為選擇狀態(tài)的選擇驅動器(選擇驅動電路)120、用于對各像素PIX供給與圖像數據相應的灰度信號的數據驅動器(信號驅動電路)130、以及控制器140。而且，如圖IlB所示，在本實施方式的顯示面板110中排列的像素PIX具備發(fā)光驅動電路DC和作為電流驅動型的發(fā)光元件的有機EL元件0EL。發(fā)光驅動電路DC例如如圖IlB所示具備晶體管Trll、晶體管Trl2A、Trl2B和電容器Cs。晶體管(選擇晶體管)Trll中，柵極端子連接于選擇線Ls，漏極端子連接于數據線 Ld，源極端子連接于接點mi。晶體管(驅動晶體管)Trl2A、Trl2B中，分別是柵極端子連接于接點附1，漏極端子經由各接點N13、N14連接于施加高電位的電源電壓Vsa的電源線La，源極端子連接于接點(contact point)N12。電容器Cs連接于接點Nll和接點附2間。此外，有機EL元件(顯示元件)0EL中，陽極(陽極；成為陽極電極的像素電極) 連接于上述發(fā)光驅動電路DC的接點m2，陰極(陰極；成為陰極電極的對置電極)連接于規(guī)定的低電位電源(基準電壓Vsc ；例如接地電位Vgnd)。在此，晶體管Trll、Trl2A、Trl2B均應用η溝道型的薄膜晶體管。此外，晶體管 Trl2A、Trl2B應用具有上述的構成例所示那樣的元件構造的薄膜晶體管TrA、TrB0連接于像素PIX的選擇線Ls配設于顯示面板110的行方向(圖1IA的左右方向)， 并連接于選擇驅動器120。此外，數據線Ld配設于顯示面板110的列方向(圖IlA的上下方向)，并連接于數據驅動器130?？刂破?40基于從顯示裝置100的外部供給的圖像數據，生成由包含亮度灰度數據的數字數據構成的顯示數據，并供給到數據驅動器130。此外，控制器140基于根據圖像數據生成或提取出的定時信號，控制選擇驅動器 120和數據驅動器130的動作狀態(tài)，生成并輸出用于執(zhí)行顯示面板110中的規(guī)定的圖像顯示動作的選擇控制信號和數據控制信號。而且，具備具有這樣的電路構成的像素PIX的顯示裝置的顯示驅動動作，首先，在規(guī)定的選擇期間，在對選擇線Ls施加選擇電平(高電平)的選擇電壓Vsel使晶體管Trll 進行導通動作的狀態(tài)(選擇狀態(tài))下，將與圖像數據相應的電壓值的灰度電壓Vdata施加到數據線Ld。由此，經由晶體管Trll對接點Nil施加與灰度電壓Vdata相應的電位。由此，在晶體管Trl2A、Trl2B的漏極、源極間流過與灰度電壓Vdata相應的發(fā)光驅動電流，使有機EL元件OEL發(fā)光。此時，對電容器Cs蓄積(充電)基于灰度電壓Vdata的電荷。接著，在非選擇期間中，對選擇線Ls施加非選擇電平(低電平)的選擇電壓Vsel 使晶體管Trll進行截止動作(非選擇狀態(tài))。此時，保持蓄積于電容器Cs的電荷，對接點 Nll施加與灰度電壓Vdata相當的電壓，由此，在晶體管Trl2A、Trl2B的漏極、源極間流過與上述的發(fā)光動作狀態(tài)(選擇期間)同等的電流值的發(fā)光驅動電流，有機EL元件OEL持續(xù)發(fā)光狀態(tài)。而且，通過使這樣的顯示驅動動作針對顯示面板110的全部像素PIX按各行依
17次執(zhí)行，從而顯示所希望的圖像信息。接著，對具有上述那樣的電路構成的像素(發(fā)光驅動電路和有機EL元件)的具體的器件構造(平面布局和剖面構造)進行說明。在此，對具有在設置于基板的一面?zhèn)鹊挠袡CEL元件OEL的有機EL層中發(fā)出的光、 透過透明的基板射出到視場側(基板的其他面?zhèn)?的底部發(fā)射型的發(fā)光構造的有機EL顯示面板進行表示。圖12是表示本實施方式的顯示裝置中所應用的像素的一個例子的平面布局圖。在圖12中，主要示出設有圖IlB所示的發(fā)光驅動電路DC的各晶體管和布線等的層，為了使各晶體管的電極和各布線層變得清楚，為了方便，施加陰影線進行表示。在此，施加了相同陰影線的電極和布線層設置在同層。另外，設置在同層的布線層是指在例如絕緣膜上等的一個層上同時通過相同的材料形成的布線層，該布線層的下層側的層構造并不局限于相同。圖13A C表示本實施方式的顯示裝置中所應用的像素的主要部位剖視圖。在此，圖13A C表示具有圖12所示的平面布局的像素中的沿XIIC-XIIC XIIE-XIIE線(本說明書中作為與圖12中所示的羅馬數字“12”對應的記號，為了方便使用 “XII”。)的剖面。具體地說，如圖12、圖13A C所示，圖IlB所示的像素PIX按每個設定于玻璃等透明的絕緣性的基板11的一面?zhèn)?圖13的上表面一側)的像素形成區(qū)域Rpx來設置。在圖12所示的像素PIX中，在像素形成區(qū)域Rpx的附圖上方和下方的邊緣區(qū)域， 分別在行方向(附圖左右方向)配設有選擇線Ls和電源線La。另一方面，在像素形成區(qū)域 Rpx的附圖左方側的邊緣區(qū)域，與選擇線Ls和電源線La正交地在列方向(附圖上下方向) 配設數據線Ld。此外，在圖12所示的像素PIX中，例如如圖13A C所示，設置有在像素形成區(qū)域Rpx內的EL元件形成區(qū)域Rel設有開口部的間隔壁層14。選擇線Ls例如如圖12所示，設置在比數據線Ld、電源線La靠下層側(基板11 側)。在此，選擇線Ls由與晶體管Trll的柵電極Trllg同層設置的導體層形成。數據線Ld例如如圖12、圖13A C所示，設置在比電源線La靠上層側。在此，數據線Ld經由接觸孔CHll連接于晶體管Trll的漏電極TrlId。電源線La例如如圖12、圖13A C所示，設置在比數據線Ld靠下層側。電源線La 由例如與Trl2B的源電極Trl2bs同層設置的導體層形成。電源線La經由各接觸孔CH13、 CHl5分別單獨地連接于引出布線LNad、LNbd0晶體管Trll具有公知的反交錯構造的薄膜晶體管構造，如圖12所示，柵電極 Trllg與上述選擇線Ls—體形成，漏電極Trlld經由接觸孔CHll連接于數據線Ld，漏電極 Trlld連接于晶體管Tr 12A、Tr 12B所共用的柵電極Tr 12g。此外，在圖12中，BLll是溝道保護層。此外，晶體管Trl2A、Trl2B具有與構成上述的構成例所示的晶體管TFT的薄膜晶體管TrA、TrB同等的元件構造。如圖12、圖13A C所示，晶體管Trl2A、Trl2B以兼用的方式設置有由單一導體層形成的柵電極Trl2g。具體地說，柵電極Trl2g具有晶體管Trl2A的第一柵電極Trl2ga、 晶體管Trl2B的第二柵電極Trl2gb、以及柵極連接布線LNg。第一柵電極Trl2ga與晶體管ΤΠ2Α的溝道保護層BLa相對，柵極絕緣膜12和半導體層SMC被夾持于第一柵電極Trl2ga 與溝道保護層BLa之間。第二柵電極Trl2gb與晶體管Trl2B的溝道保護層BLb相對，柵極絕緣膜12和半導體層SMC被夾持于第二柵電極Trl2gb與溝道保護層BLb之間。柵極連接布線LNg配置在跨晶體管Trl2A與Trl2B之間的區(qū)域。第一柵電極Trl2ga、第二柵電極 Trl2gb和柵極連接布線LNg不間斷地連結。第一柵電極Trl2ga、第二柵電極Trl2gb和柵極連接布線LNg —體形成。將第一柵電極Trl2ga、第二柵電極Trl2gb和柵極連接布線LNg 一體化的是柵電極iTr 12g。漏電極TrlhcUI~rl2bd分別經由接觸孔CH12、CH14單獨地連接于引出布線LNad、 LNbd，引出布線LNad、LNbd經由電源線La相互導通。引出布線LNad、LNbd設置在除了與晶體管1Tr 12A、1Tr 12B的柵電極1Tr 12g在俯視中重疊的區(qū)域之外的區(qū)域中。引出布線LNad、LNbd例如由與數據線Ld同層設置的導體層形成。源電極Trl2as、Trl2bs分別經由由與源電極Trl2as、Trl2bs同層設置的導體層形成的引出布線LNas、LNbs，共同連接于有機EL元件OEL的像素電極15。引出布線LNas、LNbs設置在除了與晶體管1Tr 12A、1Tr 12B的柵電極Tr 12g在俯視中重疊的區(qū)域之外的區(qū)域中。另外，在圖12中，BLlh、BL12b是溝道保護層。晶體管Trll和晶體管Trl2A、Trl2B被層間絕緣膜13a和保護絕緣膜1 覆蓋。在此，引出布線LNas、LNbs和像素電極15對應于上述構成例中的源極連接布線 LNs，引出布線LNad、LNbd以及電源線La對應于上述構成例中的漏極連接布線LNd。如圖12、圖13A C所示，有機EL元件OEL具有依次層疊了上述像素電極(陽極電極)15、有機EL層(發(fā)光功能層)16和對置電極(陰極電極)17的元件構造。在此，在本實施方式中，由于有機EL元件OEL具有底部發(fā)射型的發(fā)光構造，所以像素電極15通過錫摻雜氧化銦(ITO)等透明的電極材料形成。另一方面，對置電極17包含鋁單體、鋁合金等光反射率高的電極材料而形成。如圖12、圖13A C所示，有機EL層16設置在通過間隔壁層14上設置的開口部所劃分的EL元件形成區(qū)域Rel露出的像素電極15上。有機EL層16由例如空穴注入層 (或包含空穴注入層的空穴輸送層)16a和電子輸送性發(fā)光層16b形成。對置電極17相對于在基板11上排列的各像素PIX的像素電極15，以共同對置的方式，通過單一電極層(全面電極)形成。如上所述，在本實施方式的像素PIX中，成為驅動晶體管的晶體管Trl2A、Trl2B的源電極TrlhS、Trl2bS經由由與源電極Trl2as、Trl2bs同層設置的導體層形成的引出布線 LNas、LNbs，并經由像素電極15電連接。此外，晶體管Trl2A、Trl2B的漏電極I~rl2ad、Trl2bd分別連接于引出布線LNad、 LNbd。而且，該引出布線LNad和LNbd經由電源線La相互電連接。即，本實施方式的像素PIX中所應用的驅動晶體管具有晶體管Trl2A和Trl2B并聯連接并且兼用由單一導體層構成的柵電極Trl2g的元件構造。在此，引出布線LNad、LNbd由與數據線Ld同層設置的導體層形成，在漏電極 Trl2ad, Trl2bd的上層配設為呈平面式重疊。
此外，引出布線LNad、LNbd、LNas、LNbs設置在除了與晶體管Trl2A、Trl2B的柵電極Trl2g在俯視中重疊的區(qū)域之外的區(qū)域中。因此，在本實施方式中，由于作為像素PIX的驅動晶體管能夠應用本發(fā)明的半導體裝置(晶體管)，所以能夠抑制因源電極、漏電極的對準偏移引起的晶體管的導通電流的偏差，并且，能抑制連接布線所帶來的寄生電容的增加、頂柵效應的影響，能夠實現具有良好的顯示畫質并且可使產品的成品率提高的顯示裝置。此外，在由這樣的晶體管Trl2A、Trl2B構成的驅動晶體管的元件構造中，使漏電極Trl2ad、iTrUbd相互經由與該漏電極Trl2ad、iTrUbd不同層的引出布線LNacU LNbd連接起來。由此，能夠呈平面式重疊配設該漏電極TrlhcU Trl2bd和引出布線LNad、LNbd0因此，由于能夠削減或刪除在晶體管形成區(qū)域外用于配設連接源電極彼此和漏電極彼此的布線的連接區(qū)域(在該情況下為源極、漏極方向的區(qū)域)，所以能夠使像素的開口率(opening ratio)維持或提高。(第二實施方式)接著，參照附圖對應用了本發(fā)明的發(fā)光裝置的顯示裝置的第二實施方式進行說明。圖14A、B是表示應用了本發(fā)明的半導體裝置的顯示裝置的第二實施方式的概略結構圖。圖14A是表示本實施方式的顯示裝置的概略框圖。圖14B是本實施方式的顯示裝置中所應用的像素的等效電路圖。在此，對于與上述的第一實施方式同等的構成，附加相同或同等的附圖標記并簡化其說明。如圖14A所示，第二實施方式的顯示裝置100除了第一實施方式所示的構成之外， 還具有具備電源驅動器150的構成。此外，在本實施方式的顯示面板110中排列的像素PIX與上述的第一實施方式同樣，例如如圖14B所示，具備發(fā)光驅動電路DC和有機EL元件0EL。發(fā)光驅動電路DC例如如圖14B所示，具備晶體管Tr21、Tr22、晶體管Tr23A、 Tr23B、以及電容器Cs。晶體管(選擇晶體管)Tr21中，柵極端子連接于選擇線Ls，漏極端子連接于電源線 La，源極端子連接于接點N21。 晶體管(選擇晶體管)Tr22中，柵極端子連接于選擇線Ls，源極端子連接于數據線 Ld，漏極端子連接于接點N22。晶體管(驅動晶體管)Tr23A、Tr23B中，分別是柵極端子連接于接點N21，漏極端子連接于電源線La，源極端子連接于接點N22。電容器Cs設置成連接于接點21與接點N22。連接于像素PIX的電源線La配設于顯示面板110的行方向(圖14A的左右方向)， 并連接于電源驅動器150。此外，有機EL元件OEL中，陽極(陽極；成為陽極電極的像素電極)連接于上述發(fā)光驅動電路DC的接點N22，陰極(陰極；成為陰極電極的對置電極)連接于規(guī)定的低電位電源(基準電壓Vsc ；例如接地電位Vgnd)。
在此，在本實施方式中也是，晶體管Tr23A、Tr2;3B應用具有上述的構成例所示那樣的元件構造的薄膜晶體管TrA、TrB0而且，具備具有這樣的電路構成的像素PIX的顯示裝置的顯示驅動動作，首先，在選擇期間中，對選擇線Ls施加選擇電平(高電平)的選擇電壓Vsel，并且，在對電源線La 施加非發(fā)光電平(基準電壓Vsc以下的電壓電平；例如負電壓)的電源電壓Vsa的狀態(tài)(選擇狀態(tài))下，將與圖像數據相應的負的電壓值的灰度電壓Vdata施加到數據線Ld。由此，經由晶體管Tr22對接點N22施加與灰度電壓Vdata相應的電位。由此，與在晶體管Tr23A、Tr23B的柵極、源極間產生的電位差相應的寫入電流，從電源線La經由晶體管Tr23A、Tr23B、晶體管Tr22向數據線Ld方向流動。此時，在電容器 Cs中，蓄積與在接點N21和N22間產生的電位差相應的電荷。此時，施加于有機EL元件OEL的陽極(接點N22)的電位由于低于陰極的電位(基準電壓Vsc)，所以在有機EL元件OEL中不流過電流，有機EL元件OEL不發(fā)光(非發(fā)光動作)。接著，在上述選擇期間結束后的非選擇期間中，對選擇線Ls施加非選擇電平(低電平)的選擇電壓Vsel使晶體管Tr21，Tr22進行截止動作(非選擇狀態(tài))。此時，由于在電容器Cs中保持著在選擇期間蓄積的電荷，所以晶體管Tr23A、Tr23B維持導通狀態(tài)。而且，通過對電源線La施加發(fā)光電平(高于基準電壓Vsc的電壓電平)的電源電壓Vsa，從而從電源線La經由晶體管Tr23A、Tr23B，在有機EL元件OEL中流過與寫入電流大致同等的發(fā)光驅動電流。由此，各像素PIX的有機EL元件OEL以與寫入動作時寫入的圖像數據(灰度電壓 Vdata)相應的亮度灰度發(fā)光，在顯示面板110顯示所希望的圖像信息。這樣，在本實施方式中也與上述的第一實施方式同樣，能夠對作為像素PIX的驅動晶體管的晶體管Tr23A、Tr2;3B應用本發(fā)明的晶體管。由此，能夠抑制因源電極、漏電極的對準偏移引起的晶體管的導通電流的偏差，并且，能夠抑制連接布線所帶來的寄生電容的增加、頂柵效應的影響，能夠實現具有良好的顯示畫質并且可使產品的成品率提高的顯示
直ο另外，雖然對本實施方式的顯示裝置中所應用的像素PIX的具體的器件構造(平面布局和剖面構造)省略了說明，但是其能夠良好地應用上述的第一實施方式所示的構造。此外，雖然在上述的各實施方式中，對應用于用來對具有有機EL元件的像素進行發(fā)光驅動的發(fā)光驅動電路的情況進行了說明，但是本發(fā)明并不限定于此。S卩，本發(fā)明只要是基板上排列的像素具有發(fā)光元件或顯示元件、以及用于對它們進行驅動的開關元件(薄膜晶體管)就可以良好地進行應用，例如，也可以應用于液晶顯示面板等通過其他顯示方法顯示圖像信息的顯示面板。<對電子設備的應用例>接著，參照附圖對應用了具備本發(fā)明的半導體裝置(晶體管)的發(fā)光裝置(顯示裝置)的電子設備進行說明。具備上述那樣的顯示面板110、驅動驅動器(選擇驅動器120、數據驅動器130、電源驅動器150)的顯示裝置100，能夠良好地用作例如數碼相機/攝像機或薄型電視、個人計算機、便攜式電話等各種電子設備的顯示器件。圖15A、B是表示應用了本發(fā)明的發(fā)光裝置的數碼相機/攝像機的構成例的立體圖。圖16是表示應用了本發(fā)明的發(fā)光裝置的薄型電視的構成例的立體圖。圖17是表示應用了本發(fā)明的發(fā)光裝置的個人計算機的構成例的立體圖。圖18是表示應用了本發(fā)明的發(fā)光裝置的便攜式電話的構成例的圖。在圖15A、B中，數碼相機/攝像機210大體上具有主體部211、透鏡部212、操作部 213、應用了具備上述的實施方式所示的半導體裝置的顯示裝置100的顯示部214、以及快門按鈕215。據此，能夠抑制顯示部214中的各像素的驅動晶體管的導通電流特性的偏差， 能使產品的成品率提高并且能實現良好的顯示畫質。此外，在圖16中，薄型電視220大體上具有主體部221、應用了具備上述的實施方式所示的半導體裝置的顯示裝置100的顯示部222、以及操作用控制器(遙控器)223。據此，可抑制顯示部222中的各像素的驅動晶體管的導通電流特性的偏差，能使產品的成品率提高，并且能實現良好的顯示畫質。此外，在圖17中，個人計算機230大體上具有主體部231、鍵盤232、以及應用了具備上述的實施方式所示的半導體裝置的顯示裝置100的顯示部233。在這種情況下，也能抑制顯示部233中的各像素的驅動晶體管的導通電流特性的偏差，能夠使產品的成品率提高，并且，能夠實現良好的顯示畫質。此外，在圖18中，便攜式電話240大體上具有操作部Ml、受話口 M2、送話口 M3、 以及應用了具備上述的實施方式所示的半導體裝置的顯示裝置100的顯示部M4。在該情況下，也能抑制顯示部對4中的各像素的驅動晶體管的導通電流特性的偏差，能使產品的成品率提高，并且，能實現良好的顯示畫質。另外，雖然在上述的各電子設備中，對將具備本發(fā)明的半導體裝置的發(fā)光裝置用作顯示裝置(顯示器件)的情況進行了說明，但是本發(fā)明并不限定于此。具備本發(fā)明的半導體裝置的發(fā)光裝置，也可以應用于具備例如具有發(fā)光元件的多個像素單向地排列的發(fā)光元件陣列并對感光鼓照射根據圖像數據從發(fā)光元件陣列射出的光且進行曝光的曝光裝置中。
2權利要求
1.一種半導體裝置，其具備 基板；第一晶體管，設置在上述基板的上表面，并具有第一源電極、第一漏電極以及第一柵電極；第二晶體管，設置在上述基板的上表面，并具有第二源電極、第二漏電極以及第二柵電極；源極連接布線，電連接上述第一源電極和上述第二源電極； 漏極連接布線，電連接上述第一漏電極和上述第二漏電極；以及柵極連接布線，電連接上述第一柵電極和上述第二柵電極，上述第一源電極和上述第一漏電極沿第一方向配置，上述第二源電極和上述第二漏電極沿上述第一方向且按與上述第一源電極和上述第一漏電極相反的順序配置，上述源極連接布線和上述漏極連接布線設置在除了與上述第一柵電極、上述第二柵電極以及上述柵極連接布線重疊的區(qū)域之外的區(qū)域。
2.根據權利要求1所述的半導體裝置，其中，上述第一晶體管和上述第二晶體管在上述基板上沿與上述第一方向正交的第二方向鄰接設置，上述第一柵電極、上述第二柵電極以及上述柵極連接布線是設置在上述基板上的相同層的單一導體層。
3.根據權利要求1所述的半導體裝置，其中，上述源極連接布線和上述漏極連接布線的一方具有第一連接布線、以及設置在與上述第一連接布線不同的層并與上述第一連接布線電連接的第二連接布線，上述源極連接布線和上述漏極連接布線的另一方具有設置在隔著絕緣膜與上述第一連接布線或上述第二連接布線的一方不同的層的第三連接布線。
4.根據權利要求3所述的半導體裝置，其中，上述第一連接布線是設置在與上述第一源電極和上述第二源電極、或與上述第一漏電極和上述第二漏電極相同的層的導體層，上述第二連接布線是隔著絕緣膜設置在上述第一源電極和上述第二源電極、或上述第一漏電極和上述第二漏電極的下層側的導體層，上述第三連接布線是設置在與上述第一源電極和上述第二源電極、或與上述第一漏電極和上述第二漏電極相同的層的導體層。
5.根據權利要求4所述的半導體裝置，其中，上述第一晶體管和第二晶體管是反交錯構造的薄膜晶體管，上述第二連接布線是設置在與上述第一柵電極和上述第二柵電極相同的層的導體層。
6.根據權利要求3所述的半導體裝置，其中，上述第一連接布線是隔著絕緣膜設置在上述第一源電極和上述第二源電極、或上述第一漏電極和上述第二漏電極的上層側的導體層，上述第三連接布線是設置在與上述第一源電極和上述第二源電極、或與上述第一漏電極和上述第二漏電極相同的層的導體層。
7.根據權利要求1所述的半導體裝置，其中，上述第一晶體管和上述第二晶體管是反交錯構造的薄膜晶體管。
8.一種發(fā)光裝置，具有在基板上排列的多個像素，其中，上述各像素具有發(fā)光元件和連接于該發(fā)光元件并驅動該發(fā)光元件的驅動元件， 上述驅動元件具備設置在上述基板的上表面并具有第一源電極、第一漏電極以及第一柵電極的第一晶體管；設置在上述基板的上表面并具有第二源電極、第二漏電極以及第二柵電極的第二晶體管；電連接上述第一源電極和上述第二源電極的源極連接布線；電連接上述第一漏電極和上述第二漏電極的漏極連接布線；以及電連接上述第一柵電極和上述第二柵電極的柵極連接布線，上述第一源電極和上述第一漏電極沿第一方向配置，上述第二源電極和上述第二漏電極沿上述第一方向的反方向且按與上述第一源電極和上述第一漏電極相反的順序配置，上述源極連接布線和上述漏極連接布線設置在除了與上述第一柵電極、上述第二柵電極以及上述柵極連接布線重疊的區(qū)域之外的區(qū)域。
9.根據權利要求8所述的發(fā)光裝置，其中，上述第一晶體管和上述第二晶體管在上述基板上沿與上述第一方向正交的第二方向鄰接設置，上述第一柵電極、上述第二柵電極以及上述柵極連接布線是設置在上述基板上的相同層的單一導體層。
10.根據權利要求8所述的發(fā)光裝置，其中，上述源極連接布線和上述漏極連接布線的一方具有第一連接布線、以及設置在與上述第一連接布線不同的層并與上述第一連接布線電連接的第二連接布線，上述源極連接布線和上述漏極連接布線的另一方具有設置在隔著絕緣膜與上述第一連接布線或上述第二連接布線的一方不同的層的第三連接布線。
11.根據權利要求10所述的發(fā)光裝置，其中，上述第一連接布線是設置在與上述第一源電極和上述第二源電極、或與上述第一漏電極和上述第二漏電極相同的層的導體層，上述第二連接布線是隔著絕緣膜設置在上述第一源電極和上述第二源電極、或上述第一漏電極和上述第二漏電極的下層側的導體層，上述第三連接布線是設置在與上述第一源電極和上述第二源電極、或與上述第一漏電極和上述第二漏電極相同的層的導體層。
12.根據權利要求11所述的發(fā)光裝置，其中，上述第一晶體管和第二晶體管是反交錯構造的薄膜晶體管，上述第二連接布線是設置在與上述第一柵電極和上述第二柵電極相同的層的導體層。
13.根據權利要求10所述的發(fā)光裝置，其中，上述第一連接布線是隔著絕緣膜設置在上述第一源電極和上述第二源電極、或上述第一漏電極和上述第二漏電極的上層側的導體層，上述第三連接布線是設置在與上述第一源電極和上述第二源電極、或與上述第一漏電極和上述第二漏電極相同的層的導體層。
14.根據權利要求13所述的發(fā)光裝置，其中，具有設置在上述基板上并連接于上述各像素且對上述各像素供給驅動信號的多個數據線，上述第一連接布線是設置在與上述數據線相同的層的導體層。
15.根據權利要求13所述的發(fā)光裝置，其中，具有設置在比上述各數據線靠下層側并連接于上述各像素且對上述各像素供給驅動電壓的多個電源線，上述第二連接布線是上述電源線。
16.根據權利要求8所述的發(fā)光裝置，其中，上述發(fā)光元件是有機電致發(fā)光元件。
17.一種電子設備，其具備電子設備主體部；以及發(fā)光裝置，被從電子設備主體部供給圖像數據，根據該圖像數據而被驅動，上述發(fā)光裝置具有基板和排列在上述基板的上表面的多個像素，上述各像素具有發(fā)光元件和驅動該發(fā)光元件的驅動元件，上述驅動元件具備設置在基板上并具有第一源電極、第一漏電極以及第一柵電極的第一晶體管；設置在基板上并具有第二源電極、第二漏電極以及第二柵電極的第二晶體管； 電連接上述第一源電極和上述第二源電極的源極連接布線；電連接上述第一漏電極和上述第二漏電極的漏極連接布線；以及電連接上述第一柵電極和上述第二柵電極的柵極連接布線，上述第一源電極和上述第一漏電極沿第一方向配置，上述第二源電極和上述第二漏電極沿上述第一方向且按與上述第一源電極和上述第一漏電極相反的順序配置，上述源極連接布線和上述漏極連接布線設置在除了與上述第一柵電極、上述第二柵電極以及上述柵極連接布線重疊的區(qū)域之外的區(qū)域。
18.根據權利要求17所述的電子設備，其中，上述第一晶體管和上述第二晶體管在上述基板上沿與上述第一方向正交的第二方向鄰接設置，上述第一柵電極、上述第二柵電極以及上述柵極連接布線是設置在上述基板上的相同層的單一導體層。
19.根據權利要求17所述的電子設備，其中，上述源極連接布線和上述漏極連接布線的一方具有第一連接布線、以及設置在與上述第一連接布線不同的層并與上述第一連接布線電連接的第二連接布線，上述源極連接布線和上述漏極連接布線的另一方具有設置在隔著絕緣膜與上述第一連接布線或上述第二連接布線的一方不同的層的第三連接布線。
全文摘要
本發(fā)明涉及半導體裝置、發(fā)光裝置和電子設備。半導體裝置具有在基板上設置的第一晶體管和第二晶體管，上述第一晶體管的第一源電極和第一漏電極沿第一方向配置，上述第二晶體管的第二源電極和第二漏電極沿上述第一方向并按與上述第一源電極和上述第一漏電極相反的順序配置。上述第一源電極和上述第二源電極通過源極連接布線連接，上述第一漏電極和上述第二漏電極通過漏極連接布線連接，上述第一柵電極和上述第二柵電極通過柵極連接布線連接，上述源極連接布線和上述漏極連接布線設置在除了與上述第一柵電極、上述第二柵電極以及上述柵極連接布線重疊的區(qū)域之外的區(qū)域。
文檔編號H01L29/786GK102208411SQ201110081419
公開日2011年10月5日 申請日期2011年3月31日 優(yōu)先權日2010年3月31日
發(fā)明者松本廣, 松田邦宏, 田中幸一 申請人:卡西歐計算機株式會社