專利名稱：最小化芯片邊緣缺陷的方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及制造的半導(dǎo)體芯片陣列，包括圖像傳感器陣列及“片上攝像機(jī)”成像芯片陣列。
背景技術(shù)：
圖像傳感器通常含有具有光敏或光探測元件矩陣或陣列的半導(dǎo)體芯片，該光敏或光探測元件能夠?qū)⒐饩€轉(zhuǎn)換為電荷、電流或電壓。一塊給定芯片的光敏區(qū)域代表了圖像捕捉區(qū)域，也可以稱為成像區(qū)域。這些芯片可以以陣列形式同時制造在一片半導(dǎo)體晶片上。在制造完成后，通過劃片處理，例如在相鄰芯片間機(jī)械地劃片，芯片陣列中單獨(dú)的芯片可以被分離為獨(dú)立的單元，這一劃片處理又被稱為芯片分離處理。在現(xiàn)有的成像陣列芯片中，通過采用機(jī)械鋸切或激光加工在相鄰芯片間劃出溝槽，芯片陣列中單獨(dú)的芯片得以實(shí)現(xiàn)分離。在通過例如使用金剛鉆鋸的機(jī)械鋸切方式分離芯片時，普遍存在的不利影響在于，會在芯片邊緣形成由芯片物質(zhì)切割引起的碎片及機(jī)械變形，進(jìn)而導(dǎo)致沿切割線的芯片邊緣累積的機(jī)械應(yīng)力。在采用激光劃片分離芯片時，高強(qiáng)度的激光束會在芯片邊緣材料中形成熱應(yīng)力，該熱應(yīng)力同樣會在局部邊緣累積。對于芯片陣列中的每一芯片，所述應(yīng)力，無論起源于機(jī)械應(yīng)力還是熱應(yīng)力，均會在接近劃線的芯片外圍邊緣上累積并殘留為殘余應(yīng)力。在所述芯片為多芯片圖像傳感器一部分的情況下，該多芯片圖像傳感器又被稱為“鑲嵌陣列(mosaic array)”，每一相同芯片的物理邊緣會靠近該獨(dú)立芯片的光敏區(qū)域，由于所述累積的殘余應(yīng)力會使得接近劃線的光敏元件(像素)位置具有較高的“暗信號”產(chǎn)生率或暗電流，所述累積的殘余應(yīng)力會干擾圖像傳感器的正常工作。因此，盡管芯片邊緣從技術(shù)上講仍位于成像芯片的光敏區(qū)域內(nèi)，但相較于成像芯片的其他區(qū)域，所述芯片邊緣可能表現(xiàn)出非預(yù)期地不同的、或者較高的暗信號產(chǎn)生率。因此光電特性在芯片邊緣變得不一致，并在成像系統(tǒng)中產(chǎn)生不良效應(yīng)。因此，一種解決方案是通過增加相鄰芯片間的距離來采用較大的芯片間隔，從而在芯片的光敏成像邊緣與分離切口或劃線間允許較大的邊緣間隙。然而，由于相應(yīng)地增加了為實(shí)現(xiàn)給定功能或應(yīng)用所需的芯片陣列的尺寸，以及隨之產(chǎn)生的成本增加，這會引起另外的不期望的結(jié)果。在另一個更具體的例子中，含有用于焦平面成像陣列的電荷耦合器件(CCD)成像元件，該焦平面成像陣列用于天文、醫(yī)療數(shù)字X射線，以及其他應(yīng)用。在該例子中，可能要求具有最少“死區(qū)”，或者相鄰間隙，即成像陣列中任意兩個相鄰芯片的光敏區(qū)域之間的距離。另一個要求可能是給定芯片的成像區(qū)域各處的前述暗信號產(chǎn)生率最低，以及更寬泛地，確保CCD成像芯片的全部成像區(qū)域具有一致的暗信號產(chǎn)生率以及其他光電特性。為解決上述問題，需要提供一種能夠在芯片陣列的芯片分離過程中避免芯片邊緣的材料碎片與變形，并且避免或者至少最小化產(chǎn)生的機(jī)械和/或熱應(yīng)力的技術(shù)，由此形成增強(qiáng)的、一致的包含有成像芯片的芯片邊緣的成像區(qū)域，同時使得相鄰芯片的“死區(qū)”或相鄰間隔最小化。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個實(shí)施例，提供了一種配置相鄰芯片的芯片相鄰邊的方法，該相鄰芯片位于形成在半導(dǎo)體襯底層上的半導(dǎo)體芯片陣列中。所述芯片陣列中的每一芯片含有位于所述襯底層上的電路層。所述電路層具有電路層厚度，所述襯底層具有襯底層厚度。所述方法包括沿芯片相鄰邊刻蝕溝道至超過電路層厚度的深度，以及劃溝槽至穿透襯底層厚度的深度，該溝槽沿刻蝕溝道對準(zhǔn)地被劃刻，并且部分地包含所述溝道。在一個實(shí)施例中，所述半導(dǎo)體芯片陣列含有成像芯片陣列。在另一實(shí)施例中，所述成像芯片陣列中的成像芯片包括CXD圖像傳感器陣列。在又一實(shí)施例中，所述成像芯片陣列中的成像芯片包括CMOS圖像傳感器陣列。 在另一變化的實(shí)施例中，所述半導(dǎo)體芯片陣列包括由存儲器、處理器、微機(jī)械元件和光學(xué)元件構(gòu)成的元件組中選擇的元件。所述刻蝕步驟可以包括化學(xué)刻蝕。所述劃刻步驟可以包括通過機(jī)械式鋸切的劃刻。在又一實(shí)施例中，劃刻步驟包括劃溝槽以使溝槽與溝道的芯片相鄰邊間隔2至8微米的距離。還提供了一對相鄰芯片，位于成像裝置的半導(dǎo)體芯片陣列中，所述一對相鄰芯片包括具有第一相鄰邊的第一芯片與具有第二相鄰邊的第二芯片，所述第一與第二芯片相鄰邊在相鄰位置對準(zhǔn)，所述相鄰芯片對的每一芯片具有位于襯底層上的電路層，所述電路層具有電路層厚度，所述襯底層具有襯底層厚度。所述相鄰芯片對包括各自的第一溝道與第二溝道，所述第一溝道與第二溝道被刻蝕到超過電路層厚度的深度，該溝道對大體上與各自的相鄰的第一芯片邊及第二芯片邊重合；以及相鄰設(shè)置的各自的第一劃刻溝槽壁與第二劃刻溝槽壁，其中，在沿各自的第一芯片邊與第二芯片邊形成有各自的第一刻蝕肩狀殘留與第二刻蝕肩狀殘留，所述第一與第二刻蝕肩狀殘留提供了由刻蝕溝道至各自的第一劃刻溝槽壁與第二劃刻溝槽臂的過渡。在一個實(shí)施例中，成像裝置芯片的相鄰芯片對包括CXD圖像傳感器陣列。在另一實(shí)施例中，成像裝置芯片的相鄰芯片對包括CMOS圖像傳感器陣列。


結(jié)合以下附圖僅示例性地對本發(fā)明進(jìn)行描述，其中圖I是示出通常地與芯片相關(guān)的特征的半導(dǎo)體芯片陣列的剖視圖；圖2a示出了，在一個例子中，在芯片邊配置方法的刻蝕操作后芯片相鄰邊的細(xì)節(jié);圖2b示出了，在一個例子中，在劃刻操作后圖2a的芯片相鄰邊的細(xì)節(jié)；圖3為示出了芯片邊緣配置方法的一個實(shí)施例中的一系列操作的流程圖；圖4a和4b示出了通過采用在此描述的芯片邊配置技術(shù)可獲得的“暗信號”生成率降低的一個例子。
具體實(shí)施例方式在此所使用的名詞“相鄰芯片”是指具有根據(jù)在此提供和描述的技術(shù)配置的芯片邊的芯片，而不論所述芯片邊是否實(shí)際布置為與另一芯片邊相鄰。例如，芯片邊可以被配置用于相鄰，但也可能在實(shí)際布置時未被設(shè)置于相鄰，例如在具有單列的成像芯片陣列中。在例如單列芯片陣列的布置中，盡管芯片邊并不實(shí)際布置為與另一芯片邊相鄰，將芯片邊配置為相鄰邊可以最小化不良芯片邊效應(yīng)，該不良芯片邊效應(yīng)可能與那里的殘余應(yīng)力相關(guān)(如前述)。圖I是示出通常地與芯片相關(guān)的特征的半導(dǎo)體芯片陣列的剖視圖。半導(dǎo)體襯底層102上形成有具有一對相鄰芯片103與105的半導(dǎo)體芯片陣列101，該半導(dǎo)體襯底層102又被稱為體硅層102。在相鄰位置，芯片103具有邊104，芯片105具有邊106。外延層或電路層108均勻分布于整個半導(dǎo)體晶片，所述半導(dǎo)體晶片具有晶片頂面110。例如芯片103，105的獨(dú)立芯片的功能電路，形成于外延層108的頂面110。外延層108示出為具有外延層厚度109，襯底層102具有襯底層厚度111。在現(xiàn)有技術(shù)的芯片分離工藝中，芯片103與105可以通過機(jī)械鋸切或激光切割沿劃刻槽107分離。半導(dǎo)體芯片陣列101可以是成像芯片陣列，例如CXD圖像傳感器陣列或互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)傳感器陣列。對于在此描述的成像裝置領(lǐng)域，本領(lǐng)域技術(shù)人員應(yīng)該理解，這里的技術(shù)及實(shí)施例也可應(yīng)用于其他領(lǐng)域及裝置(包括但不限于存儲器(SRAM，DRAM,快閃存儲器)，處理器，微機(jī)械元件和光學(xué)元件)，這些領(lǐng)域或裝置中不期望的或不良的半導(dǎo)體芯片邊緣效應(yīng)可能與機(jī)械應(yīng)力有關(guān)或由機(jī)械應(yīng)力引起。圖2a示出了在芯片相鄰邊配置方法的刻蝕操作后的芯片103。溝道201被刻蝕至超過外延層厚度109的深度203?？涛g形成的溝道201的側(cè)壁204在合理的精度范圍內(nèi)垂直于晶片表面110，并且所述側(cè)壁204盡可能地靠近芯片103的邊。在一個實(shí)施例中，溝道201被刻蝕得大體上與芯片邊104重合，使得側(cè)壁204與芯片邊104間隔0至2微米的距離?？涛g形成的溝道201可以被刻蝕至顯著超過外延層108厚度的深度。體硅層或襯底層102具有極低的少數(shù)載流子壽命，因此即使存在機(jī)械應(yīng)力，其也不造成產(chǎn)生暗信號。圖2b示出了在芯片邊配置方法的劃刻操作后的芯片103，所述劃刻操作是在前述圖2a示出的刻蝕操作之后進(jìn)行的?？紤]到所采用的特定劃刻操作的操作容差，例如機(jī)械鋸切或類似技術(shù)，劃刻槽或劃刻道206可以被劃刻成盡實(shí)際可能地接近溝道端204。在一個實(shí)施例中，溝槽206可以被劃刻至間隔刻蝕溝道201的溝道端204約2至8微米。溝槽206被劃刻穿透襯底層厚度111。顯然地，溝槽206大體上沿刻蝕溝道201對準(zhǔn)，且部分重疊于該刻蝕溝道201。本文中的大體上地對準(zhǔn)，是指在正負(fù)5度的范圍內(nèi)平行地對準(zhǔn)。根據(jù)圖2b的剖面圖更顯然地看出，通過部分地重疊于溝道201，溝槽206部分地包含刻蝕溝道201。由于劃刻溝槽206位于芯片103的相鄰邊104的圖像敏感區(qū)域之外，切割劃刻溝槽206至半導(dǎo)體襯底層102并不會損害成像芯片的信號質(zhì)量。在此描述的芯片相鄰邊配置方法的特性顯見于圖2b，其中形成有刻蝕溝道201的刻蝕肩狀殘留205，該刻蝕肩狀殘留205示出了由刻蝕溝道201至劃刻溝槽206的劃刻側(cè)壁、207的物理過渡。圖3示出了芯片相鄰邊配置方法300的一系列操作步驟的一個實(shí)施例的流程圖。所述方法包括，在步驟301，刻蝕溝道201至超過外延層厚度108的深度203。刻蝕溝道201大體上與晶片表面110相平行且接近垂直于側(cè)壁104?？涛g步驟301通常采用傳統(tǒng)化學(xué)刻蝕，例如等離子刻蝕進(jìn)行。接著，在步驟302，溝槽206被劃刻至深于刻蝕溝道201的厚度203的深度，至襯底層厚度111。溝槽206被劃刻成大體上對準(zhǔn)于且部分地包含刻蝕溝道201?？梢圆捎媒饎傘@鋸或類似技術(shù)機(jī)械地進(jìn)行這一步驟中的劃刻操作。圖4a和4b示出了通過采用芯片邊配置技術(shù)通常可獲得的“暗信號”生成率降低的一個例子。圖4a，4b中的縱軸401示出了不同光強(qiáng)水平下數(shù)字讀出的傳感器信號。圖4a，4b中的橫軸402示出了沿芯片像素陣列的列的變化。圖4a是通過采用金剛鉆鋸的現(xiàn)有機(jī)械劃片方式分離的芯片上所測得的曲線，而圖4b是通過在此描述的刻蝕-劃刻方法300配置的芯片上所測得的曲線。對比這兩張圖片可以看出，在此描述的芯片相鄰邊配置方法大大降低了來自接近劃線路徑的傳感器列404的暗信號峰值403。顯然地，在此描述的芯片相鄰邊配置方法使得能夠制造大成像面積傳感陣列，該陣列沒有，或者僅有相對極低的，與成像芯片的外圍邊緣像素相關(guān)的暗電流峰值，因而避免了與暗電流峰值相關(guān)的潛在的傳感器數(shù)據(jù)損失，此外，還最小化了前述的芯片鑲嵌陣列中的“死區(qū)”或相鄰間隔，使得相鄰的芯片可以更緊密地排布。應(yīng)注意到，在此描述的芯片相鄰邊配置方法還可以應(yīng)用于除成像芯片陣列外的其他半導(dǎo)體芯片陣列。雖然本發(fā)明的優(yōu)選實(shí)施例是以成像芯片陣列為例進(jìn)行描述的，但應(yīng)認(rèn)識到，而且實(shí)際上也可以為本領(lǐng)域技術(shù)人員所理解，在此提出的方案可以被應(yīng)用于其他類 型的半導(dǎo)體芯片陣列，例如包括制造于其上的裝置和元件，這些裝置和元件例如但不限于存儲器元件(SRAM，DRAM，快閃存儲器)、處理器器件、微機(jī)械元件、以及光學(xué)元件的任意組合。相應(yīng)地，本領(lǐng)域普通技術(shù)人員可以理解在此描述的具體實(shí)施例是示例性的而不必是全面的，并且可以在不背離權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以做出各種改變。
權(quán)利要求
1.一種配置相鄰芯片的芯片相鄰邊的方法，所述相鄰芯片位于形成在半導(dǎo)體襯底層上的半導(dǎo)體芯片陣列中，所述芯片陣列中的每一芯片包括設(shè)置于所述襯底層上的電路層，所述電路層具有電路層厚度，所述襯底層具有襯底層厚度，所述方法包括 沿芯片相鄰邊刻蝕溝道至超過所述電路層厚度的深度；以及 劃溝槽至穿透所述襯底層厚度的深度，所述溝槽沿所述刻蝕溝道對準(zhǔn)地被劃刻，并且部分地包含所述溝道。
2.根據(jù)權(quán)利要求I所述的方法，其中所述半導(dǎo)體芯片陣列包括成像芯片陣列。
3.根據(jù)權(quán)利要求2所述的方法，其中所述成像芯片陣列中的成像芯片包括CCD圖像傳感器陣列。
4.根據(jù)權(quán)利要求2所述的方法，其中所述成像芯片陣列中的成像芯片包括CMOS圖像傳感器陣列。
5.根據(jù)權(quán)利要求I所述的方法，其中所述半導(dǎo)體芯片陣列包括由存儲器、處理器、微機(jī)械元件和光學(xué)元件組成的元件組中選擇的元件。
6.根據(jù)權(quán)利要求I所述的方法，其中所述刻蝕包括化學(xué)刻蝕。
7.根據(jù)權(quán)利要求I所述的方法，其中所述劃刻包括通過機(jī)械式鋸切的劃刻。
8.根據(jù)權(quán)利要求I所述的方法，包括劃刻以使所述溝槽與所述溝道的所述芯片相鄰邊間隔2至8微米的距離。
9.一對相鄰芯片，位于成像裝置的半導(dǎo)體芯片陣列中，所述一對相鄰芯片包括具有第一相鄰邊的第一芯片與具有第二相鄰邊的第二芯片，所述第一與第二芯片相鄰邊被相鄰地對準(zhǔn)，所述一對相鄰芯片的每一個芯片具有位于襯底層上的電路層，所述電路層具有電路層厚度，所述襯底層具有襯底層厚度，所述一對相鄰芯片包括 各自的第一與第二溝道，所述第一與第二溝道被刻蝕至超過所述電路層厚度的深度，所述溝道對大體上與各自的所述第一相鄰邊及所述第二相鄰邊重合；以及 各自的第一與第二劃刻溝槽壁，所述第一與第二劃刻溝槽壁被相鄰地設(shè)置； 其中，在沿各自的所述第一與第二相鄰邊形成有各自的第一與第二刻蝕肩狀殘留，所述第一與第二刻蝕肩狀殘留提供由所述刻蝕溝道至各自的所述第一與第二劃刻溝槽壁的過渡。
10.根據(jù)權(quán)利要求9所述的一對相鄰芯片，其中所述成像裝置的芯片包括C⑶圖像傳感器陣列。
11.根據(jù)權(quán)利要求9所述的一對相鄰芯片，其中所述成像裝置的芯片包括CMOS圖像傳感器陣列。
12.根據(jù)權(quán)利要求9所述的一對相鄰芯片，其中所述相鄰芯片對包括由存儲器、處理器、微機(jī)械元件和光學(xué)元件組成的元件組中選擇的元件。
全文摘要
一種配置相鄰芯片的芯片相鄰邊的方法，該相鄰芯片位于形成在半導(dǎo)體襯底層上的半導(dǎo)體芯片陣列中。所述芯片含有位于所述襯底層上的電路層。所述電路層具有電路層厚度，所述襯底層具有襯底層厚度。所述方法包括沿芯片相鄰邊刻蝕形成溝道，該溝道深度超過電路層厚度；劃透襯底層形成溝槽，該溝槽沿刻蝕溝道對準(zhǔn)地被劃刻，并且部分地包含所述溝道。
文檔編號H01L27/146GK102637640SQ201110039439
公開日2012年8月15日 申請日期2011年2月9日 優(yōu)先權(quán)日2011年2月9日
發(fā)明者列奧尼德·余·拉左夫斯基 申請人:達(dá)爾薩公司