專利名稱：芯片級互連線缺陷分析方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片失效分析領(lǐng)域，尤其涉及芯片級互連線缺陷的分析方法。
背景技術(shù)：
電學(xué)測試與失效分析伴隨著整個芯片制造工藝，對芯片的產(chǎn)量和質(zhì)量有著至關(guān)重 要的影響。從設(shè)計(jì)階段到封裝的IC，需要經(jīng)過例如生產(chǎn)前的IC設(shè)計(jì)驗(yàn)證、硅片制造過程中 的在線參數(shù)測試、硅片制造后(管芯)的硅片揀選測試、封裝的IC的可靠性測試、IC終端 產(chǎn)品在使用時(shí)的終測。每一道電學(xué)測試之后，都會對不良芯片進(jìn)行失效分析。芯片級互連線缺陷分析，主要用于對硅片制造后失效的芯片(包括管芯、封裝的 IC以及IC成品)進(jìn)行缺陷分析，分析之前需要對芯片解封裝(如果芯片已經(jīng)完成封裝)、 去掉金屬層、露出互連線，每根互連線均與半導(dǎo)體器件的一個電極相連。芯片級互連線缺陷分析所使用的設(shè)備是掃描電子顯微鏡(SEM)，眾所周知，掃描電 子顯微鏡(SEM)是一種具有10 30萬倍放大能力，精度和準(zhǔn)確度能夠達(dá)到2nm的測量儀 器，自從上個世紀(jì)90年代初期便被廣泛的應(yīng)用于檢測關(guān)鍵尺寸的主要儀器。它通過產(chǎn)生高 度聚焦的電子束掃描目標(biāo)，同時(shí)用探測器測量最終散射電子(二次電子)，是一種新型的非 破壞、非接觸檢測工具。與半導(dǎo)體器件的不同部分連接的互連線接收到掃描電子顯微鏡發(fā)射的電子束后， 散射出的電子是不同的，其原理可以參考圖5，一個CMOS器件由N-阱P+摻雜源/漏的PMOS 和P-阱N+摻雜源/漏的NMOS組成，則互連線分別與PMOS和NMOS的柵極、PMOS的P+摻 雜源/漏極、NMOS的N+摻雜源/漏極連接。首先，電量為E的電子束以IKeV左右能量打 到金屬材質(zhì)的互連線上，互連線上被激發(fā)出電量大于E的電子束，互連線呈正電狀態(tài)，圖5 中與柵極Gate、PM0S的P+摻雜源/漏極、NMOS的N+摻雜源/漏極連接的互連線都呈正電 狀態(tài)；之后，PMOS上，與P+摻雜連接的互連線帶正電，此時(shí)P+摻雜源/漏與N-阱形成的PN 結(jié)處于正向偏置狀態(tài)，能夠持續(xù)將互連線上的正電導(dǎo)出，所以互連線會持續(xù)地散射出更多 的電子；NOMS上，與N+摻雜連接的互連線帶正電，此時(shí)N+摻雜源/漏與P-阱形成的PN結(jié) 處于反向偏置狀態(tài)，只能夠?qū)⒒ミB線上的少量正電導(dǎo)出，正電荷在互連線上積累較多，所以 互連線只會繼續(xù)散射出少量電子；與柵極連接的互連線受到電子束的激發(fā)后由于柵極呈浮 動狀態(tài)，不能將互連線上的正電導(dǎo)出，正電荷在互連線上大量積累，因此互連線只會散射出 更少電子。探測器探測到散射的電子后，根據(jù)接收到的電子濃度自動生成電壓比較圖，該電 壓比較圖以黑色(或者灰色)為背景，收到電子較多的互連線(與P+摻雜連接)呈高亮狀 態(tài)，收到電子較少的互連線(與N+摻雜連接)呈較暗狀態(tài)，收到電子最少的互連線(與柵 極連接)呈最暗狀態(tài)，電壓比較圖上的互連線的位置是芯片上互連線位置的等比放大?，F(xiàn)有的利用掃描電子顯微鏡的芯片級互連線缺陷分析方法，通常包括如下步驟 首先，用掃描電子顯微鏡掃描至少一個經(jīng)過揀選的無缺陷芯片的某一特定位置，得到其互 連線的電壓比較圖；其次，用掃描電子顯微鏡掃描待分析的芯片的同一特定位置，得到其互 連線的電壓比較圖；最后，將兩幅電壓比較圖進(jìn)行對比，分析找出不吻合的點(diǎn)，則說明該位置的半導(dǎo)體器件結(jié)構(gòu)出現(xiàn)故障?，F(xiàn)有檢測方法比較麻煩，它需要至少兩次掃描，比較浪費(fèi)時(shí)間，而且挑選出的無缺 陷芯片(樣品)可能會因?yàn)槟撤N原因受到損壞，這就會導(dǎo)致后續(xù)分析出錯。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是克服現(xiàn)有技術(shù)比較浪費(fèi)時(shí)間而且可能受到干擾的 不足，提供一種更加簡便可靠的芯片級互連線缺陷分析方法。本發(fā)明所采用的技術(shù)手段是一種芯片級互連線缺陷分析方法，包括如下步驟 首先，分析芯片的gds設(shè)計(jì)圖，確定每一根互連線對應(yīng)的器件電極的性質(zhì)，根據(jù)與不同電極 連接的互連線能夠被激發(fā)出的電子強(qiáng)度差異繪制標(biāo)準(zhǔn)互連線電壓比較圖；其次，用掃描電 子顯微鏡對待測芯片的互連線進(jìn)行掃描，根據(jù)與不同電極連接的互連線被激發(fā)出的電子強(qiáng) 度差異得到待比較互連線電壓比較圖；兩圖相比，根據(jù)差異得出不良器件位置所在。作為優(yōu)選的實(shí)施方式，待分析的器件為由PMOS與NMOS構(gòu)成的CMOS，所述繪制標(biāo) 準(zhǔn)互連線電壓比較圖的方法為，黑色為背景，以芯片上特定的選定區(qū)域?yàn)閳D形輪廓，根據(jù)圖 形輪廓相對gds圖的放大比例在圖形輪廓上逐一定位互連線，畫一個方框表示該互連線， 根據(jù)該互連線所連接的電極的性質(zhì)確定該方框內(nèi)填充圖案的明暗，且與PMOS的源或漏極、 NMOS的源或漏極、柵極對應(yīng)的填充顏色依次加深。 進(jìn)一步優(yōu)選來說，待比較互連線電壓比較圖所對應(yīng)的芯片位置與標(biāo)準(zhǔn)互連線電壓 比較圖所對應(yīng)的芯片位置相同；待比較互連線電壓比較圖與標(biāo)準(zhǔn)互連線電壓比較圖的放大 比例相同。由于上述技術(shù)方案的實(shí)施，本發(fā)明所能取得的技術(shù)效果是首先，從gds圖生成的 標(biāo)準(zhǔn)互連線電壓比較圖非?？煽?；而且，計(jì)算機(jī)通過簡單指令運(yùn)算就能得出標(biāo)準(zhǔn)互連線電 壓比較圖，不需要置備樣品，不僅時(shí)間大為縮短、降低成本，而且能夠避免因?yàn)椤皹悠贰钡墓?障而出現(xiàn)錯誤。


圖1為本發(fā)明的流程圖；圖2顯示了一片芯片的某一特定局部互連線分布情況(gds圖的簡化原理圖)；圖3顯示了圖2所得出的標(biāo)準(zhǔn)互連線的電壓比較圖；圖4顯示了對一片待分析芯片的某一特定局部的互連線用掃描電子顯微鏡掃描 后得到的待比較電壓比較圖；圖5顯示了一個CMOS器件中與柵極、P+摻雜、N+摻雜連接的互連線受到電子激發(fā)之后，所激發(fā)的電流的不同情況。
具體實(shí)施例方式參見圖1所示的本發(fā)明的流程圖。在對一失效芯片進(jìn)行互連線缺陷分析之前，需要對芯片解封裝(如果芯片已經(jīng)完 成封裝)、去掉金屬層、露出互連線，每根互連線均與半導(dǎo)體器件的一個電極相連，該電極可 能是多晶硅柵級、N+摻雜、N-摻雜、P+摻雜、P-摻雜等。當(dāng)掃描電子顯微鏡(SEM)向這些互連線發(fā)射電子束后，由于不同電極的正電荷導(dǎo)出能力差異，與不同性質(zhì)電極連接的互連 線所散射出的電子的濃度是不相同的，因此在掃描電子顯微鏡探測器中成像的顏色深淺也 不相同。這些是現(xiàn)有技術(shù)，本發(fā)明不再贅述。參見圖1，本發(fā)明的芯片級互連線缺陷分析方法，要求首先分析芯片的gds設(shè)計(jì) 圖，確定每一根互連線對應(yīng)的器件電極的性質(zhì)。每個芯片都是按照gds圖紙的設(shè)計(jì)規(guī)則一層一層制造的，每一根互連線所對應(yīng)的 器件電極的性質(zhì)也是確定的。鎖定一根互連線之后，能夠在gds圖紙上查找到該互連線所 對應(yīng)的器件電極的性質(zhì)。參見圖2，同樣以一個由N-阱P+摻雜源/漏的PMOS和P-阱N+摻雜源/漏的 NMOS組成的CMOS器件的一部分為例來說明。圖中分別用實(shí)線框定的區(qū)域表示柵極區(qū)、用虛 線框定的區(qū)域表示NMOS的N+摻雜源/漏極、用點(diǎn)框定的區(qū)域表示PMOS的P+摻雜源/漏極 (在gds圖中，一般會用不同顏色以及不同填充圖案表示不同的區(qū)域，圖2僅用作原理示意， 未必與實(shí)際gds圖相同)，分別用五角星代表與P+摻雜連接的互連線、方塊代表與N+摻雜 連接的互連線、三角形代表與多晶硅柵級連接的互連線(在實(shí)際gds圖中可能是方塊，圖2 也僅作原理示意)?；ミB線的性質(zhì)確定是通過對該CMOS器件的gds圖紙對應(yīng)查找得出的， 互連線的實(shí)際形狀并不受圖2限制。參見圖1，確定每一根互連線對應(yīng)的器件電極的性質(zhì)之后，根據(jù)與不同電極連接的 互連線能夠被激發(fā)出的電子強(qiáng)度差異繪制標(biāo)準(zhǔn)互連線電壓比較圖。與P+摻雜、N+摻雜、多晶硅柵級連接的互連線被激發(fā)之后，能夠散射出的電子的 濃度分別是多、較少、很少，與之相對應(yīng)的光強(qiáng)分別是亮、較暗、很暗(參見背景技術(shù)中的 原理說明)。以黑色為背景，以芯片上特定的選定區(qū)域?yàn)閳D形輪廓，根據(jù)圖形輪廓相對gds 圖的放大(縮小)比例在圖形輪廓上定位某一互連線，畫一個方框表示該互連線，根據(jù)該互 連線所連接的電極的性質(zhì)確定該方框內(nèi)填充圖案的明暗，例如P+摻雜為淺色填充、N+摻雜 為較深色填充、多晶硅柵級為最深色填充，形成標(biāo)準(zhǔn)互連線電壓比較圖。對應(yīng)于圖2，繪制出 圖3所示的標(biāo)準(zhǔn)互連線電壓比較圖。由于每個器件都是根據(jù)其gds圖制造的，因此，從gds 圖生成的標(biāo)準(zhǔn)互連線電壓比較圖非?？煽浚欢?，計(jì)算機(jī)通過簡單指令運(yùn)算就能得出標(biāo)準(zhǔn) 互連線電壓比較圖，不需要置備樣品，不僅時(shí)間大為縮短、降低成本，而且能夠避免因?yàn)椤皹?品”的故障而出現(xiàn)錯誤。參見圖1，用掃描電子顯微鏡對待測芯片的互連線進(jìn)行掃描。該步驟與現(xiàn)有技術(shù)相同，與不同電極連接的互連線能被激發(fā)出不同強(qiáng)度的電子。參見圖1，掃描之后，根據(jù)與不同電極連接的互連線被激發(fā)出的電子強(qiáng)度差異得到 待比較互連線電壓比較圖。由于與不同電極連接的互連線能被激發(fā)出不同強(qiáng)度的電子，則掃描電子顯微鏡能 夠自動生成被掃描芯片的電壓比較圖，該圖以黑色或灰色為背景，不同亮度的圓點(diǎn)表示與 不同電極連接的互連線，且電壓比較圖上互連線的位置是芯片上互連線位置的等比放大。 從該電壓比較圖上截取特定選定區(qū)域作為待比較互連線電壓比較圖，參見圖4，該待比較互 連線電壓比較圖所對應(yīng)的芯片位置與標(biāo)準(zhǔn)互連線電壓比較圖所對應(yīng)的芯片位置相同，且待 比較互連線電壓比較圖與標(biāo)準(zhǔn)互連線電壓比較圖的放大比例也相同?？梢詫Υ容^互連線 電壓比較圖或者標(biāo)準(zhǔn)互連線電壓比較圖進(jìn)行灰度修正直至二者灰度近似或相同，便于后續(xù)比較。參見圖1，得到待比較互連線電壓比較圖與標(biāo)準(zhǔn)互連線電壓比較圖之后，對兩圖進(jìn) 行比較，根據(jù)差異得出不良器件位置所在。用肉眼可以看出，圖4上的Er點(diǎn)是較暗，而圖3上對應(yīng)的點(diǎn)是亮，則可以確定Er 點(diǎn)在制造時(shí)存在缺陷，為不良點(diǎn)。本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的 保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種芯片級互連線缺陷分析方法，其特征在于包括如下步驟首先，分析芯片的gds設(shè)計(jì)圖，確定每一根互連線對應(yīng)的器件電極的性質(zhì)，根據(jù)與不同電極連接的互連線能夠被激發(fā)出的電子強(qiáng)度差異繪制標(biāo)準(zhǔn)互連線電壓比較圖；其次，用掃描電子顯微鏡對待測芯片的互連線進(jìn)行掃描，根據(jù)與不同電極連接的互連線被激發(fā)出的電子強(qiáng)度差異得到待比較互連線電壓比較圖；兩圖相比，根據(jù)差異得出不良器件位置所在。
2.根據(jù)權(quán)利要求1所述的芯片級互連線缺陷分析方法，其特征在于待分析的器件為 由PMOS與NMOS構(gòu)成的CMOS，所述繪制標(biāo)準(zhǔn)互連線電壓比較圖的方法為，黑色為背景，以芯 片上特定的選定區(qū)域?yàn)閳D形輪廓，根據(jù)圖形輪廓相對gds圖的放大比例在圖形輪廓上逐一 定位互連線，畫一個方框表示該互連線，根據(jù)該互連線所連接的電極的性質(zhì)確定該方框內(nèi) 填充圖案的明暗，且與PMOS的源或漏極、NMOS的源或漏極、柵極對應(yīng)的填充顏色依次加深。
3.根據(jù)權(quán)利要求1所述的芯片級互連線缺陷分析方法，其特征在于待比較互連線電 壓比較圖所對應(yīng)的芯片位置與標(biāo)準(zhǔn)互連線電壓比較圖所對應(yīng)的芯片位置相同。
4.根據(jù)權(quán)利要求3所述的芯片級互連線缺陷分析方法，其特征在于待比較互連線電 壓比較圖與標(biāo)準(zhǔn)互連線電壓比較圖的放大比例相同。
5.根據(jù)權(quán)利要求3所述的芯片級互連線缺陷分析方法，其特征在于繪制待比較互連 線電壓比較圖之后，還包括對待比較互連線電壓比較圖或者標(biāo)準(zhǔn)互連線電壓比較圖進(jìn)行灰 度修正，直至二者灰度相同。
全文摘要
本發(fā)明涉及一種芯片級互連線缺陷分析方法，包括如下步驟首先，分析芯片的gds設(shè)計(jì)圖，確定每一根互連線對應(yīng)的器件電極的性質(zhì)，根據(jù)與不同電極連接的互連線能夠被激發(fā)出的電子強(qiáng)度差異繪制標(biāo)準(zhǔn)互連線電壓比較圖；其次，用掃描電子顯微鏡對待測芯片的互連線進(jìn)行掃描，根據(jù)與不同電極連接的互連線被激發(fā)出的電子強(qiáng)度差異得到待比較互連線電壓比較圖；兩圖相比，根據(jù)差異得出不良器件位置所在。從gds圖生成的標(biāo)準(zhǔn)互連線電壓比較圖非?？煽浚欢?，計(jì)算機(jī)通過簡單指令運(yùn)算就能得出標(biāo)準(zhǔn)互連線電壓比較圖，不需要置備樣品，不僅時(shí)間大為縮短、降低成本，而且能夠避免因?yàn)椤皹悠贰钡墓收隙霈F(xiàn)錯誤。
文檔編號G01N23/225GK101988910SQ200910055899
公開日2011年3月23日 申請日期2009年8月4日 優(yōu)先權(quán)日2009年8月4日
發(fā)明者潘國華, 袁遠(yuǎn)東, 鄭勇 申請人:中芯國際集成電路制造(上海)有限公司