專利名稱：一種非易失性存儲(chǔ)單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及半導(dǎo)體存儲(chǔ)器件，尤其涉及一種非易失性存儲(chǔ)單元及其制造方法。
背景技術(shù)：
非易失性存儲(chǔ)器芯片廣泛用于電子產(chǎn)品、計(jì)算機(jī)、通訊器件、消費(fèi)電子以及其他需要數(shù)據(jù)掉電保存的應(yīng)用上。非易失性存儲(chǔ)器包括多種類型，其中，EPR0M、閃存(Flash Memory)等類型均具有編程與擦寫功能。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種非易失性存儲(chǔ)單元及其制造方法，其與現(xiàn)有邏輯工藝尤其是深亞微米邏輯工藝完全兼容，并且存儲(chǔ)單元的面積可隨工藝的縮小而縮小。根據(jù)本發(fā)明的一方面，提供了一種非易失性存儲(chǔ)單元，包括由漏極、源極、柵極和襯底構(gòu)成的晶體管；晶體管包括第一重?fù)诫s區(qū)、第二重?fù)诫s區(qū)、多晶硅層、襯底、非對(duì)稱輕摻雜區(qū)、第一側(cè)墻、第二側(cè)墻和氧化硅層；其中，氧化硅層位于襯底上；多晶硅層、第一側(cè)墻、第二側(cè)墻均位于氧化硅層上；第一側(cè)墻、第二側(cè)墻分別位于多晶硅層的兩側(cè)；非對(duì)稱輕摻雜區(qū)鄰接于第二重?fù)诫s區(qū)和氧化硅層。根據(jù)本發(fā)明的一個(gè)特征，所述第一側(cè)墻，用于存儲(chǔ)電荷。根據(jù)本發(fā)明的另一個(gè)特征，所述氧化硅層的厚度等于標(biāo)準(zhǔn)半導(dǎo)體邏輯工藝下的厚柵氧晶體管的氧化硅層的厚度。根據(jù)本發(fā)明的另一個(gè)特征，所述晶體管為NMOS晶體管。根據(jù)本發(fā)明的另一方面，提供了一種根據(jù)所述非易失性存儲(chǔ)單元制造的非易失性存儲(chǔ)器。根據(jù)本發(fā)明的另一方面，提供了一種非易失性存儲(chǔ)單元的版圖，包括有源區(qū)層、多晶硅層、漏源注入?yún)^(qū)層和輔助層，其中，輔助層用于覆蓋位于多晶硅層兩側(cè)中的一側(cè)的有源區(qū)層。根據(jù)本發(fā)明的另一個(gè)特征，輔助層的尺寸和形狀能夠根據(jù)預(yù)定設(shè)計(jì)規(guī)則進(jìn)行設(shè)定。
根據(jù)本發(fā)明的另 一方面，提供了一種根據(jù)所述版圖生成的掩膜版圖形，包括有源區(qū)層、多晶硅層、漏源注入?yún)^(qū)層和非對(duì)稱輕摻雜注入層，其中，根據(jù)預(yù)定邏輯運(yùn)算公式對(duì)漏源注入?yún)^(qū)層和輔助層進(jìn)行邏輯運(yùn)算，使在所述輔助層覆蓋的所述有源區(qū)層中不進(jìn)行輕摻雜注入，從而獲得所述非對(duì)稱輕摻雜注入層。根據(jù)本發(fā)明的一個(gè)特征，預(yù)定邏輯運(yùn)算公式為Sm5 一 SL3_SL4_SX5其中，Sm5表示掩膜版圖形中的輕摻雜注入層的面積，Su表示版圖中的漏源注入?yún)^(qū)層的面積，Sl4表示版圖中的輔助層的面積，Sx5表示預(yù)先設(shè)定的從版圖轉(zhuǎn)換到掩模版圖形時(shí)輕摻雜注入層的面積修正值。根據(jù)本發(fā)明的另一方面，提供了一種所述掩膜版圖形的非易失性存儲(chǔ)單元的制造方法。本發(fā)明所述的非易失性存儲(chǔ)單元及其制造方法，與現(xiàn)有邏輯工藝尤其是深亞微米邏輯工藝完全兼容，存儲(chǔ)單元的面積能夠隨現(xiàn)有邏輯工藝的縮小而縮小。該非易失性存儲(chǔ)單元利用非對(duì)稱輕摻雜區(qū)的晶體管的側(cè)墻存儲(chǔ)電荷，通過控制側(cè)墻的存儲(chǔ)電荷的多少來控制存儲(chǔ)單元的源、漏極之間的導(dǎo)通電阻，以改變存儲(chǔ)單元的源、漏極之間的導(dǎo)通電流，從而能夠根據(jù)存儲(chǔ)單元的源、漏極之間的導(dǎo)通電流來確定存儲(chǔ)的數(shù)據(jù)。


圖I為本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管的電路圖；圖2為基于邏輯工藝的標(biāo)準(zhǔn)厚柵氧晶體管的結(jié)構(gòu)圖；圖3為本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管的結(jié)構(gòu)圖；圖4為基于邏輯工藝的標(biāo)準(zhǔn)厚柵氧晶體管的版圖；圖5為本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管的版圖；圖6為基于邏輯工藝的標(biāo)準(zhǔn)厚柵氧晶體管的掩膜版圖形；圖7為本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管的掩膜版圖形。
具體實(shí)施例方式下面結(jié)合附圖詳細(xì)描述本發(fā)明的具體實(shí)施例。圖I為本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管的電路圖，圖I中，基于邏輯工藝的本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管包括漏極D、源極S、柵極G和襯底B。圖2為基于邏輯工藝的標(biāo)準(zhǔn)厚柵氧晶體管的結(jié)構(gòu)圖，圖2中，標(biāo)準(zhǔn)厚柵氧晶體管包括第一重?fù)诫s區(qū)201、第二重?fù)诫s區(qū)202、多晶硅層203、襯底204、第一輕摻雜區(qū)205、 第二輕摻雜區(qū)206、第一側(cè)墻207、第二側(cè)墻208和氧化硅層209。根據(jù)圖2可知，標(biāo)準(zhǔn)厚柵氧晶體管包括對(duì)稱的第一輕摻雜區(qū)205、第二輕摻雜區(qū) 206。其中，第一重?fù)诫s區(qū)201、第二重?fù)诫s區(qū)202為N型重?fù)诫s區(qū)，襯底204為P型阱。標(biāo)準(zhǔn)厚柵氧晶體管在邏輯工藝中用于實(shí)現(xiàn)輸入輸出電路。在0. 13微米的半導(dǎo)體制造工藝下， 標(biāo)準(zhǔn)厚柵氧晶體管的氧化硅層209的厚度一般為6-8納米。在不同的半導(dǎo)體制造工藝下， 標(biāo)準(zhǔn)厚柵氧晶體管的氧化硅層209的厚度也有所不同。圖3為本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管的結(jié)構(gòu)圖，圖3中，本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管包括第一重?fù)诫s區(qū)301、第二重?fù)诫s區(qū)302、多晶硅層303、襯底304、輕摻雜區(qū)305、第一側(cè)墻306、第二側(cè)墻307和氧化硅層308。其中， 氧化硅層308位于襯底304上；多晶硅層303、第一側(cè)墻306、第二側(cè)墻307均位于氧化硅層308上；第一側(cè)墻306、第二側(cè)墻307分別位 于多晶硅層303的兩側(cè)；輕摻雜區(qū)305鄰接于第二重?fù)诫s區(qū)302和氧化硅層308。氧化硅層308的厚度等于標(biāo)準(zhǔn)半導(dǎo)體邏輯工藝下的厚柵氧層晶體管的氧化硅層的厚度。根據(jù)圖3可知，本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管僅包括輕摻雜區(qū) 305，屬于非對(duì)稱輕摻雜區(qū)型晶體管。將本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管的存儲(chǔ)區(qū)域設(shè)置于第一側(cè)墻 306處，即采用第一側(cè)墻306存儲(chǔ)電荷，通過控制第一側(cè)墻306存儲(chǔ)的電荷數(shù)來控制作為非易失性存儲(chǔ)單元的晶體管的源漏極之間的導(dǎo)通電阻，以改變非易失性存儲(chǔ)單元的晶體管的源漏極之間的導(dǎo)通電流大小，從而可以根據(jù)非易失性存儲(chǔ)單元的晶體管的源漏極之間的導(dǎo)通電流大小來確定存儲(chǔ)的數(shù)據(jù)。本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管通過使用非對(duì)稱輕摻雜區(qū)，不但降低了編程擦除電壓，而且提高了編程擦除速度。圖4為基于邏輯工藝的標(biāo)準(zhǔn)厚柵氧晶體管的版圖，圖4中包括有源區(qū)層LI、多晶娃層L2和漏源注入?yún)^(qū)層L3。根據(jù)圖4中的版圖生成圖2中的標(biāo)準(zhǔn)厚柵氧晶體管。圖5為本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管的版圖，圖5中包括有源區(qū)層LI、多晶娃層L2、漏源注入?yún)^(qū)層L3和輔助層L4。根據(jù)圖5中的版圖制造圖3中的本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管。通過比較圖4、5可知，圖5中的版圖與圖4中的版圖的區(qū)別在于增加了輔助層L4， 輔助層L4不影響版圖中的有源區(qū)層LI、多晶硅層L2、漏源注入?yún)^(qū)層L3等其它層的圖形。輔助層L4可以根據(jù)晶圓廠(集成電路芯片制造廠)提供的設(shè)計(jì)規(guī)則來設(shè)定。圖 5中的輔助層L4僅作為一個(gè)示例，并不用于限制輔助層L4的具體尺寸和形狀，設(shè)計(jì)人員可以根據(jù)晶圓廠提供的設(shè)計(jì)規(guī)則和實(shí)際需要對(duì)輔助層L4的尺寸和形狀進(jìn)行設(shè)計(jì)，只要能覆蓋圖5中的版圖中的位于多晶硅層L2兩側(cè)中的一側(cè)的有源區(qū)即可。晶體管的制造是通過將晶體管的掩模版圖形復(fù)制到硅片來完成，而晶體管的掩模版圖形是由晶體管的版圖轉(zhuǎn)換得到，晶圓廠會(huì)提供版圖到掩模版圖形的轉(zhuǎn)換計(jì)算方法，即預(yù)定邏輯運(yùn)算公式，不同晶圓廠具有不同的預(yù)定邏輯運(yùn)算公式。例如，對(duì)于NMOS晶體管，在版圖中一般不畫出P型阱，而是在制作掩模版圖形的過程中，根據(jù)晶圓廠提供的預(yù)定邏輯運(yùn)算公式對(duì)NMOS的P型阱層進(jìn)行邏輯運(yùn)算獲得。與此相類似，本發(fā)明正是利用這一過程實(shí)現(xiàn)作為非易失性存儲(chǔ)單元的晶體管的非對(duì)稱輕摻雜區(qū)。具體地，在本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管的版圖中添加輔助層，該輔助層用于在生成掩模版圖形時(shí)對(duì)輕摻雜區(qū)層進(jìn)行邏輯運(yùn)算。也就是說，通過修改掩模版圖形的邏輯運(yùn)算方法，在掩模版圖形上實(shí)現(xiàn)非對(duì)稱的輕摻雜區(qū)。圖6為基于邏輯工藝的標(biāo)準(zhǔn)厚柵氧晶體管的掩膜版圖形，圖6中包括有源區(qū)層 Ml、多晶硅層M2、漏源注入?yún)^(qū)層M3和輕摻雜注入層M4。根據(jù)預(yù)定邏輯運(yùn)算公式對(duì)圖4中的有源區(qū)層LI進(jìn)行邏輯運(yùn)算，獲得有源區(qū)層Ml ； 其中，有源區(qū)層Ml的預(yù)定邏輯運(yùn)算公式可以為Smi — Su-SxiSmi表示掩膜版圖形中的有源區(qū)層Ml的面 積，Sli表示版圖中的有源區(qū)層LI的面積，Sxi表示預(yù)先設(shè)定的從版圖轉(zhuǎn)換到掩模版圖形時(shí)有源區(qū)層的面積修正值，該面積修正值Sxi可根據(jù)實(shí)際設(shè)計(jì)需要設(shè)定為正值、負(fù)值或者為零(即無需修正)。根據(jù)預(yù)定邏輯運(yùn)算公式對(duì)圖4中的多晶硅層L2進(jìn)行邏輯運(yùn)算，獲得多晶硅層M2 ； 其中，多晶硅層M2的預(yù)定邏輯運(yùn)算公式可以為Sm2 一 SL2_SX2Sm2表示掩膜版圖形中的多晶硅層M2的面積，Sl2表示版圖中的多晶硅層L2的面積，Sx2表不預(yù)先設(shè)定的從版圖轉(zhuǎn)換到掩模版圖形時(shí)多晶娃層的面積修正值,該面積修正值Sx2可根據(jù)實(shí)際設(shè)計(jì)需要設(shè)定為正值、負(fù)值或者為零(即無需修正)。根據(jù)預(yù)定邏輯運(yùn)算公式對(duì)圖4中的漏源注入?yún)^(qū)層L3進(jìn)行邏輯運(yùn)算，獲得漏源注入?yún)^(qū)層M3 ;其中，漏源注入?yún)^(qū)層M3的預(yù)定邏輯運(yùn)算公式可以為Sm3 — SL3_SX3Sm3表示掩膜版圖形中的漏源注入?yún)^(qū)層M3的面積，Sl3表示版圖中的漏源注入?yún)^(qū)層L3的面積，Sx3表示預(yù)先設(shè)定的從版圖轉(zhuǎn)換到掩模版圖形時(shí)漏源注入?yún)^(qū)層的面積修正值，該面積修正值Sx3可根據(jù)實(shí)際設(shè)計(jì)需要設(shè)定為正值、負(fù)值或者為零(即無需修正)。根據(jù)預(yù)定邏輯運(yùn)算公式對(duì)圖4中的漏源注入?yún)^(qū)層L3進(jìn)行邏輯運(yùn)算，獲得輕摻雜注入層M4 ;其中，輕摻雜注入層M4的預(yù)定邏輯運(yùn)算公式可以為Sm4 — SL3_SX4Sm4表示掩膜版圖形中的輕摻雜注入層M4的面積，Sl3表示版圖中的漏源注入?yún)^(qū)層L3的面積，Sx4表示預(yù)先設(shè)定的從版圖轉(zhuǎn)換到掩模版圖形時(shí)輕摻雜注入層的面積修正值，該面積修正值Sx4可根據(jù)實(shí)際設(shè)計(jì)需要設(shè)定為正值、負(fù)值或者為零(即無需修正)。通過圖6中的掩模版圖形實(shí)現(xiàn)的標(biāo)準(zhǔn)厚柵氧晶體管具有如圖2所示的對(duì)稱的輕摻雜區(qū)。圖7為本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管的掩膜版圖形，圖7中包括有源區(qū)層Ml、多晶硅層M2、漏源注入?yún)^(qū)層M3和輕摻雜注入層M5。
根據(jù)預(yù)定邏輯運(yùn)算公式對(duì)圖5中的有源區(qū)層LI進(jìn)行邏輯運(yùn)算，獲得有源區(qū)層Ml ； 其中，有源區(qū)層Ml的預(yù)定邏輯運(yùn)算公式可以為Smi — Su-SxiSmi表示掩膜版圖形中的有源區(qū)層Ml的面積，Sli表示版圖中的有源區(qū)層LI的面積，Sxi表示預(yù)先設(shè)定的從版圖轉(zhuǎn)換到掩模版圖形時(shí)有源區(qū)層的面積修正值，該面積修正值Sxi可根據(jù)實(shí)際設(shè)計(jì)需要設(shè)定為正值、負(fù)值或者為零(即無需修正)。根據(jù)預(yù)定邏輯運(yùn)算公式對(duì)圖5中的多晶硅層L2進(jìn)行邏輯運(yùn)算，獲得多晶硅層M2 ； 其中，多晶硅層M2的預(yù)定邏輯運(yùn)算公式可以為Sm2 一 SL2_SX2Sm2表示掩膜版圖形中的多晶硅層M2的面積， S。表示版圖中的多晶硅層L2的面積，Sx2表不預(yù)先設(shè)定的從版圖轉(zhuǎn)換到掩模版圖形時(shí)多晶娃層的面積修正值,該面積修正值Sx2可根據(jù)實(shí)際設(shè)計(jì)需要設(shè)定為正值、負(fù)值或者為零(即無需修正)。根據(jù)預(yù)定邏輯運(yùn)算公式對(duì)圖5中的漏源注入?yún)^(qū)層L3進(jìn)行邏輯運(yùn)算，獲得漏源注入?yún)^(qū)層M3 ;其中，漏源注入?yún)^(qū)層M3的預(yù)定邏輯運(yùn)算公式可以為Sm3 一 SL3_SX3Sm3表示掩膜版圖形中的漏源注入?yún)^(qū)層M3的面積，Sl3表示版圖中的漏源注入?yún)^(qū)層L3的面積，Sx3表示預(yù)先設(shè)定的從版圖轉(zhuǎn)換到掩模版圖形時(shí)漏源注入?yún)^(qū)層的面積修正值，該面積修正值Sx3可根據(jù)實(shí)際設(shè)計(jì)需要設(shè)定為正值、負(fù)值或者為零(即無需修正)。根據(jù)預(yù)定邏輯運(yùn)算公式對(duì)圖5中的漏源注入?yún)^(qū)層L3和輔助層L4進(jìn)行邏輯運(yùn)算， 獲得輕摻雜注入層M5 ;其中，輕摻雜注入層M5的預(yù)定邏輯運(yùn)算公式可以為Sm5 一 SL3_SL4_SX5,Sm5表示掩膜版圖形中的輕摻雜注入層M5的面積，Sl3表示版圖中的漏源注入?yún)^(qū)層L3的面積，Sl4表示版圖中的輔助層L4的面積，Sx5表示預(yù)先設(shè)定的從版圖轉(zhuǎn)換到掩模版圖形時(shí)輕摻雜注入層的面積修正值，該面積修正值Sx5可根據(jù)實(shí)際設(shè)計(jì)需要設(shè)定為正值、負(fù)值或者為零(即無需修正)。即在作為非易失性存儲(chǔ)單元的晶體管的掩模版圖形的邏輯計(jì)算中去除作為非易失性存儲(chǔ)單元的晶體管的版圖中的輔助層L4的面積部分，以實(shí)現(xiàn)非對(duì)稱的輕摻雜區(qū)的掩模版圖形，從而制造非對(duì)稱的輕摻雜區(qū)，僅在有輕摻雜注入層M5的區(qū)域進(jìn)行輕摻雜注入。通過圖7中的掩膜版圖形實(shí)現(xiàn)的本發(fā)明實(shí)施例中作為非易失性存儲(chǔ)單元的晶體管具有如圖3所示的非對(duì)稱的輕摻雜區(qū)。圖7中用于計(jì)算獲得有源區(qū)層Ml、多晶硅層M2、漏源注入?yún)^(qū)層M3的邏輯計(jì)算公式與圖6中用于計(jì)算獲得有源區(qū)層Ml、多晶硅層M2、漏源注入?yún)^(qū)層M3的邏輯計(jì)算公式相同。 而圖7中用于計(jì)算獲得輕摻雜注入層M5的邏輯計(jì)算公式與圖6中用于計(jì)算獲得輕摻雜注入層M4的邏輯計(jì)算公式不同。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，對(duì)本發(fā)明實(shí)施例所作的任何修改、 變更、組合、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種非易失性存儲(chǔ)單元，其特征在于，包括 由漏極、源極、柵極和襯底構(gòu)成的晶體管； 所述晶體管包括 第一重?fù)诫s區(qū)、第二重?fù)诫s區(qū)、多晶硅層、襯底、非對(duì)稱輕摻雜區(qū)、第一側(cè)墻、第二側(cè)墻和氧化硅層；其中， 所述氧化硅層位于所述襯底上； 所述多晶硅層、所述第一側(cè)墻、所述第二側(cè)墻均位于所述氧化硅層上； 所述第一側(cè)墻、所述第二側(cè)墻分別位于所述多晶硅層的兩側(cè)； 所述非對(duì)稱輕摻雜區(qū)鄰接于所述第二重?fù)诫s區(qū)和所述氧化硅層。
2.根據(jù)權(quán)利要求I所述的非易失性存儲(chǔ)單元，其特征在于， 所述第一側(cè)墻，用于存儲(chǔ)電荷。
3.根據(jù)權(quán)利要求I所述的非易失性存儲(chǔ)單元，其特征在于， 所述氧化硅層的厚度等于標(biāo)準(zhǔn)半導(dǎo)體邏輯工藝下的厚柵氧晶體管的氧化硅層的厚度。
4.根據(jù)權(quán)利要求I所述的非易失性存儲(chǔ)單元，其特征在于， 所述晶體管為NMOS晶體管。
5.一種根據(jù)權(quán)利要求I所述的非易失性存儲(chǔ)單元制造的非易失性存儲(chǔ)器。
6.一種非易失性存儲(chǔ)單元的版圖，其特征在于，包括 有源區(qū)層、多晶硅層、漏源注入?yún)^(qū)層和輔助層，其中， 所述輔助層用于覆蓋位于所述多晶硅層兩側(cè)中的一側(cè)的所述有源區(qū)層。
7.根據(jù)權(quán)利要求6所述的版圖，其特征在于， 所述輔助層的尺寸和形狀能夠根據(jù)預(yù)定設(shè)計(jì)規(guī)則進(jìn)行設(shè)定。
8.一種根據(jù)權(quán)利要求6所述的版圖生成的掩膜版圖形，其特征在于，包括 有源區(qū)層、多晶硅層、漏源注入?yún)^(qū)層和非對(duì)稱輕摻雜注入層，其中， 根據(jù)預(yù)定邏輯運(yùn)算公式對(duì)所述版圖中的漏源注入?yún)^(qū)層和輔助層進(jìn)行邏輯運(yùn)算，使在所述輔助層覆蓋的所述有源區(qū)層中不進(jìn)行輕摻雜注入，從而獲得所述非對(duì)稱輕摻雜注入層。
9.根據(jù)權(quán)利要求8所述的掩膜版圖形，其特征在于， 所述預(yù)定邏輯運(yùn)算公式為 Sms 一 SL3_SL4_SX5 其中，Sm5表示所述掩膜版圖形中的輕摻雜注入層的面積， Sl3表示所述版圖中的漏源注入?yún)^(qū)層的面積， Sl4表示所述版圖中的輔助層的面積， Sx5表示預(yù)先設(shè)定的從版圖轉(zhuǎn)換到掩模版圖形時(shí)輕摻雜注入層的面積修正值。
10.一種根據(jù)權(quán)利要求8所述的掩膜版圖形的非易失性存儲(chǔ)單元的制造方法。
全文摘要
本發(fā)明公開了一種非易失性存儲(chǔ)單元及其制造方法，包括由漏極、源極、柵極和襯底構(gòu)成的晶體管；晶體管包括第一重?fù)诫s區(qū)、第二重?fù)诫s區(qū)、多晶硅層、襯底、非對(duì)稱輕摻雜區(qū)、第一側(cè)墻、第二側(cè)墻和氧化硅層；其中，氧化硅層位于襯底上；多晶硅層、第一側(cè)墻、第二側(cè)墻均位于氧化硅層上；第一側(cè)墻、第二側(cè)墻分別位于多晶硅層的兩側(cè)；非對(duì)稱輕摻雜區(qū)鄰接于第二重?fù)诫s區(qū)和氧化硅層。本發(fā)明所述的非易失性存儲(chǔ)單元及其制造方法，與現(xiàn)有邏輯工藝尤其是深亞微米邏輯工藝完全兼容，存儲(chǔ)單元的面積能夠隨現(xiàn)有邏輯工藝的縮小而縮小。
文檔編號(hào)H01L27/115GK102623455SQ20111003019
公開日2012年8月1日 申請(qǐng)日期2011年1月27日 優(yōu)先權(quán)日2011年1月27日
發(fā)明者劉奎偉, 張賽 申請(qǐng)人:北京兆易創(chuàng)新科技有限公司