專利名稱：非易失性存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件以及其制造方法，且特別是涉及一種非易失性存儲(chǔ)器以及其制造方法。
背景技術(shù)：
非易失性存儲(chǔ)器元件由于具有可進(jìn)行多次數(shù)據(jù)的存入、讀取、擦除等動(dòng)作且存入的數(shù)據(jù)在斷電后也不會(huì)消失的優(yōu)點(diǎn)，因此已成為個(gè)人電腦和電子設(shè)備所廣泛采用的一種存儲(chǔ)器元件。典型的非易失性存儲(chǔ)器元件一般被設(shè)計(jì)成具有堆疊式柵極(Stacked-Gate)結(jié)構(gòu)，其中包括以摻雜多晶硅制作的浮置柵極(Floating Gate)與控制柵極(Control Gate)。 浮置柵極位于控制柵極和基底之間，且處于浮置狀態(tài)，沒有和任何電路相連接，而控制柵極則與字線(Word Line)相接，此外還包括隧穿氧化層(Tunneling Oxide)和柵間介電層 (Inter-Gate Dielectric Layer)，它們分別位于基底和浮置柵極之間以及浮置柵極和控制柵極之間。在目前提高元件集成度的趨勢(shì)下，會(huì)依據(jù)設(shè)計(jì)規(guī)則縮小元件的尺寸。通常浮置柵極與控制柵極之間的柵極耦合率(Gate Coupling Ratio)越大，其操作所需的工作電壓將越低。而提高柵極耦合率的方法包括增加?xùn)砰g介電層的電容或減少隧穿氧化層的電容。其中，增加?xùn)砰g介電層電容的方法為增加控制柵極層與浮置柵極之間所夾的面積。然而，隨著半導(dǎo)體元件集成度增加，已知的堆疊柵極結(jié)構(gòu)，并無法增加控制柵極層與浮置柵極之間所夾的面積，而產(chǎn)生無法達(dá)到增加?xùn)艠O耦合率以及增加元件集成度的問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種非易失性存儲(chǔ)器及其制造方法，可以增加浮置柵極與控制柵極之間所夾的面積，而提高柵極耦合率，并提升元件效能，且大幅降低浮置柵極間的相互干擾(Floating gate coupling)。本發(fā)明提出一種非易失性存儲(chǔ)器具有隧穿介電層、浮置柵極、控制柵極、柵間介電層、第一摻雜區(qū)與第二摻雜區(qū)。隧穿介電層配置于基底上。浮置柵極配置于隧穿介電層上， 浮置柵極具有凸出部?？刂茤艠O配置于浮置柵極上方，并覆蓋、環(huán)繞凸出部。其中，浮置柵極的凸出部無論從任何方向(例如位線或字線方向或位線及字線間所夾任何角度的方向) 皆被控制柵極完全包覆、環(huán)繞在里面。柵間介電層配置于浮置柵極與控制柵極之間。第一摻雜區(qū)與第二摻雜區(qū)分別配置于控制柵極二側(cè)的基底中。在本發(fā)明的實(shí)施例中，上述凸出部呈山丘狀或是角錐狀。在本發(fā)明的實(shí)施例中，上述柵間介電層的材料包括氧化硅/氮化硅/氧化硅。在本發(fā)明的實(shí)施例中，上述浮置柵極的材料包括摻雜多晶硅。在本發(fā)明的實(shí)施例中，上述控制柵極的材料包括摻雜多晶硅或多晶硅化金屬。
在本發(fā)明的實(shí)施例中，上述隧穿介電層的材料包括氧化硅。
本發(fā)明的非易失性存儲(chǔ)器的浮置柵極具有凸出部，而控制柵極覆蓋、環(huán)繞浮置柵極的凸出部。并且，浮置柵極的凸出部無論從任何方向(例如位線或字線方向或位線及字線間所夾任何角度的方向)皆被控制柵極完全包覆、環(huán)繞在里面。因此在浮置柵極與控制柵極之間所夾的面積可以增加，進(jìn)而提升存儲(chǔ)器的柵極耦合率。柵極耦合率(Coupling Ratio)值越高，則存儲(chǔ)器在操作時(shí)所需的電壓越低，元件的效率也會(huì)隨之提高。此外，柵間介電層環(huán)繞包圍著浮置柵極的凸出部，可以降低相鄰浮置柵極之間的干擾。本發(fā)明提出一種非易失性存儲(chǔ)器的制造方法，包括下列步驟。提供基底，并于基底上依序形成隧穿介電層與第一導(dǎo)體層。于第一導(dǎo)體層、隧穿介電層與基底中形成多個(gè)隔離結(jié)構(gòu)后，圖案化第一導(dǎo)體層，以形成多個(gè)凸出部。移除部分隔離結(jié)構(gòu)，以使隔離結(jié)構(gòu)的上表面介于第一導(dǎo)體層的上表面與基底表面之間。于基底上形成柵間介電層；于柵間介電層上形成第二導(dǎo)體層。圖案化第二導(dǎo)體層、柵間介電層與第一導(dǎo)體層，使第二導(dǎo)體形成多個(gè)控制柵極，該第一導(dǎo)體層形成多個(gè)浮置柵極，其中控制柵極從任何方向(例如位線或字線方向或位線及字線間所夾任何角度的方向)皆覆蓋、環(huán)繞浮置柵極的凸出部。在本發(fā)明的實(shí)施例中，上述圖案化第一導(dǎo)體層，以形成凸出部的步驟后，還包括移除部分第一導(dǎo)體層以使凸出部之間的間距變大。在本發(fā)明的實(shí)施例中，上述移除部分第一導(dǎo)體層以使凸出部之間的間距變大的方法包括進(jìn)行濕式蝕刻步驟或干式蝕刻步驟。在本發(fā)明的實(shí)施例中，上述移除部分第一導(dǎo)體層以使凸出部之間的間距變大的方法如下。氧化部分第一導(dǎo)體層，以形成氧化層。然后，移除氧化層。在本發(fā)明的實(shí)施例中，上述凸出部呈山丘狀或是角錐狀。在本發(fā)明的實(shí)施例中，上述柵間介電層的材料包括氧化硅/氮化硅/氧化硅。在本發(fā)明的實(shí)施例中，上述浮置柵極的材料包括摻雜多晶硅。在本發(fā)明的實(shí)施例中，上述控制柵極的材料包括摻雜多晶硅或多晶硅化金屬。
在本發(fā)明的實(shí)施例中，上述隧穿介電層的材料包括氧化硅。本發(fā)明的非易失性存儲(chǔ)器的制造方法，可制作出具有凸出部的浮置柵極，而控制柵極從任何方向(例如位線或字線方向或位線及字線間所夾任何角度的方向)皆覆蓋、環(huán)繞浮置柵極的凸出部，亦即，浮置柵極的凸出部是被控制柵極呈三百六十度環(huán)繞、覆蓋。因此浮置柵極與控制柵極之間所夾的面積可以增加，進(jìn)而提升存儲(chǔ)器的柵極耦合率。柵極耦合率(Coupling Ratio)值越高，則存儲(chǔ)器在操作時(shí)所需的電壓越低，元件的效率也會(huì)隨之提尚。本發(fā)明的非易失性存儲(chǔ)器的制造方法，形成具有凸出部的導(dǎo)體層時(shí)是采用后續(xù)形成控制柵極(字線)所使用的光掩模，因此并不需要額外制作其他光掩模，因此可以減少成本。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。


圖IA是依照本發(fā)明的實(shí)施例所繪示的一種非易失性記憶胞的俯視圖。圖IB是依照?qǐng)D1中沿A-A切線所繪示的剖面圖。
圖IC是依照?qǐng)D1中沿B-B切線所繪示的剖面圖。圖2A至圖2E是依照?qǐng)DIA中沿A-A切線的本發(fā)明的實(shí)施例的一種非易失性存儲(chǔ)器的制造流程剖面圖。圖3A至圖3E是依照?qǐng)DIA中沿B-B切線的本發(fā)明的實(shí)施例的一種非易失性存儲(chǔ)器的制造流程剖面圖。附圖標(biāo)記說明100 基底102:隔離結(jié)構(gòu)104 有源區(qū)域106:隧穿介電層108 浮置柵極108a:凸出部110:柵間介電層112:控制柵極114a、114b 摻雜區(qū)116、124:導(dǎo)體層118:氧化層120、126 圖案掩模層122:開口W1、W2:寬度
具體實(shí)施例方式圖IA為繪示本發(fā)明實(shí)施例的一種非易失性存儲(chǔ)器的俯視圖。圖IB為繪示圖IA 中沿A-A’線的剖面示意圖。圖IC為繪示圖IA中沿B-B’線的剖面示意圖。其中，A-A’線是沿著有源區(qū)的切線；B-B’線是沿著字線的切線。請(qǐng)參照?qǐng)DIA至圖1C，此非易失性存儲(chǔ)器例如是設(shè)置于基底100上。非易失性存儲(chǔ)器包括隔離結(jié)構(gòu)102、控制柵極(字線)112、浮置柵極108、隧穿介電層106、柵間介電層 110與多個(gè)摻雜區(qū)114所組成。多個(gè)元件隔離結(jié)構(gòu)102例如是平行設(shè)置于基底100中，以定義出有源區(qū)104。隔離結(jié)構(gòu)102例如是在X方向上延伸。隔離結(jié)構(gòu)102例如是淺溝槽隔離結(jié)構(gòu)。多條控制柵極(字線)112例如是平行設(shè)置于基底100上，并在Y方向上延伸。X 方向例如是與Y方向交錯(cuò)?？刂茤艠O(字線)112的材料例如是摻雜多晶硅、多晶硅化金屬等導(dǎo)體材料。多個(gè)浮置柵極108例如是設(shè)置于控制柵極112下方，且位于相鄰兩元件隔離結(jié)構(gòu) 102之間的有源區(qū)104上。各浮置柵極108具有凸出部108a，其中各控制柵極112從任何方向例如是A-A’或B-B’方向或是A-A’及B-B’間所夾任何角度的方向皆覆蓋、環(huán)繞浮置柵極108的凸出部108a，亦即，浮置柵極的凸出部108a是被控制柵極112呈三百六十度環(huán)繞、覆蓋。凸出部108a形狀呈山丘狀或是角錐狀。浮置柵極108的材料例如是摻雜多晶硅、 多晶硅化金屬等導(dǎo)體材料。
隧穿介電層106例如是設(shè)置于各浮置柵極108與基底100之間。隧穿介電層106 的材料例如是氧化硅等適當(dāng)?shù)慕殡姴牧?。柵間介電層110例如是設(shè)置于各控制柵極112與各浮置柵極108之間。柵間介電層110的材料例如是氧化硅、氮化硅或氧化硅/氮化硅/氧化硅等復(fù)合介電層。摻雜區(qū)114a、114b例如是設(shè)置于控制柵極112兩側(cè)的基底100中。摻雜區(qū)114a、 114b例如是P型或N型摻雜區(qū)。在本實(shí)施例中，控制柵極112即作為存儲(chǔ)器的字線。如圖IA至圖1C，由于本發(fā)明所提出的非易失性存儲(chǔ)器的浮置柵極108具有凸出部108a，而控制柵極112從任何方向例如是A-A’或B-B’方向或是A-A’及B-B’間所夾任何角度的方向皆覆蓋、環(huán)繞浮置柵極108的凸出部108a，亦即，浮置柵極的凸出部108a是被控制柵極112呈三百六十度環(huán)繞、覆蓋。因此在浮置柵極108與控制柵極106之間所夾的面積(包括浮置柵極108的凸出部108a的四個(gè)側(cè)壁面積、浮置柵極108的凸出部108a的頂部面積)可以增加，進(jìn)而提升存儲(chǔ)器的柵極耦合率。柵極耦合率(Coupling Ratio)值越高，則存儲(chǔ)器在操作時(shí)所需的電壓越低，元件的效率也會(huì)隨之提高。此外，柵間介電層112 環(huán)繞包圍著浮置柵極108的凸出部108a，由于浮置柵極的凸出部108a是被控制柵極112呈三百六十度環(huán)繞、覆蓋，因此可以降低任何方向上包含X方向、Y方向及XY方向上的相鄰浮置柵極間的干擾(rex、FGy及rexy coupling)。接著，說明本發(fā)明的制造方法。圖2A至圖2E分別繪示圖IA沿A-A，線的剖面示意圖。圖3A至圖3E分別繪示圖IA沿B-B，線的剖面示意圖。在圖2A至圖2E與圖3A至圖3E中，構(gòu)件與圖IA至圖IC相同者，給予相同的標(biāo)號(hào)。請(qǐng)參照?qǐng)D2A、圖3A，首先提供基底100。基底100例如是硅基底。在基底100上依序形成隧穿介電層106與導(dǎo)體層116。隧穿介電層106的材料例如是氧化硅。隧穿介電層106的形成方法例如是熱氧化法。導(dǎo)體層116的材料例如是摻雜多晶硅，其形成方法例如是利用化學(xué)氣相沉積法形成一層未摻雜多晶硅層后(未繪示)，進(jìn)行離子注入步驟形成； 或者是采用臨場(chǎng)注入摻質(zhì)的方式以化學(xué)氣相沉積法形成。然后，在導(dǎo)體層116、隧穿介電層 106與基底100中形成多個(gè)隔離結(jié)構(gòu)102，這些隔離結(jié)構(gòu)102定義出有源區(qū)104。隔離結(jié)構(gòu)102例如是往X方向延伸。隔離結(jié)構(gòu)102例如是淺溝槽隔離結(jié)構(gòu)，其形成方法例如是先于導(dǎo)體層116形成掩模層(未繪示)，之后圖案化掩模層，以形成暴露導(dǎo)體層116的開口(未繪示)。然后，以掩模層為掩模蝕刻導(dǎo)體層116、隧穿介電層106與基底 100，而于導(dǎo)體層116、隧穿介電層106與基底100中形成多個(gè)溝槽(未繪示)，之后再于溝槽中填入絕緣材料而形成的。溝槽中所填入的絕緣材料例如是氧化硅。請(qǐng)參照?qǐng)D2B、圖;3B，在基底100上形成圖案化掩模層120。圖案化掩模層120的材料，例如是光致抗蝕劑或是氮化硅。圖案化掩模層120形成方法例如是于基底100上涂布一層光致抗蝕劑材料后，進(jìn)行曝光、顯影等工藝而形成的。在形成圖案化掩模層120時(shí)所使用的光掩模例如是用于定義出后續(xù)控制柵極(字線)的光掩模。接著，以圖案化掩模層120為掩模，移除部分導(dǎo)體層116，而形成多個(gè)凸出部108a， 相鄰?fù)钩霾?08a之間分別具有開口 122。開口 122具有寬度W1。開口 122并未暴露出隧穿介電層106的表面。亦即，在開口 122底部的導(dǎo)體層116仍維持設(shè)定厚度。移除部分導(dǎo)體層116的方法包括蝕刻法，例如干式蝕刻工藝。然后，在開口 122所暴露的導(dǎo)體層116上形成氧化層118。氧化層118的形成方法例如熱氧化法。請(qǐng)參照?qǐng)D2C、圖3C，移除圖案化掩模層120。移除圖案化掩模層120的方法例如是濕式去光致抗蝕劑法或是濕式蝕刻工藝。接著，移除氧化層118與部分隔離結(jié)構(gòu)102，以形成凸出部108a。移除部分氧化層 118與隔離結(jié)構(gòu)102的方法包括干式蝕刻法或是濕式蝕刻法，例如是以氫氟酸作為蝕刻劑。 移除氧化層118后，開口 122的寬度由Wl變成W2。亦即，使相鄰?fù)钩霾?08a之間的間距變大。移除部分隔離結(jié)構(gòu)102后，隔離結(jié)構(gòu)102的上表面介于導(dǎo)體層116的上表面與基底 100表面之間。在另一實(shí)施例中，移除部分導(dǎo)體層116以使相鄰?fù)钩霾?08a之間的間距變大的方法如下所述。在形成開口 122后，直接移除圖案化掩模層120。接著，移除部分導(dǎo)體層116， 以使開口 122的寬度由Wl變成W2。移除部分導(dǎo)體層116的方法包括蝕刻法，例如干式蝕刻工藝或濕式蝕刻工藝。通過調(diào)整干式蝕刻工藝或濕式蝕刻工藝的參數(shù)，凸出部108a的形狀可以變得更尖銳或是側(cè)璧較緩的角錐形狀或是山丘形狀。然后，在導(dǎo)體層116上形成柵間介電層110。柵間介電層110的材料例如是氧化硅/氮化硅/氧化硅，其形成方法例如是利用化學(xué)氣相沉積法或是熱氧化法依序形成一層氧化硅層、一層氮化硅與一層氧化硅層。當(dāng)然，柵間介電層110的材料還可以是氧化硅、氮化硅或氧化硅/氮化硅等材料，其形成方法例如是依照其材料以不同的反應(yīng)氣體進(jìn)行化學(xué)氣相沉積法。請(qǐng)參照?qǐng)D2D、圖3D，在基底100上形成填滿開口 122的導(dǎo)體層124。導(dǎo)體層124的材料例如是金屬、金屬硅化物或摻雜多晶硅等適當(dāng)?shù)膶?dǎo)體材料。導(dǎo)體層124的形成方法例如是依其材料選用物理氣相沉積法或化學(xué)氣相沉積法。于基底100上形成圖案化掩模層126。圖案化掩模層1 的材料，例如是光致抗蝕劑。圖案化掩模層126形成方法例如是于基底100上涂布一層光致抗蝕劑材料后，進(jìn)行曝光、顯影等工藝而形成的。在形成圖案化掩模層126時(shí)所使用的光掩模例如是用于定義出控制柵極(字線)的光掩模。請(qǐng)參照?qǐng)D2E、圖3E，以圖案化掩模層126為掩模，移除部分導(dǎo)體層124、柵間介電層110、部分導(dǎo)體層116，而形成控制柵極112與浮置柵極108。浮置柵極108具有凸出部 108a，而控制柵極112從任何方向例如是A-A’或B-B’方向或是A-A’及B-B’間所夾任何角度的方向皆覆蓋、環(huán)繞浮置柵極108的凸出部108a。之后，在控制柵極112兩側(cè)的基底100中形成多數(shù)個(gè)摻雜區(qū)lHa、114b。摻雜區(qū) 114a、114b的形成方法例如是以控制柵極112為掩模，進(jìn)行摻質(zhì)注入工藝。至于后續(xù)完成非易失性存儲(chǔ)器的工藝為本領(lǐng)域一般技術(shù)人員所周知，在此不再贅述。本發(fā)明的非易失性存儲(chǔ)器的制造方法，可制作出具有凸出部108a的浮置柵極 108，而控制柵極112從任何方向例如是A-A’或B-B’方向或是A-A’及B-B’間所夾任何角度的方向皆覆蓋、環(huán)繞浮置柵極108的凸出部108a，亦即，浮置柵極的凸出部108a是被控制柵極112呈三百六十度環(huán)繞、覆蓋。因此浮置柵極108與控制柵極112之間所夾的面積可以增加，進(jìn)而提升存儲(chǔ)器的柵極耦合率。柵極耦合率(Coupling Ratio)值越高，則存儲(chǔ)器在操作時(shí)所需的電壓越低，元件的效率也會(huì)隨之提高。另外，覆蓋且環(huán)繞浮置柵極凸出部 108a的控制柵極112，亦可大幅降低任何方向上例如是X方向、Y方向及XY方向上的相鄰浮置柵極間的干擾(Floating gate coupling)。本發(fā)明的非易失性存儲(chǔ)器的制造方法，形成具有凸出部108a的導(dǎo)體層116時(shí)是采用后續(xù)形成控制柵極(字線)所使用的光掩模，因此并不需要額外制作其他光掩模，因此可以減少成本。綜上所述，本發(fā)明的非易失性存儲(chǔ)器包括具有凸出部的浮置柵極，而控制柵極從任何方向(例如位線或字線方向或位線及字線間所夾任何角度的方向)皆覆蓋、環(huán)繞浮置柵極的凸出部，亦即，浮置柵極的凸出部是被控制柵極呈三百六十度環(huán)繞、覆蓋。因此浮置柵極與控制柵極之間的面積可以增加，進(jìn)而提升存儲(chǔ)器的柵極耦合率，降低存儲(chǔ)器在操作時(shí)所需的電壓，而提升元件的效能。并且覆蓋、環(huán)繞浮置柵極的控制柵極可大幅降低浮置柵極間的干擾。而且本發(fā)明的非易失性存儲(chǔ)器的制造方法，不需要花費(fèi)額外的光掩模費(fèi)用或是添加新的工藝設(shè)備。雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種非易失性存儲(chǔ)器，包括 隧穿介電層，配置于基底上；浮置柵極，配置于該隧穿介電層上，該浮置柵極具有凸出部； 控制柵極，配置于該浮置柵極上方，并覆蓋、環(huán)繞該凸出部； 柵間介電層，配置于該浮置柵極與該控制柵極之間；以及第一摻雜區(qū)與第二摻雜區(qū)，分別配置于該控制柵極兩側(cè)的該基底中。
2.如權(quán)利要求1所述的非易失性存儲(chǔ)器，其中該凸出部呈山丘狀或是角錐狀。
3.如權(quán)利要求1所述的非易失性存儲(chǔ)器，其中該柵間介電層的材料包括氧化硅/氮化硅/氧化硅。
4.如權(quán)利要求1所述的非易失性存儲(chǔ)器，其中該浮置柵極的材料包括摻雜多晶硅。
5.如權(quán)利要求1所述的非易失性存儲(chǔ)器，其中該控制柵極的材料包括摻雜多晶硅或多晶硅化金屬。
6.如權(quán)利要求1所述的非易失性存儲(chǔ)器，其中該隧穿介電層的材料包括氧化硅。
7.一種非易失性存儲(chǔ)器的制造方法，包括 提供基底；于該基底上依序形成隧穿介電層與第一導(dǎo)體層； 于該第一導(dǎo)體層、該隧穿介電層與該基底中形成多個(gè)隔離結(jié)構(gòu)； 圖案化該第一導(dǎo)體層，以形成多個(gè)凸出部；移除部分該多個(gè)隔離結(jié)構(gòu)，以使該多個(gè)隔離結(jié)構(gòu)的上表面介于該第一導(dǎo)體層的上表面與該基底表面之間；于該基底上形成柵間介電層；于該柵間介電層上形成第二導(dǎo)體層；以及。圖案化該第二導(dǎo)體層、該柵間介電層與該第一導(dǎo)體層，使該第二導(dǎo)體形成多個(gè)控制柵極，該第一導(dǎo)體層形成多個(gè)浮置柵極，其中該多個(gè)控制柵極分別覆蓋、環(huán)繞該多個(gè)浮置柵極的該多個(gè)凸出部。
8.如權(quán)利要求7所述的非易失性存儲(chǔ)器的制造方法，其中圖案化該第一導(dǎo)體層，以形成該多個(gè)凸出部的步驟后，還包括移除部分該第一導(dǎo)體層以使該多個(gè)凸出部之間的間距變大。
9.如權(quán)利要求8所述的非易失性存儲(chǔ)器的制造方法，其中移除部分該第一導(dǎo)體層以使該多個(gè)凸出部之間的間距變大的方法包括進(jìn)行濕式蝕刻步驟或干式蝕刻步驟。
10.如權(quán)利要求8所述的非易失性存儲(chǔ)器的制造方法，其中移除部分該第一導(dǎo)體層以使該多個(gè)凸出部之間的間距變大的方法包括氧化部分該第一導(dǎo)體層，以形成氧化層；以及移除該氧化層。
11.如權(quán)利要求7所述的非易失性存儲(chǔ)器的制造方法，其中該凸出部呈山丘狀或是角錐狀。
12.如權(quán)利要求7所述的非易失性存儲(chǔ)器的制造方法，其中該柵間介電層的材料包括氧化硅/氮化硅/氧化硅。
13.如權(quán)利要求7所述的非易失性存儲(chǔ)器的制造方法，其中該浮置柵極的材料包括摻雜多晶娃。
14.如權(quán)利要求7所述的非易失性存儲(chǔ)器的制造方法，其中該控制柵極的材料包括摻雜多晶硅或多晶硅化金屬。
15.如權(quán)利要求7所述的非易失性存儲(chǔ)器的制造方法，其中該隧穿介電層的材料包括氧化硅。
全文摘要
本發(fā)明提出一種非易失性存儲(chǔ)器及其制造方法。該非易失性存儲(chǔ)器具有隧穿介電層、浮置柵極、控制柵極、柵間介電層、第一摻雜區(qū)與第二摻雜區(qū)。隧穿介電層配置于基底上。浮置柵極配置于隧穿介電層上，且浮置柵極具有凸出部?？刂茤艠O配置于浮置柵極上方，并覆蓋、環(huán)繞凸出部。其中，浮置柵極的凸出部無論從任何方向(例如位線或字線方向或位線及字線間所夾任何角度的方向)皆被控制柵極完全包覆、環(huán)繞在里面。柵間介電層配置于浮置柵極與控制柵極之間。第一摻雜區(qū)與第二摻雜區(qū)分別配置于控制柵極二側(cè)的基底中。
文檔編號(hào)H01L27/115GK102544015SQ201110003440
公開日2012年7月4日 申請(qǐng)日期2011年1月10日 優(yōu)先權(quán)日2010年12月22日
發(fā)明者李亞叡, 林瑩嘉 申請(qǐng)人:力晶科技股份有限公司