專利名稱：晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及晶體管及其制作方法。
背景技術(shù)：
應(yīng)變記憶技術(shù)(Stress Memorization ^Technique，簡(jiǎn)稱SMT)以及應(yīng)力刻蝕阻擋層技術(shù)(Mressd-CESL，contact etch stop layer)是現(xiàn)有的提高晶體管載流子遷移率的兩種技術(shù)。通過(guò)上述兩種技術(shù)，在晶體管的溝道區(qū)形成穩(wěn)定應(yīng)力，提高溝道中的載流子遷移率。所述應(yīng)力平行于溝道長(zhǎng)度方向，可以為延伸應(yīng)力或壓縮應(yīng)力。通常拉伸應(yīng)力可以使得溝道區(qū)域中的原子排列更加疏松，從而提高電子的遷移率，適用于NMOS晶體管；而壓縮應(yīng)力使得溝道區(qū)域內(nèi)的原子排布更加緊密，有助于提高空穴的遷移率，適用于PMOS晶體管。請(qǐng)參考圖1 圖3，為現(xiàn)有技術(shù)的晶體管的制作方法剖面結(jié)構(gòu)示意圖。首先，參考圖1，提供半導(dǎo)體襯底10，所述半導(dǎo)體襯底10上形成有NMOS晶體管和 PMOS晶體管，所述NMOS晶體管和PMOS晶體管之間具有隔離結(jié)構(gòu)11。所述NMOS晶體管包括 P阱(未示出)、形成于P阱內(nèi)的NMOS晶體管源/漏區(qū)12、位于源/漏區(qū)12之間半導(dǎo)體襯底上的NMOS晶體管柵極13 ；所述PMOS晶體管包括N阱(未示出)、形成于N阱內(nèi)的PMOS 晶體管的源/漏區(qū)14、位于源/漏區(qū)14之間的PMOS晶體管的柵極15。然后，參考圖2，在所述NMOS晶體管以及PMOS晶體管表面形成覆蓋源/漏區(qū)12、 柵極13以及半導(dǎo)體襯底10的應(yīng)力層16，所述應(yīng)力層16的材質(zhì)可以為氮化硅。所述應(yīng)力層 16可以提供拉伸應(yīng)力或壓應(yīng)力。假設(shè)所述應(yīng)力層16提供拉伸應(yīng)力，對(duì)NMOS晶體管產(chǎn)生有益影響。然后，參考圖3，使用掩膜層進(jìn)行刻蝕，去除PMOS晶體管表面的應(yīng)力層16，保留位于NMOS晶體管表面的應(yīng)力層16。然后，進(jìn)行退火，使得NMOS晶體管表面的應(yīng)力層16誘發(fā)拉伸應(yīng)力，所述拉伸應(yīng)力保留在NMOS晶體管中，提高了 NMOS晶體管溝道區(qū)載流子(即電子)的遷移率。在退火之后，通常進(jìn)行刻蝕工藝去除位于NMOS晶體管的柵極13、源/漏區(qū) 12以及半導(dǎo)體襯底10的應(yīng)力層16。在公開(kāi)號(hào)為CN101393894A的中國(guó)專利申請(qǐng)中可以發(fā)現(xiàn)更多關(guān)于現(xiàn)有的MOS晶體管的制作方法。但是，在實(shí)際中發(fā)現(xiàn)，利用現(xiàn)有的方法形成的晶體管的飽和電流值偏低，影響器件的性能。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供了一種晶體管及其制作方法，所述方法提高了晶體管的飽和電流，改善了器件的性能。為解決上述問(wèn)題，本發(fā)明提供一種晶體管的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；
在所述半導(dǎo)體層上形成偽柵極結(jié)構(gòu)；在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；在所述半導(dǎo)體層上形成與所述偽柵極結(jié)構(gòu)齊平的層間介質(zhì)層；去除所述偽柵極結(jié)構(gòu)，在所述層間介質(zhì)層內(nèi)形成開(kāi)口，所述開(kāi)口露出下方的半導(dǎo)體層；對(duì)所述開(kāi)口露出的半導(dǎo)體層進(jìn)行非晶化的步驟，形成溝道層；對(duì)所述溝道層進(jìn)行退火，使得所述溝道層的晶向與所述半導(dǎo)體襯底的晶向相同；在所述開(kāi)口內(nèi)形成金屬柵極結(jié)構(gòu)，所述金屬柵極結(jié)構(gòu)位于所述溝道層上方?？蛇x地，所述晶體管為NMOS晶體管，所述半導(dǎo)體襯底的晶向?yàn)?100)，所述半導(dǎo)體層的晶向?yàn)?110)?？蛇x地，所述晶體管為PMOS晶體管，所述半導(dǎo)體襯底的晶向?yàn)?110)，所述半導(dǎo)體層的晶向?yàn)?100)。可選地，所述半導(dǎo)體層的厚度為3 30納米?？蛇x地，所述非晶化步驟利用離子注入工藝進(jìn)行，所述離子注入工藝的摻雜離子為硅離子、鍺離子或碳離子?？蛇x地，所述硅離子注入的能量范圍為2 30KeV，傾斜角度為0 15度，劑量為 9E14 3E15cm-2 ；所述鍺離子注入的能量范圍為5 40KeV，傾斜角度為0 20度，劑量為1E15 4E15cnT2 ；所述碳離子注入的能量范圍為1 IOKeV,傾斜角度為0 15度，劑量范圍為1E12 5E12-2?？蛇x地，所述退火的溫度范圍為550 750攝氏度，所述退火利用的氣體為惰性氣體、氮?dú)饣騼烧叩幕旌??？蛇x地，還包括進(jìn)行輕摻雜離子注入，在所述半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成輕摻雜區(qū)的步驟，所述輕摻雜區(qū)位于所述柵極結(jié)構(gòu)兩側(cè)?？蛇x地，所述輕摻雜離子注入的角度為15 40度?？蛇x地，所述金屬柵極結(jié)構(gòu)的制作包括在所述開(kāi)口的側(cè)壁和底部形成高K介質(zhì)層；在所述高K介質(zhì)層上制作金屬柵極，所述金屬柵極與高K介質(zhì)層構(gòu)成金屬柵極結(jié)構(gòu)?？蛇x地，所述高K介質(zhì)層的材質(zhì)為氧化鉿、氧化鉿硅、氧化鑭、氧化鋯、氧化鋯硅、 氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦或氧化鋁?？蛇x地，還包括在所述開(kāi)口兩側(cè)的層間介質(zhì)層內(nèi)制作金屬柵極側(cè)墻的步驟，所述金屬柵極側(cè)墻的位置與所述源區(qū)和漏區(qū)的位置對(duì)應(yīng)?？蛇x地，所述金屬柵極側(cè)墻的材質(zhì)為氧化硅、氮化硅、氮氧化硅或氮化硅中的一種或多種，所述金屬柵極側(cè)墻的厚度不超過(guò)20納米。相應(yīng)地，本發(fā)明還提供一種晶體管，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；層間介質(zhì)層，位于所述半導(dǎo)體層上；
開(kāi)口，位于所述層間介質(zhì)層內(nèi)，所述開(kāi)口露出下方的半導(dǎo)體層；金屬柵極結(jié)構(gòu)，位于所述開(kāi)口內(nèi)，所述金屬柵極結(jié)構(gòu)覆蓋所述半導(dǎo)體層；源區(qū)，位于所述金屬柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體層和半導(dǎo)體襯底內(nèi)；漏區(qū)，位于所述金屬柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體層和半導(dǎo)體襯底內(nèi)；溝道層，位于所述源區(qū)和漏區(qū)之間的半導(dǎo)體層內(nèi)，且所述溝道層與所述半導(dǎo)體層齊平，所述溝道層的晶向與所述半導(dǎo)體襯底的晶向相同，所述溝道層的位置與所述開(kāi)口的位置對(duì)應(yīng)?？蛇x地，所述晶體管為NMOS晶體管，所述半導(dǎo)體襯底的晶向?yàn)?100)，所述半導(dǎo)體層的晶向?yàn)?110)?？蛇x地，所述晶體管為PMOS晶體管，所述半導(dǎo)體襯底的晶向?yàn)?110)，所述半導(dǎo)體層的晶向?yàn)?100)。可選地，所述半導(dǎo)體層的厚度為3 30納米?？蛇x地，還包括輕摻雜區(qū)，位于所述半導(dǎo)體襯底和半導(dǎo)體層內(nèi)，且所述輕摻雜區(qū)位于所述金屬柵極結(jié)構(gòu)和溝道層兩側(cè)?？蛇x地，所述溝道層中具有摻雜離子，所述摻雜離子為硅離子、鍺離子或碳離子。可選地，所述金屬柵極結(jié)構(gòu)包括高K介質(zhì)層，位于所述開(kāi)口的側(cè)壁和底部；金屬柵極，位于所述高K介質(zhì)層上，所述金屬柵極與所述高K介質(zhì)層構(gòu)成金屬柵極結(jié)構(gòu)?？蛇x地，所述高K介質(zhì)層的材質(zhì)為氧化鉿、氧化鉿硅、氧化鑭、氧化鋯、氧化鋯硅、 氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦或氧化鋁?？蛇x地，還包括金屬柵極側(cè)墻，位于在所述開(kāi)口兩側(cè)的層間介質(zhì)層內(nèi)，所述金屬柵極側(cè)墻與所述源區(qū)、漏區(qū)和溝道層的位置對(duì)應(yīng)?？蛇x地，所述金屬柵極側(cè)墻的材質(zhì)為氧化硅、氮化硅、氮氧化硅或氮化硅中的一種或多種，所述金屬柵極側(cè)墻的厚度不超過(guò)20納米。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明首先在半導(dǎo)體襯底上形成與所述半導(dǎo)體襯底具有不同晶向的半導(dǎo)體層，在所述半導(dǎo)體層上制作偽柵極結(jié)構(gòu)，接著，在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；然后去除所述偽柵極結(jié)構(gòu)，在層間介質(zhì)層內(nèi)形成露出部分半導(dǎo)體層的開(kāi)口 ；然后對(duì)所述半導(dǎo)體層進(jìn)行非晶化和退火的步驟，在所述開(kāi)口露出的半導(dǎo)體層內(nèi)形成溝道層，所述溝道層作為所述源區(qū)和漏區(qū)之間的溝道區(qū)。由于所述半導(dǎo)體層與所述半導(dǎo)體襯底的晶向不同，從而在溝道區(qū)產(chǎn)生應(yīng)力，該應(yīng)力提高了源區(qū)和漏區(qū)的載流子的遷移率，從而提高了晶體管的飽和漏電流，改善了半導(dǎo)體器件的性能；由于所述溝道層與所述半導(dǎo)體襯底的晶向相同，從而防止了所述溝道層的晶向與所述半導(dǎo)體襯底的晶向不同引起的溝道區(qū)的載流子遷移速率下降的問(wèn)題；進(jìn)一步優(yōu)化地，在所述開(kāi)口兩側(cè)的層間介質(zhì)層內(nèi)制作金屬柵極側(cè)墻的步驟，所述金屬柵極側(cè)墻的位置與所述源區(qū)和漏區(qū)的位置對(duì)應(yīng)，不僅保護(hù)了后續(xù)形成的金屬柵極結(jié)構(gòu)，而且防止所述源區(qū)與漏區(qū)的短溝道效應(yīng)，減小所述源區(qū)與漏區(qū)之間由于距離縮短引起
6的漏電流；進(jìn)一步優(yōu)化地，所述金屬柵極側(cè)墻的厚度不超過(guò)20納米，從而防止所述金屬柵極側(cè)墻的厚度過(guò)大造成晶體管的面積過(guò)大，從而有利于減小晶體管的面積。


圖1 圖3是現(xiàn)有技術(shù)的晶體管制作方法剖面結(jié)構(gòu)示意圖；圖4是本發(fā)明的晶體管制作方法流程示意圖；圖5 圖11是本發(fā)明的晶體管制作方法剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式現(xiàn)有的方法形成的晶體管的飽和電流值偏低，影響器件的性能。經(jīng)過(guò)發(fā)明人研究發(fā)現(xiàn)，造成所述晶體管的飽和電流值偏低的原因是，晶體管的載流子的遷移率偏低，無(wú)法滿足實(shí)際的要求，影響了器件的性能。并且，隨著晶體管特征尺寸的縮小，現(xiàn)有的晶體管的特征尺寸縮小至45納米范圍，柵介質(zhì)層的厚度減小，源區(qū)和漏區(qū)之間的距離縮短，從而使得所述晶體管內(nèi)存在的漏電流問(wèn)題也較為嚴(yán)重。發(fā)明人經(jīng)過(guò)創(chuàng)造性勞動(dòng)，提出一種晶體管的制作方法，請(qǐng)參考圖4所示的本發(fā)明的晶體管制作方法流程示意圖。所述方法包括步驟Si，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；步驟S2，在所述半導(dǎo)體層上形成偽柵極結(jié)構(gòu)；步驟S3，在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；步驟S4，在所述半導(dǎo)體層上形成與所述偽柵極結(jié)構(gòu)齊平的層間介質(zhì)層；步驟S5，去除所述偽柵極結(jié)構(gòu)，在所述層間介質(zhì)層內(nèi)形成開(kāi)口，所述開(kāi)口露出下方的半導(dǎo)體層；步驟S6，對(duì)所述開(kāi)口露出的半導(dǎo)體層進(jìn)行非晶化的步驟，形成溝道層；步驟S7，對(duì)所述溝道層進(jìn)行退火，使得所述溝道層的晶向與所述半導(dǎo)體襯底的晶向相同；步驟S8，在所述開(kāi)口內(nèi)形成金屬柵極結(jié)構(gòu)，所述金屬柵極結(jié)構(gòu)位于所述溝道層上方。下面結(jié)合具體的實(shí)施例對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)的說(shuō)明。為了更好地說(shuō)明本發(fā)明的技術(shù)方案，請(qǐng)參考圖5 圖11所示的本發(fā)明一個(gè)實(shí)施例的晶體管制作方法剖面結(jié)構(gòu)示意圖。首先，請(qǐng)參考圖5，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成有半導(dǎo)體層 101，所述半導(dǎo)體層101的晶向與所述半導(dǎo)體襯底100的晶向不同。由于所述半導(dǎo)體層101的晶向與所述半導(dǎo)體襯底100的晶向不同，從而在所述半導(dǎo)體層101與所述半導(dǎo)體襯底100之間產(chǎn)生應(yīng)力。所述應(yīng)力的類型與所述半導(dǎo)體層101的晶向與所述半導(dǎo)體襯底100的晶向有關(guān)系。具體地，當(dāng)所述半導(dǎo)體襯底100的晶向?yàn)?100)，所述半導(dǎo)體層101的晶向?yàn)?(110)時(shí)，所述半導(dǎo)體襯底100與所述半導(dǎo)體層101之間產(chǎn)生的應(yīng)力為拉應(yīng)力，該拉應(yīng)力能夠提高電子的遷移率，從而有益于提高NMOS晶體管的飽和電流值；當(dāng)所述半導(dǎo)體襯底100 的晶向?yàn)?110)，所述半導(dǎo)體層101的晶向?yàn)?100)時(shí)，所述半導(dǎo)體襯底100與所述半導(dǎo)體層101之間產(chǎn)生的應(yīng)力為壓應(yīng)力，該壓應(yīng)力能夠提高空穴的遷移率，從而有益于提高PMOS 晶體管的飽和電流值。若要產(chǎn)生足夠的應(yīng)力，所述半導(dǎo)體層101需要滿足一定的厚度，即所述半導(dǎo)體層 101的厚度需要大于3納米；但是所述半導(dǎo)體層101的厚度也不應(yīng)過(guò)大，以防止無(wú)法形成符合要求的晶體管，所述半導(dǎo)體層101的厚度應(yīng)小于32納米。在上述的厚度范圍內(nèi)，能夠產(chǎn)生足夠的應(yīng)力，有效提高載流子的遷移率，同時(shí)不會(huì)影響晶體管的性能。接著，請(qǐng)參考圖6，在所述半導(dǎo)體層101上形成柵介質(zhì)層102，在所述柵介質(zhì)層102 上形成偽柵極103。所述偽柵極103與柵介質(zhì)層102共同構(gòu)成偽柵極結(jié)構(gòu)。所述柵介質(zhì)層102的材質(zhì)為電學(xué)絕緣材質(zhì)，所述電學(xué)絕緣材質(zhì)優(yōu)選為氧化硅或氮氧化硅。所述柵介質(zhì)層102的厚度范圍為3 80埃。所述柵介質(zhì)層102優(yōu)選地利用氧化工藝制作。所述偽柵極103的材質(zhì)為多晶硅。所述多晶硅可以利用化學(xué)氣相沉積工藝制作。 所述化學(xué)氣相沉積工藝與現(xiàn)有技術(shù)相同，作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細(xì)的說(shuō)明。接著，請(qǐng)參考圖7，進(jìn)行輕摻雜離子注入，在所述偽柵極103和柵介質(zhì)層102兩側(cè)的半導(dǎo)體襯底100和半導(dǎo)體層101內(nèi)形成輕摻雜區(qū)108。作為優(yōu)選的實(shí)施例，所述輕摻雜離子注入的傾斜角度范圍14 40度，所述輕摻雜離子注入的摻雜離子的類型應(yīng)根據(jù)要形成的晶體管的類型進(jìn)行具體的選擇，作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細(xì)的說(shuō)明。然后，請(qǐng)參考圖8，在所述偽柵極103和柵介質(zhì)層102兩側(cè)的半導(dǎo)體層101的表面形成偽柵極側(cè)墻104，所述偽柵極側(cè)墻104的材質(zhì)為單層的氧化硅或氮化硅層；所述偽柵極側(cè)墻104的材質(zhì)還可以為多層的氧化硅層-氮化硅層-氧化硅層構(gòu)成的ONO結(jié)構(gòu)。所述偽柵極側(cè)墻104的制作方法與現(xiàn)有技術(shù)相同，作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細(xì)的說(shuō)明。由于所述偽柵極側(cè)墻104將作為后續(xù)形成源區(qū)和漏區(qū)的源/漏離子注入掩膜，所述偽柵極側(cè)墻104的位置應(yīng)根據(jù)將要形成的源區(qū)和漏區(qū)進(jìn)行具體的設(shè)置，并且所述偽柵極側(cè)墻104的厚度不宜過(guò)大，否則可能使得后續(xù)形成的源區(qū)和漏區(qū)的距離過(guò)大，使得晶體管的面積過(guò)大。由于所述偽柵極側(cè)墻104最終將會(huì)被去除，并且在所述偽柵極側(cè)墻104的位置形成金屬柵極側(cè)墻，該金屬柵極側(cè)墻的厚度不超過(guò)20納米，作為優(yōu)選的實(shí)施例，所述偽柵極側(cè)墻104的厚度應(yīng)等于后續(xù)形成的所述金屬柵極側(cè)墻的厚度，因此，所述偽柵極側(cè)墻104 的厚度不超過(guò)20納米。然后，請(qǐng)繼續(xù)參考圖8，以所述偽柵極側(cè)墻104為掩膜，進(jìn)行源/漏離子注入，在所述半導(dǎo)體襯底100和半導(dǎo)體層101內(nèi)形成源區(qū)105和漏區(qū)106，所述源區(qū)105和漏區(qū)106分別位于所述偽柵極103和柵介質(zhì)層102兩側(cè)，且所述源區(qū)105和漏區(qū)106的位置與所述偽柵極側(cè)墻104的位置對(duì)應(yīng)。所述源/漏離子注入與現(xiàn)有技術(shù)相同，作為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不做詳細(xì)的說(shuō)明。然后，請(qǐng)參考圖9，在所述半導(dǎo)體層101上形成與所述偽柵極103和偽柵極側(cè)墻104齊平的層間介質(zhì)層107。所述層間介質(zhì)層107覆蓋所述源區(qū)105、漏區(qū)106和輕摻雜區(qū) 108。所述層間介質(zhì)層107的材質(zhì)為電學(xué)絕緣材質(zhì)，例如所述層間介質(zhì)層107可以為氧化硅、氮化硅、碳化硅或氮氧化硅。所述層間介質(zhì)層107可以利用化學(xué)氣相沉積工藝制作。然后，請(qǐng)參考圖10，進(jìn)行刻蝕工藝，去除所述偽柵極103(參考圖9)、柵介質(zhì)層 102(參考圖9)，在所述層間介質(zhì)層107內(nèi)形成開(kāi)口，所述開(kāi)口露出所述輕摻雜區(qū)108之間的部分半導(dǎo)體層101。所述開(kāi)口用于在后續(xù)的工藝步驟中制作金屬柵極結(jié)構(gòu)。由于所述刻蝕工藝可能造成位于偽柵極103和柵介質(zhì)層102兩側(cè)的偽柵極側(cè)墻 104(參考圖9)損傷，從而可能引起后續(xù)形成的金屬柵極結(jié)構(gòu)漏電流。因此，作為本發(fā)明的優(yōu)選實(shí)施例，還需要進(jìn)行刻蝕工藝，去除位于所述偽柵極103和柵介質(zhì)層102兩側(cè)的偽柵極側(cè)墻104(參考圖9)，將所述源區(qū)105和漏區(qū)106之間的部分輕摻雜區(qū)108暴露。接著，請(qǐng)繼續(xù)參考圖10，在所述輕摻雜區(qū)108之間部分半導(dǎo)體層進(jìn)行非晶化的步驟，在所述輕摻雜區(qū)109之間形成溝道層109所述溝道層109作為晶體管的溝道區(qū)。所述非晶化采用離子注入形成，所述離子注入的摻雜離子為硅離子、鍺離子或碳離子。所述硅離子注入的能量范圍為2 30KeV，傾斜角度為0 15度，劑量為9E14 3E15cm-2 ；所述鍺離子注入的能量范圍為5 40KeV，傾斜角度為0 20度，劑量為1E15 4E15cnT2 ；所述碳離子注入的能量范圍為1 IOKeV,傾斜角度為0 15度，劑量范圍為 1E12 5E12_2。經(jīng)過(guò)所述晶化的離子注入工藝，位于輕摻雜區(qū)108之間的半導(dǎo)體層的晶向被破壞，從而形成的溝道層109的晶向?yàn)殡s亂的，后續(xù)可以通過(guò)退火步驟中重新調(diào)整所述溝道層109的晶向，使得所述溝道層109的晶向與所述半導(dǎo)體襯底100的晶向一致。然后，對(duì)所述溝道區(qū)109進(jìn)行退火，使得所述溝道層109的晶向重新排布，從而所述溝道層109的晶向與所述半導(dǎo)體襯底100的晶向一致。作為本發(fā)明的優(yōu)選實(shí)施例，需要對(duì)所述退火的參數(shù)進(jìn)行優(yōu)選，以使得所述溝道層109的晶向與所述半導(dǎo)體襯底100的晶向一致。作為一個(gè)實(shí)施例，所述退火的溫度范圍為550 850攝氏度；所述退火利用的氣體為惰性氣體或氮?dú)饣蚨栊詺怏w與氮?dú)獾幕旌蠚怏w。其中所述惰性氣體可以為氬氣、氦氣、氙氣中的一種或多種。經(jīng)過(guò)所述退火步驟，所述溝道區(qū)109的晶向與半導(dǎo)體襯底100的晶向一致，從而防止溝道區(qū)109的晶向與所述半導(dǎo)體襯底100的晶向不一致、影響所述溝道區(qū)的載流子的遷
移速率。接著，請(qǐng)參考圖11，在所述層間介質(zhì)層107的開(kāi)口的側(cè)壁上制作金屬柵極側(cè)墻 110，所述金屬柵極側(cè)墻110的材質(zhì)為氧化硅、氮化硅、碳化硅或氮氧化硅。所述金屬柵極側(cè)墻110的厚度應(yīng)不超過(guò)20納米，以有利于減小晶體管的面積。所述金屬柵極側(cè)墻110的位置取代原先的偽柵極側(cè)墻的位置，從而所述金屬柵極側(cè)墻110的位置與所述源區(qū)105和漏區(qū)106的位置對(duì)應(yīng)。接著，在所述層間介質(zhì)層107的開(kāi)口的側(cè)壁和底部制作高K介質(zhì)層111，所述高K 介質(zhì)層111的材質(zhì)可以為氧化鉿、氧化鉿硅、氧化鑭、氧化鋯、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦或氧化鋁等。其中位于所述開(kāi)口底部的高K介質(zhì)層111覆蓋于所述外延層109的表面。
由于所述高K介質(zhì)層111位于所述開(kāi)口的側(cè)壁和底部，從而與現(xiàn)有技術(shù)的高K介質(zhì)層只形成在開(kāi)口的底部相比，本發(fā)明減小了晶體管的漏電流。接著，繼續(xù)參考圖11，在所述開(kāi)口內(nèi)制作金屬柵極112，所述金屬柵極112與所述層間介質(zhì)層107、金屬柵極側(cè)墻1110、高K介質(zhì)層111和金屬柵極112齊平。所述金屬柵極 112與所述高K介質(zhì)層111共同構(gòu)成金屬柵極結(jié)構(gòu)。經(jīng)過(guò)上述工藝步驟形成的晶體管，請(qǐng)參考圖11所示，所述晶體管包括半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成有半導(dǎo)體層101，所述半導(dǎo)體層101 的晶向與所述半導(dǎo)體襯底100的晶向不同；層間介質(zhì)層107，位于所述半導(dǎo)體層101上；開(kāi)口，位于所述層間介質(zhì)層107內(nèi)，所述開(kāi)口露出下方的半導(dǎo)體層101 ；金屬柵極結(jié)構(gòu)，位于所述開(kāi)口內(nèi)，所述金屬柵極結(jié)構(gòu)包括位于所述開(kāi)口內(nèi)的高K 介質(zhì)層111和金屬柵極112，其中所述高K介質(zhì)層111位于所述開(kāi)口的側(cè)壁和底部，所述金屬柵極112將所述開(kāi)口填滿；金屬柵極側(cè)墻110，位于所述開(kāi)口的側(cè)壁，且所述金屬柵極結(jié)構(gòu)與所述層間介質(zhì)層 107之間，所述金屬柵極側(cè)墻110的厚度不超過(guò)20納米，以防止金屬柵極側(cè)墻110的厚度過(guò)大引起的晶體管的面積過(guò)大；源區(qū)105，位于所述金屬柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體層101和半導(dǎo)體襯底100內(nèi)，所述源區(qū)105的位置與所述金屬柵極側(cè)墻110的位置對(duì)應(yīng)；漏區(qū)106，位于所述金屬柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體層101和半導(dǎo)體襯底100內(nèi)，所述漏區(qū)106的位置與所述金屬柵極側(cè)墻110的位置對(duì)應(yīng)；輕摻雜區(qū)108，位于所述半導(dǎo)體襯底100和半導(dǎo)體層101內(nèi)，且所述輕摻雜區(qū)108 位于所述金屬柵極結(jié)構(gòu)兩側(cè)；溝道層109，所述溝道層109的位置與所述開(kāi)口和金屬柵極結(jié)構(gòu)的位置對(duì)應(yīng)，所述溝道層的寬度等于所述金屬柵極結(jié)構(gòu)的寬度，所述溝道層109位于所述輕摻雜區(qū)108之間的半導(dǎo)體襯底100上，所述溝道層109與所述半導(dǎo)體層101齊平，所述溝道層109的晶向與所述半導(dǎo)體襯底100的晶向相同，所述溝道層109作為晶體管的溝道區(qū)，所述溝道層109中具有摻雜離子，所述摻雜離子為鍺離子或硅離子。所述高K介質(zhì)層111的材質(zhì)可以為氧化鉿、氧化鉿硅、氧化鑭、氧化鋯、氧化鋯硅、 氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦或氧化鋁，由于在所述開(kāi)口的側(cè)壁和底部都形成了高K介質(zhì)層111，從而防止了晶體管的漏電流問(wèn)題。需要說(shuō)明的是，所述半導(dǎo)體層100的晶向和半導(dǎo)體襯底100的晶向需要根據(jù)所述晶體管的類型進(jìn)行具體的設(shè)置，當(dāng)所述晶體管為NMOS晶體管，所述半導(dǎo)體襯底100的晶向?yàn)?100)，所述半導(dǎo)體層101的晶向?yàn)?110)，在所述半導(dǎo)體襯底100與半導(dǎo)體層101之間產(chǎn)生的應(yīng)力為拉應(yīng)力，從而有利于提高電子的遷移速率，有利于增大NMOS晶體管的飽和電流；當(dāng)所述晶體管為PMOS晶體管，所述半導(dǎo)體襯底100的晶向?yàn)?110)，所述半導(dǎo)體層101 的晶向?yàn)?100)，從而有利于提高空穴的遷移速率，有利于增大PMOS晶體管的飽和電流。若要產(chǎn)生足夠的應(yīng)力，所述半導(dǎo)體層101需要滿足一定的厚度，即所述半導(dǎo)體層 101的厚度需要大于3納米；但是所述半導(dǎo)體層101的厚度也不應(yīng)過(guò)大，以防止無(wú)法形成符合要求的晶體管，所述半導(dǎo)體層101的厚度應(yīng)小于32納米。在上述的厚度范圍內(nèi)，能夠產(chǎn)生足夠的應(yīng)力，有效提高載流子的遷移率，同時(shí)不會(huì)影響晶體管的性能。作為本發(fā)明的一個(gè)實(shí)施例，所述半導(dǎo)體層的厚度為3 30納米。綜上，發(fā)明提供了一種晶體管及其制作方法，所述方法首先在半導(dǎo)體襯底上形成與所述半導(dǎo)體襯底具有不同晶向的半導(dǎo)體層，在所述半導(dǎo)體層上制作偽柵極結(jié)構(gòu)，接著，在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；然后去除所述偽柵極結(jié)構(gòu)，在層間介質(zhì)層內(nèi)形成露出部分半導(dǎo)體層的開(kāi)口 ；然后對(duì)所述半導(dǎo)體層進(jìn)行非晶化和退火的步驟，在所述開(kāi)口露出的半導(dǎo)體層內(nèi)形成溝道層，所述溝道層作為所述源區(qū)和漏區(qū)之間的溝道區(qū)。由于所述半導(dǎo)體層與所述半導(dǎo)體襯底的晶向不同，從而在溝道區(qū)產(chǎn)生應(yīng)力，該應(yīng)力提高了源區(qū)和漏區(qū)的載流子的遷移率，從而提高了晶體管的飽和漏電流，改善了半導(dǎo)體器件的性能；由于所述溝道層與所述半導(dǎo)體襯底的晶向相同，從而防止了所述溝道層的晶向與所述半導(dǎo)體襯底的晶向不同引起的溝道區(qū)的載流子遷移速率下降的問(wèn)題。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種晶體管的制作方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；在所述半導(dǎo)體層上形成偽柵極結(jié)構(gòu)；在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；在所述半導(dǎo)體層上形成與所述偽柵極結(jié)構(gòu)齊平的層間介質(zhì)層；去除所述偽柵極結(jié)構(gòu)，在所述層間介質(zhì)層內(nèi)形成開(kāi)口，所述開(kāi)口露出下方的半導(dǎo)體層；對(duì)所述開(kāi)口露出的半導(dǎo)體層進(jìn)行非晶化的步驟，形成溝道層； 對(duì)所述溝道層進(jìn)行退火，使得所述溝道層的晶向與所述半導(dǎo)體襯底的晶向相同； 在所述開(kāi)口內(nèi)形成金屬柵極結(jié)構(gòu)，所述金屬柵極結(jié)構(gòu)位于所述溝道層上方。
2.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述晶體管為NMOS晶體管，所述半導(dǎo)體襯底的晶向?yàn)?100)，所述半導(dǎo)體層的晶向?yàn)?110)。
3.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述晶體管為PMOS晶體管，所述半導(dǎo)體襯底的晶向?yàn)?110)，所述半導(dǎo)體層的晶向?yàn)?100)。
4.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述半導(dǎo)體層的厚度為3 30納米。
5.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述非晶化步驟利用離子注入工藝進(jìn)行，所述離子注入工藝的摻雜離子為硅離子、鍺離子或碳離子。
6.如權(quán)利要求5所述的晶體管的制作方法，其特征在于，所述硅離子注入的能量范圍為2 30KeV，傾斜角度為0 15度，劑量為9E14 3E15cnT2 ；所述鍺離子注入的能量范圍為5 40KeV，傾斜角度為0 20度，劑量為1E15 4E15cnT2 ；所述碳離子注入的能量范圍為1 IOKeV,傾斜角度為0 15度，劑量范圍為1E12 5E12_2。
7.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述退火的溫度范圍為550 750攝氏度，所述退火利用的氣體為惰性氣體、氮?dú)饣騼烧叩幕旌稀?br> 8.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，還包括進(jìn)行輕摻雜離子注入，在所述半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成輕摻雜區(qū)的步驟，所述輕摻雜區(qū)位于所述柵極結(jié)構(gòu)兩側(cè)。
9.如權(quán)利要求7所述的晶體管的制作方法，其特征在于，所述輕摻雜離子注入的角度為15 40度。
10.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，所述金屬柵極結(jié)構(gòu)的制作包括在所述開(kāi)口的側(cè)壁和底部形成高K介質(zhì)層；在所述高K介質(zhì)層上制作金屬柵極，所述金屬柵極與高K介質(zhì)層構(gòu)成金屬柵極結(jié)構(gòu)。
11.如權(quán)利要求10所述的晶體管的制作方法，其特征在于，所述高K介質(zhì)層的材質(zhì)為 氧化鉿、氧化鉿硅、氧化鑭、氧化鋯、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦或氧化鋁。
12.如權(quán)利要求1所述的晶體管的制作方法，其特征在于，還包括在所述開(kāi)口兩側(cè)的層間介質(zhì)層內(nèi)制作金屬柵極側(cè)墻的步驟，所述金屬柵極側(cè)墻的位置與所述源區(qū)和漏區(qū)的位置對(duì)應(yīng)。
13.如權(quán)利要求12所述的晶體管的制作方法，其特征在于，所述金屬柵極側(cè)墻的材質(zhì)為氧化硅、氮化硅、氮氧化硅或氮化硅中的一種或多種，所述金屬柵極側(cè)墻的厚度不超過(guò)20 納米。
14.一種晶體管，其特征在于，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；層間介質(zhì)層，位于所述半導(dǎo)體層上；開(kāi)口，位于所述層間介質(zhì)層內(nèi)，所述開(kāi)口露出下方的半導(dǎo)體層；金屬柵極結(jié)構(gòu)，位于所述開(kāi)口內(nèi)，所述金屬柵極結(jié)構(gòu)覆蓋所述半導(dǎo)體層；源區(qū)，位于所述金屬柵極結(jié)構(gòu)一側(cè)的半導(dǎo)體層和半導(dǎo)體襯底內(nèi)；漏區(qū)，位于所述金屬柵極結(jié)構(gòu)另一側(cè)的半導(dǎo)體層和半導(dǎo)體襯底內(nèi)；溝道層，位于所述源區(qū)和漏區(qū)之間的半導(dǎo)體層內(nèi)，且所述溝道層與所述半導(dǎo)體層齊平， 所述溝道層的晶向與所述半導(dǎo)體襯底的晶向相同，所述溝道層的位置與所述開(kāi)口的位置對(duì)應(yīng)。
15.如權(quán)利要求14所述的晶體管，其特征在于，所述晶體管為NMOS晶體管，所述半導(dǎo)體襯底的晶向?yàn)?100)，所述半導(dǎo)體層的晶向?yàn)?110)。
16.如權(quán)利要求14所述的晶體管，其特征在于，所述晶體管為PMOS晶體管，所述半導(dǎo)體襯底的晶向?yàn)?110)，所述半導(dǎo)體層的晶向?yàn)?100)。
17.如權(quán)利要求14所述的晶體管，其特征在于，所述半導(dǎo)體層的厚度為3 30納米。
18.如權(quán)利要求14所述的晶體管，其特征在于，還包括輕摻雜區(qū)，位于所述半導(dǎo)體襯底和半導(dǎo)體層內(nèi)，且所述輕摻雜區(qū)位于所述金屬柵極結(jié)構(gòu)和溝道層兩側(cè)。
19.如權(quán)利要求14所述的晶體管，其特征在于，所述溝道層中具有摻雜離子，所述摻雜離子為硅離子、鍺離子或碳離子。
20.如權(quán)利要求14所述的晶體管，其特征在于，所述金屬柵極結(jié)構(gòu)包括高K介質(zhì)層，位于所述開(kāi)口的側(cè)壁和底部；金屬柵極，位于所述高K介質(zhì)層上，所述金屬柵極與所述高K介質(zhì)層構(gòu)成金屬柵極結(jié)構(gòu)。
21.如權(quán)利要求20所述的晶體管，其特征在于，所述高K介質(zhì)層的材質(zhì)為氧化鉿、氧化鉿硅、氧化鑭、氧化鋯、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦或氧化鋁。
22.如權(quán)利要求14所述的晶體管的制作方法，其特征在于，還包括金屬柵極側(cè)墻，位于在所述開(kāi)口兩側(cè)的層間介質(zhì)層內(nèi)，所述金屬柵極側(cè)墻與所述源區(qū)、漏區(qū)和溝道層的位置對(duì)應(yīng)。
23.如權(quán)利要求22所述的晶體管的制作方法，其特征在于，所述金屬柵極側(cè)墻的材質(zhì)為氧化硅、氮化硅、氮氧化硅或氮化硅中的一種或多種，所述金屬柵極側(cè)墻的厚度不超過(guò)20 納米。
全文摘要
本發(fā)明提供了一種晶體管及其制作方法，所述方法包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有半導(dǎo)體層，所述半導(dǎo)體層的晶向與所述半導(dǎo)體襯底的晶向不同；在所述半導(dǎo)體層上形成偽柵極結(jié)構(gòu)；在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底和半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)；在所述半導(dǎo)體層上形成與所述偽柵極結(jié)構(gòu)齊平的層間介質(zhì)層；去除所述偽柵極結(jié)構(gòu)，在所述層間介質(zhì)層內(nèi)形成開(kāi)口，所述開(kāi)口露出下方的半導(dǎo)體層；對(duì)所述開(kāi)口露出的半導(dǎo)體層進(jìn)行非晶化的步驟，形成溝道層；對(duì)所述溝道層進(jìn)行退火，使得所述溝道層的晶向與所述半導(dǎo)體襯底的晶向相同；在所述開(kāi)口內(nèi)形成金屬柵極結(jié)構(gòu)，所述金屬柵極結(jié)構(gòu)位于所述溝道層上方。提高了晶體管的飽和電流，改善了器件的性能。
文檔編號(hào)H01L21/336GK102569394SQ20101061265
公開(kāi)日2012年7月11日 申請(qǐng)日期2010年12月29日 優(yōu)先權(quán)日2010年12月29日
發(fā)明者三重野文健 申請(qǐng)人:中芯國(guó)際集成電路制造(北京)有限公司