專利名稱:Mos晶體管及其制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域,特別涉及一種MOS晶體管及其制作方法。
背景技術(shù):
近年來,金屬硅化物(Metallic silicide)源/漏MOSFEI1s逐漸成為最具發(fā)展前景的下一代CMOS晶體管技術(shù)之一。金屬硅化物源/漏MOSFETs的源區(qū)和漏區(qū)不同于傳統(tǒng)的CMOS晶體管由半導(dǎo)體襯底的摻雜區(qū)形成,而是由金屬硅化物組成。通常,金屬硅化物源 /漏MOSFETs既可以形成于體硅襯底也可以形成于SOI襯底。圖1為一種常見的金屬硅化物源/漏MOSFETs的結(jié)構(gòu)示意圖。晶體管A形成于體硅襯底,晶體管B形成于SOI襯底,兩者均具有多晶金屬硅化物構(gòu)成的源區(qū)和漏區(qū)30。對(duì)于柵極特征尺寸較大的金屬硅化物源/漏MOSFETs來說,其源區(qū)和漏區(qū)的厚度較大或者需要大于一定的關(guān)鍵尺寸,例如lOnm,此時(shí)形成的金屬硅化物源漏由厚的低阻多晶相組成。隨著超大規(guī)模集成電路對(duì)高集成度和高性能的需求逐漸提高,晶體管的尺寸不斷縮小,源區(qū)和漏區(qū)的厚度也隨之降低,當(dāng)源區(qū)和漏區(qū)的厚度小于一定的關(guān)鍵尺寸,例如 lOnm,此時(shí)所形成的金屬硅化物源/漏的電阻將顯著升高。當(dāng)SOI厚度小于一定厚度時(shí),S. Migita等人表明此時(shí)在源漏區(qū)形成的正是外延生長(zhǎng)的單晶NiSi2,如圖2所示的電子顯微照片,其中,NiSi2外延層生長(zhǎng)于Si (111)襯底,厚度不足 IOnm (International Semiconductor DeviceResearch Symposium,2005)。然而問題在于,超薄的金屬硅化物外延層往往是高電阻晶相,將不可避免的源/ 漏寄生電阻的增加,導(dǎo)致器件性能的降低,這一缺陷嚴(yán)重限制了金屬硅化物源/漏MOSFETs 未來的發(fā)展。
發(fā)明內(nèi)容
本發(fā)明解決的問題是如何避免金屬硅化物(Metallic silicide)源/漏MOSFEI1s 的源/漏寄生電阻的增加,導(dǎo)致器件性能的降低。為解決上述問題,本發(fā)明提供一種MOS晶體管的制作方法,包括提供半導(dǎo)體襯底,所述半導(dǎo)體襯底上具有柵極和柵極側(cè)墻;預(yù)非晶化柵極側(cè)墻兩側(cè)的半導(dǎo)體襯底以定義源區(qū)和漏區(qū);對(duì)預(yù)非晶化后的半導(dǎo)體襯底進(jìn)行自對(duì)準(zhǔn)硅化物工藝,從而形成超薄的低阻多晶金屬硅化物作為源區(qū)和漏區(qū)。所述預(yù)非晶化柵極側(cè)墻兩側(cè)的半導(dǎo)體襯底以定義源區(qū)和漏區(qū)包括以柵極和柵極側(cè)墻為掩膜,對(duì)所述半導(dǎo)體襯底進(jìn)行等離子體轟擊工藝。所述預(yù)非晶化柵極側(cè)墻兩側(cè)的半導(dǎo)體襯底以定義源區(qū)和漏區(qū)包括以柵極和柵極側(cè)墻為掩膜,對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入工藝。所述離子注入工藝的注入離子包括Si,Ge,B,Al,As,F(xiàn),Cl,S,化和P中的一種或至少兩種的組合。
所述離子注入的能量取決于超薄的低阻多晶金屬硅化物層的厚度。所述對(duì)預(yù)非晶化后的半導(dǎo)體襯底進(jìn)行自對(duì)準(zhǔn)硅化物工藝包括在預(yù)非晶化后的半導(dǎo)體襯底上沉積金屬層;進(jìn)行快速熱退火工藝,形成多晶的金屬硅化物層;去除未反應(yīng)的金屬層。相應(yīng)的,還提供一種MOS晶體管,包括半導(dǎo)體襯底;所述半導(dǎo)體襯底上的柵極和柵極側(cè)墻;所述柵極側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的源區(qū)和漏區(qū);其特征在于,所述源區(qū)和漏區(qū)為超薄的低阻多晶金屬硅化物。所述超薄的低阻多晶金屬硅化物的厚度小于或等于lOnm。所述超薄的低阻多晶金屬硅化物的材料包括Ni基,Co基,NiPt基,NiCo基或 NiPtCo基金屬硅化物。所述半導(dǎo)體襯底為體硅襯底或SOI襯底。與現(xiàn)有技術(shù)相比,上述技術(shù)方案具有以下優(yōu)點(diǎn) 相對(duì)于傳統(tǒng)的金屬硅化物源/漏MOSFETs,本發(fā)明實(shí)施例的MOS晶體管采用超薄的低阻多晶金屬硅化物作為源區(qū)和漏區(qū),比超薄的高阻外延單晶金屬硅化物具有更低的電阻率,能夠有效的避免源/漏寄生電阻的增加,改善器件的性能。本發(fā)明實(shí)施例中的MOS晶體管的制作方法,通過自對(duì)準(zhǔn)硅化物工藝前對(duì)源漏區(qū)的襯底進(jìn)行預(yù)非晶化處理,之后進(jìn)行自對(duì)準(zhǔn)硅化物工藝,這樣可以在源漏區(qū)形成超薄的低阻多晶金屬硅化物,而不是超薄的高阻外延單晶金屬硅化物,因此能夠有效降低源/漏寄生電阻,明顯改善器件性能。
通過附圖所示,本發(fā)明的上述及其它目的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖,重點(diǎn)在于示出本發(fā)明的主旨。圖1為一種常見的金屬硅化物源/漏MOSFETs的結(jié)構(gòu)示意圖;圖2為一種金屬硅化物源/漏MOSFETs的電子顯微照片;圖3為實(shí)施例一中MOS晶體管的結(jié)構(gòu)示意圖;圖4為實(shí)施例二中MOS晶體管的制作方法的流程圖;圖5至圖9為實(shí)施例二中MOS晶體管的制作方法的示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂,下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明,但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施,本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣,因此本發(fā)明不受下面公開的具體實(shí)施例的限制。
其次,本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述,在詳述本發(fā)明實(shí)施例時(shí),為便于說明,表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大,而且所述示意圖只是示例,其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外,在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。正如背景技術(shù)部分所述,隨著晶體管的尺寸不斷縮小,金屬硅化物源/漏MOSFETs 的源區(qū)和漏區(qū)的厚度也隨之降低,發(fā)明人經(jīng)過研究發(fā)現(xiàn),當(dāng)源漏區(qū)或者SOI厚度小于某特定值時(shí),經(jīng)過自對(duì)準(zhǔn)硅化物工藝后,所形成的只能是超薄的外延單晶金屬硅化物,而不能形成多晶的金屬硅化物。而超薄的外延單晶金屬硅化物相對(duì)于多晶的金屬硅化物來說電阻更高,于是增加了源/漏的寄生電阻從而導(dǎo)致晶體管的性能下降,為此,本發(fā)明提供一種MOS 晶體管及其制作方法,通過對(duì)源漏區(qū)的Si襯底預(yù)先預(yù)非晶化,經(jīng)過自對(duì)準(zhǔn)金屬硅化物工藝后,該晶體管的源區(qū)和漏區(qū)將形成超薄的低阻多晶金屬硅化物,而不是超薄的高阻外延單晶金屬硅化物,預(yù)非晶化,從而改善器件的性能,為金屬硅化物源/漏MOSFETs未來的迅速發(fā)展開創(chuàng)了新的局面。以下結(jié)合附圖詳細(xì)說明所述MOS晶體管的具體實(shí)施方式
。實(shí)施例一圖3為本實(shí)施例中MOS晶體管的結(jié)構(gòu)示意圖,如圖所示,該MOS晶體管為金屬硅化物源/漏MOSFETs,包括半導(dǎo)體襯底100 ;所述半導(dǎo)體襯底100上的柵極101和柵極側(cè)墻102,柵極101和半導(dǎo)體襯底100之間具有柵極介質(zhì)層(圖中未示出);所述柵極側(cè)墻102兩側(cè)的半導(dǎo)體襯底內(nèi)的源區(qū)104和漏區(qū)105 ;所述源區(qū)104和漏區(qū)105為超薄的低阻多晶金屬硅化物。其中,所述超薄的低阻多晶金屬硅化物的厚度小于或等于lOnm,也就是說,本發(fā)明實(shí)施例中“超薄”的含義就是膜層的厚度小于或等于lOnm。超薄的低阻多晶金屬硅化物的材料包括Ni基,Co基,NiPt基,NiCo基,NiPtCo基或金屬硅化物。超薄的低阻多晶金屬硅化物為多晶(polycrystalline),相對(duì)于外延生長(zhǎng)的單晶金屬硅化物來說,其電阻更低。例如單晶的NiSi2電阻率為50 μ Ω-cm ;多晶的NiSi2電阻率為 10-15 μ Ω-cm。半導(dǎo)體襯底100為體硅襯底或SOI襯底,本實(shí)施例中以SOI襯底為例,其包括本體層100a、埋氧層100b和、SOI層100c。所述柵極101可以為多晶硅,也可以為金屬柵。所述金屬柵包括Ti、Al、Cu或其中至少兩種的合金,所述金屬柵也可以由前述金屬或合金的多層結(jié)構(gòu)疊加而成。本實(shí)施例中柵極101的長(zhǎng)度與超薄的低阻多晶金屬硅化物的厚度相應(yīng),超薄的低阻多晶金屬硅化物的厚度小于或等于lOnm,則柵極101的長(zhǎng)度約為30nm。所述柵極介質(zhì)層可以為氧化硅,優(yōu)選為高k介質(zhì)層,所述高k介質(zhì)層的材料可以是 Hf02, HfSiO, HfSiON, HfTaO, HfTiO,HfZrO,Al203、La203、Zr02、LaAlO 等。所述柵極側(cè)墻102包括氧化硅、氮化硅、氮氧化硅或者它們的疊層。優(yōu)選為氮化硅。采用現(xiàn)有的側(cè)墻工藝制作。源區(qū)104和漏區(qū)105之間、柵極介質(zhì)層下方為溝道區(qū),源區(qū)104和漏區(qū)105在平行于半導(dǎo)體襯底的方向上與柵極側(cè)墻102基本無交疊。相對(duì)于傳統(tǒng)的金屬硅化物源/漏MOSFETs,在本實(shí)施例的MOS晶體管中,所形成的超薄低阻多晶金屬硅化物作為源區(qū)和漏區(qū),比超薄的高阻外延單晶金屬硅化物具有更低的電阻率,能夠有效的避免源/漏寄生電阻的增加,改善器件的性能。下面結(jié)合附圖詳細(xì)說明以上實(shí)施例中MOS晶體管的制作方法。實(shí)施例二圖4為本實(shí)施例中MOS晶體管的制作方法的流程圖,圖5至圖9為本實(shí)施例中MOS 晶體管的制作方法的示意圖。該MOS晶體管為金屬硅化物源/漏MOSFETs,如圖所示,其制作方法包括步驟Sl 參見圖5所示,提供半導(dǎo)體襯底100,所述半導(dǎo)體襯底100上具有柵極101 和柵極側(cè)墻102。半導(dǎo)體襯底100為體硅襯底或SOI襯底,所述柵極101的材料包括多晶硅或金屬, 柵極101為多晶硅,則采用傳統(tǒng)的多晶硅刻蝕工藝形成;柵極101為金屬,則采用金屬后柵工藝形成。步驟S2 預(yù)非晶化柵極側(cè)墻102兩側(cè)的半導(dǎo)體襯底以定義源區(qū)和漏區(qū)。本步驟S2是形成超薄的低阻多晶金屬硅化物的第一步,參見圖6所示,具體包括 以柵極101和柵極側(cè)墻102為掩膜,對(duì)所述半導(dǎo)體襯底100的表面進(jìn)行離子注入工藝,由于注入離子對(duì)半導(dǎo)體襯底100表面一定深度內(nèi)晶格破壞作用,打亂了原有單晶材料原子的規(guī)則排列順頁序,使得柵極側(cè)墻102兩側(cè)的半導(dǎo)體襯底內(nèi)的原子排列趨向于無序,由單晶轉(zhuǎn)變?yōu)榉蔷?,從而定義出源區(qū)和漏區(qū)的位置,即圖中所示的非晶源區(qū)104’和非晶漏區(qū)105’。上述離子注入工藝的注入離子包括Si,Ge,B, Al,As,F(xiàn),Cl,S,In和P的一種或幾種的組合,也可以為其他能將單晶的襯底材料預(yù)非晶化的離子。如果注入離子為B等ρ型雜質(zhì)離子或As、P等η型雜質(zhì)離子,則同時(shí)實(shí)現(xiàn)了對(duì)源區(qū)和漏區(qū)的摻雜工藝。所述離子注入的能量取決于超薄的低阻多晶金屬硅化物的厚度,該工藝參數(shù)需要精確控制,以確保實(shí)現(xiàn)器件設(shè)計(jì)要求的超薄的低阻多晶金屬硅化物的厚度。對(duì)于本實(shí)施例中的SOI襯底來說,其包括本體層100a、埋氧層IOOb和SOI層100c,控制離子注入的能量, 使得離子注入的深度等于或小于SOI層的厚度,并避免損失埋氧層100b。步驟S3 對(duì)預(yù)非晶化后的半導(dǎo)體襯底100進(jìn)行自對(duì)準(zhǔn)硅化物工藝,從而形成超薄的低阻多晶金屬硅化物作為源區(qū)104和漏區(qū)105。具體包括以下步驟參照?qǐng)D7所示,在預(yù)非晶化后的半導(dǎo)體襯底100上沉積金屬層106,從而將整個(gè)半導(dǎo)體襯底100表面覆蓋。所述金屬層106的材料包括Ni或Co等難熔金屬。參照?qǐng)D8所示,進(jìn)行快速熱退火工藝(RTA),形成超薄的低阻多晶金屬硅化物107。 在快速熱退火工藝的高溫處理下,覆蓋在非晶源區(qū)104’和非晶漏區(qū)105’上的金屬層106 與硅襯底發(fā)生化學(xué)反應(yīng),形成超薄的低阻多晶金屬硅化物107,而半導(dǎo)體襯底其他區(qū)域(柵極和柵極側(cè)墻)的沒有裸露的硅襯底,因此,金屬層106不能發(fā)生反應(yīng)。然后,參照?qǐng)D9所示,去除未反應(yīng)的金屬層106,從而留下由超薄的低阻多晶金屬硅化物107組成的源區(qū)104和漏區(qū)105。上述過程即為自對(duì)準(zhǔn)硅化物工藝(SALICIDE)。本實(shí)施例中MOS晶體管的制作方法,通過自對(duì)準(zhǔn)硅化物工藝前的預(yù)非晶化處理可
6以形成超薄的低阻多晶金屬硅化物作為源區(qū)和漏區(qū),相對(duì)于超薄的高阻外延單晶金屬硅化物具有更低的電阻率,能夠降低源/漏寄生電阻,有利于改善器件性能。此外,本實(shí)施例采用離子注入工藝實(shí)現(xiàn)源區(qū)和漏區(qū)的預(yù)非晶化,與傳統(tǒng)工藝兼容, 不會(huì)額外增加制作成本。而且,預(yù)非晶化的步驟限定了源區(qū)和漏區(qū)的結(jié)深,避免SALICIDE 工藝的高溫處理中不能很好的控制超薄的低阻多晶金屬硅化物的厚度。本發(fā)明的另一實(shí)施例中,所述預(yù)非晶化柵極側(cè)墻兩側(cè)的半導(dǎo)體襯底以定義源區(qū)和漏區(qū)包括以柵極和柵極側(cè)墻為掩膜,對(duì)所述半導(dǎo)體襯底進(jìn)行等離子體轟擊工藝。換言之, 形成非晶源區(qū)和非晶漏區(qū)也可以采用等離子體轟擊的方法,等離子源并沒有特別的限定, 只要能夠使得單晶襯底材料預(yù)非晶化的等離子源均屬于本發(fā)明的保護(hù)范圍。以上所述,僅是本發(fā)明的較佳實(shí)施例而已,并非對(duì)本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實(shí)施例披露如上,然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員,在不脫離本發(fā)明技術(shù)方案范圍情況下,都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾,或修改為等同變化的等效實(shí)施例。因此, 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容,依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾,均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種MOS晶體管的制作方法,其特征在于,包括提供半導(dǎo)體襯底,所述半導(dǎo)體襯底上具有柵極和柵極側(cè)墻;預(yù)非晶化柵極側(cè)墻兩側(cè)的半導(dǎo)體襯底以定義源區(qū)和漏區(qū);對(duì)預(yù)非晶化后的半導(dǎo)體襯底進(jìn)行自對(duì)準(zhǔn)硅化物工藝,從而形成超薄的低阻多晶金屬硅化物作為源區(qū)和漏區(qū)。
2.根據(jù)權(quán)利要求1所述的MOS晶體管的制作方法,其特征在于,所述預(yù)非晶化柵極側(cè)墻兩側(cè)的半導(dǎo)體襯底以定義源區(qū)和漏區(qū)包括以柵極和柵極側(cè)墻為掩膜,對(duì)所述半導(dǎo)體襯底進(jìn)行等離子體轟擊工藝。
3.根據(jù)權(quán)利要求1所述的MOS晶體管的制作方法,其特征在于,所述預(yù)非晶化柵極側(cè)墻兩側(cè)的半導(dǎo)體襯底以定義源區(qū)和漏區(qū)包括以柵極和柵極側(cè)墻為掩膜,對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入工藝。
4.根據(jù)權(quán)利要求3所述的MOS晶體管的制作方法,其特征在于,離子注入工藝的注入離子包括Si,Ge,B, Al,As,F(xiàn),Cl,S,In和P中的一種或至少兩種的組合。
5.根據(jù)權(quán)利要求3所述的MOS晶體管的制作方法,其特征在于,所述離子注入的能量取決于超薄的低阻多晶金屬硅化物層的厚度。
6.根據(jù)權(quán)利要求1-5任一項(xiàng)所述的MOS晶體管的制作方法,其特征在于,所述對(duì)預(yù)非晶化后的半導(dǎo)體襯底進(jìn)行自對(duì)準(zhǔn)硅化物工藝包括在預(yù)非晶化后的半導(dǎo)體襯底上沉積金屬層;進(jìn)行快速熱退火工藝,形成多晶的金屬硅化物層;去除未反應(yīng)的金屬層。
7.一種MOS晶體管,包括半導(dǎo)體襯底;所述半導(dǎo)體襯底上的柵極和柵極側(cè)墻;所述柵極側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的源區(qū)和漏區(qū);其特征在于,所述源區(qū)和漏區(qū)為超薄的低阻多晶金屬硅化物。
8.根據(jù)權(quán)利要求7所述的MOS晶體管,其特征在于,所述超薄的低阻多晶金屬硅化物的厚度小于或等于10nm。
9.根據(jù)權(quán)利要求8所述的MOS晶體管,其特征在于,所述超薄的低阻多晶金屬硅化物的材料包括Ni基,Co基,NiPt基,NiCo基,或NiPtCo基金屬硅化物。
10.根據(jù)權(quán)利要求7所述的MOS晶體管,其特征在于,所述半導(dǎo)體襯底為體硅襯底或 SOI襯底。
全文摘要
本發(fā)明提供一種MOS晶體管及其制作方法,所述制作方法包括提供半導(dǎo)體襯底,所述半導(dǎo)體襯底上具有柵極和柵極側(cè)墻;預(yù)非晶化柵極側(cè)墻兩側(cè)的半導(dǎo)體襯底以定義源區(qū)和漏區(qū);對(duì)預(yù)非晶化后的半導(dǎo)體襯底進(jìn)行自對(duì)準(zhǔn)硅化物工藝,從而形成超薄的低阻多晶金屬硅化物作為源區(qū)和漏區(qū)。本發(fā)明中的MOS晶體管的制作方法,通過自對(duì)準(zhǔn)硅化物工藝前對(duì)源漏區(qū)的襯底進(jìn)行預(yù)非晶化處理,之后進(jìn)行自對(duì)準(zhǔn)硅化物工藝,這樣可以在源漏區(qū)形成超薄的低阻多晶金屬硅化物,而不是超薄的高阻外延單晶金屬硅化物,因此能夠有效降低源/漏寄生電阻,明顯改善器件性能。
文檔編號(hào)H01L21/336GK102569087SQ201010612589
公開日2012年7月11日 申請(qǐng)日期2010年12月29日 優(yōu)先權(quán)日2010年12月29日
發(fā)明者羅軍, 趙超, 鐘匯才 申請(qǐng)人:中國科學(xué)院微電子研究所