專利名稱：具有屏蔽柵的vdmos結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種VDMOS結(jié)構(gòu)。本發(fā)明還涉及一種VDMOS結(jié)構(gòu)的制備方法。
背景技術(shù)：
隨著半導(dǎo)體制造工藝的不斷發(fā)展，對(duì)電源管理系統(tǒng)的轉(zhuǎn)換效率和尺寸要求日益提高。集成電路尺寸的縮小使得芯片操作電壓降低，因此系統(tǒng)的轉(zhuǎn)換效率和尺寸尤其重要。開(kāi)關(guān)電源中開(kāi)關(guān)的寄生電容是阻礙電源系統(tǒng)效率提高和尺寸減小的關(guān)鍵因素之一。VDMOS (縱向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)結(jié)構(gòu)為電源管理系統(tǒng)的常用開(kāi)關(guān)器件。傳統(tǒng)VDMOS只有一層?xùn)?見(jiàn)圖1)，起控制開(kāi)關(guān)導(dǎo)通和關(guān)斷的作用，其柵漏間的電容因米勒效應(yīng)成為此器件最關(guān)鍵寄生電容，此電容的減小對(duì)開(kāi)關(guān)功耗的減少和速度的提高起到舉足輕重的作用。功耗的減少使得效率提高，而速度的提高使得系統(tǒng)中的電感和電容尺寸減小。因此，一個(gè)具有低寄生電容的VDMOS器件結(jié)構(gòu)是需要的。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種具有屏蔽柵的VDMOS結(jié)構(gòu)，其能降低器件的寄生電容。為解決上述技術(shù)問(wèn)題，本發(fā)明的具有屏蔽柵的VDMOS結(jié)構(gòu)，為在VDMOS器件的漂移區(qū)上設(shè)置有屏蔽柵，所述VDMOS器件的控制柵位于所述屏蔽柵的兩邊，且所述控制柵各有一邊疊加在所述屏蔽柵兩邊之上，該屏蔽柵與所述控制柵和所述漂移區(qū)之間均通過(guò)絕緣層隔1 °本發(fā)明還提供了一種具有屏蔽柵的VDMOS結(jié)構(gòu)的制備方法，為在VDMOS器件的柵氧形成之后，包括如下步驟1)淀積第一層多晶硅，光刻刻蝕形成屏蔽柵，所述屏蔽柵位于漂移區(qū)之上；2)在整個(gè)硅片表面氧化硅層，所述氧化硅層覆蓋所述屏蔽柵；3)接著淀積第二層多晶硅，對(duì)所述第二層多晶硅進(jìn)行光刻刻蝕，形成控制柵，所述控制柵位于所述屏蔽柵的兩邊，且所述控制柵各有一邊疊加在所述屏蔽柵之上。本發(fā)明的具有屏蔽柵的VDMOS結(jié)構(gòu)，由于屏蔽柵的屏蔽作用，尤其是當(dāng)屏蔽柵跟源有電連接時(shí)，使得控制柵與源極之間的電容跟傳統(tǒng)的VDMOS結(jié)構(gòu)中的相比，大大減小了。 因此米勒電容大大減少，開(kāi)關(guān)功耗得以減少且開(kāi)關(guān)速度得到大大提高。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖1為現(xiàn)有的VDMOS結(jié)構(gòu)的示意圖；圖2為本發(fā)明的VDMOS結(jié)構(gòu)的示意圖；圖3為本發(fā)明的VDMOS結(jié)構(gòu)的制備流程框圖4為本發(fā)明的制備方法中形成屏蔽柵后的結(jié)構(gòu)示意圖；圖5為本發(fā)明的制備方法中淀積第二層多晶硅后的結(jié)構(gòu)示意圖；圖6為本發(fā)明的制備方法中形成控制柵后的結(jié)構(gòu)示意圖；圖7為本發(fā)明的制備方法中形成體區(qū)的結(jié)構(gòu)示意圖；圖8為本發(fā)明的制備方法中形成源區(qū)后的結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明的VDMOS結(jié)構(gòu)(見(jiàn)圖2)，為在VDMOS器件的漂移區(qū)上設(shè)置有屏蔽柵，所述 VDMOS器件的控制柵位于所述屏蔽柵的兩邊，且所述控制柵各有一邊疊加在所述屏蔽柵之上，該屏蔽柵與所述控制柵和所述漂移區(qū)之間均通過(guò)絕緣層隔離。其中屏蔽柵中與控制柵重疊的部分大概可占總屏蔽柵長(zhǎng)度的1/10-9/10。在一具體實(shí)施中，屏蔽柵長(zhǎng)度為0. 1-100 微米，屏蔽柵的厚度為0.01-5微米。絕緣層最常用的可為氧化硅層。屏蔽柵可設(shè)置為懸浮，也可通過(guò)互連金屬將其與VDMOS器件的源極進(jìn)行電連接， 其中圖2表示了懸浮屏蔽柵的結(jié)構(gòu)。在將屏蔽柵和源極電連接時(shí)，柵源之間的電容降低得更小。本發(fā)明的具有屏蔽柵的VDMOS結(jié)構(gòu)的制備，其工藝實(shí)施步驟介紹如下(見(jiàn)圖3):1)在硅襯底上進(jìn)行熱氧化生成二氧化硅，該層二氧化硅為器件的柵氧層。之后在二氧化硅上淀積多晶硅1 (第一層多晶硅)，對(duì)多晶硅1進(jìn)行光刻和刻蝕形成屏蔽柵(見(jiàn)圖 4)。多晶硅的淀積通?？刹捎没瘜W(xué)氣相淀積法，而多晶硅的刻蝕通常采用干法刻蝕工藝。柵氧層可同時(shí)進(jìn)行刻蝕，也可在該步驟中予以保留。屏蔽柵的厚度為0.01-5微米。2)接著在整個(gè)硅襯底上淀積氧化硅，氧化硅層覆蓋屏蔽柵。3)緊接著淀積多晶硅2(為第二層多晶硅)。這樣兩層多晶硅之間被二氧化硅隔開(kāi)，多晶硅2與襯底之間也被二氧化硅隔開(kāi)(見(jiàn)圖5)。氧化硅的淀積可采用熱氧生長(zhǎng)法來(lái)制備。多晶硅2的淀積同樣可采用化學(xué)氣相淀積法。(多晶硅2的厚度可為0. 01-5微米。)對(duì)多晶硅2進(jìn)行光刻定義出控制柵的位置，而后刻蝕所述多晶硅2形成控制柵(見(jiàn)圖 6)。控制柵位于屏蔽柵的兩邊，且各有一邊疊加在屏蔽柵之上，屏蔽柵與所述控制柵重疊的部分為總屏蔽柵長(zhǎng)度的1/10-9/10。在一具體實(shí)例中，屏蔽柵長(zhǎng)度為0. 1-100微米之間，屏蔽柵的厚度為0. 01-5微米。多晶硅的刻蝕同樣可采用干法刻蝕工藝。4)涂光刻膠，光刻去除控制柵未跟屏蔽柵重疊的一側(cè)上方的光刻膠而其它區(qū)域被光刻膠覆蓋，進(jìn)行離子束注入、去除光刻膠后進(jìn)行熱擴(kuò)散形成體區(qū)(見(jiàn)圖7)；然后利用控制柵和屏蔽柵作阻擋層，進(jìn)行源區(qū)離子注入，注入后進(jìn)行熱退火激活所注入的離子，形成源區(qū) (見(jiàn)圖8)。體區(qū)的摻雜類型與漂移區(qū)(即為襯底的外延層)相同。源漏摻雜類型與漂移區(qū)相同，但濃度遠(yuǎn)高于漂移區(qū)。體區(qū)、源漏區(qū)的要求均于原VDMOS器件相同。其余步驟跟傳統(tǒng)工藝相同淀積層膜；通過(guò)光刻、干刻形成接觸孔，用金屬填孔、 用干刻或化學(xué)機(jī)械研磨去除多余的金屬；淀積金屬膜，對(duì)金屬膜進(jìn)行光刻、干刻形成最終圖形；對(duì)晶圓背面減薄，在背面形成金屬膜(見(jiàn)圖2)。
權(quán)利要求
1.一種具有屏蔽柵的VDMOS結(jié)構(gòu)，其特征在于在VDMOS器件的漂移區(qū)上設(shè)置有屏蔽柵，所述VDMOS器件的控制柵位于所述屏蔽柵的兩邊，且所述控制柵各有一邊疊加在所述屏蔽柵之上，該屏蔽柵與所述控制柵和所述漂移區(qū)之間均通過(guò)絕緣層隔離。
2.如權(quán)利要求1所述的VDMOS結(jié)構(gòu)，其特征在于所述屏蔽柵設(shè)置為懸浮。
3.如權(quán)利要求1所述的VDMOS結(jié)構(gòu)，其特征在于所述屏蔽柵與所述VDMOS器件的源極電連接。
4.如權(quán)利要求1至3中任一項(xiàng)所述的VDMOS結(jié)構(gòu)，其特征在于所述控制柵對(duì)稱地疊加在所述屏蔽柵兩邊之上，所述屏蔽柵與所述控制柵重疊的部分可占總屏蔽柵長(zhǎng)度的1/10 至9/10之間。
5.如權(quán)利要求1至3中任一項(xiàng)權(quán)利要求所述的VDMOS結(jié)構(gòu)，其特征在于所述屏蔽柵長(zhǎng)度為0. 1-100微米之間，所述屏蔽柵的厚度為0. 01-5微米。
6.如權(quán)利要求1至3中任一項(xiàng)所述的VDMOS結(jié)構(gòu)，其特征在于所述絕緣層為氧化硅層。
7.一種具有屏蔽柵的VDMOS結(jié)構(gòu)的制備方法，其特征在于，在VDMOS器件的柵氧形成之后，包括如下步驟1)淀積第一層多晶硅，光刻刻蝕形成屏蔽柵，所述屏蔽柵位于漂移區(qū)之上；2)在整個(gè)硅片表面氧化硅層，所述氧化硅層覆蓋所述屏蔽柵；3)接著淀積第二層多晶硅，對(duì)所述第二層多晶硅進(jìn)行光刻刻蝕，形成控制柵，所述控制柵位于所述屏蔽柵的兩邊，且所述控制柵各有一邊疊加所述屏蔽柵之上。
8.如權(quán)利要求7所述的制備方法，其特征在于還包括將所述VDMOS器件的源極與所述屏蔽柵形成電連接的步驟。
9.如權(quán)利要求7或8所述的制備方法，其特征在于所述屏蔽柵與所述控制柵重疊的部分為總屏蔽柵長(zhǎng)度的1/10-9/10。
10.如權(quán)利要求7或8所述的制備方法，其特征在于所述屏蔽柵的厚度為0.01-5微米。
全文摘要
本發(fā)明公開(kāi)了一種具有屏蔽柵的VDMOS結(jié)構(gòu)，為在VDMOS器件的漂移區(qū)上設(shè)置有屏蔽柵，所述VDMOS器件的控制柵位于所述屏蔽柵的兩邊，且所述控制柵有部分疊加在所述屏蔽柵兩邊之上，該屏蔽柵與所述控制柵和所述漂移區(qū)之間均通過(guò)絕緣層隔離。采用本發(fā)明的結(jié)構(gòu)，能有效降低器件的米勒電容，降低開(kāi)關(guān)功耗并提高開(kāi)關(guān)的速度。本發(fā)明還公開(kāi)一種具有屏蔽柵的VDMOS結(jié)構(gòu)的制備方法。
文檔編號(hào)H01L29/423GK102569385SQ20101059505
公開(kāi)日2012年7月11日 申請(qǐng)日期2010年12月17日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者叢茂杰, 周穎, 金勤海 申請(qǐng)人:上海華虹Nec電子有限公司