一種具有縱向屏蔽柵的Trench MOSFET及其加工方法
【專利摘要】本發(fā)明屬于半導(dǎo)體器件【技術(shù)領(lǐng)域】，公開(kāi)了一種具有縱向屏蔽柵的Trench?MOSFET，包括：襯底；外延層；位于外延層頂部的源摻雜區(qū)；位于外延層內(nèi)源摻雜區(qū)下方的阱區(qū)；生長(zhǎng)在外延層上部的多晶硅柵極；位于外延層與多晶硅柵極間的柵氧化層；位于多晶硅柵極下方的多晶硅源極；位于外延層與多晶硅源極間的側(cè)壁氧化層；位于多晶硅柵極與多晶硅源極間的隔離氧化層；覆蓋多晶硅柵極及源摻雜區(qū)的表面氧化層；位于外延層的內(nèi)部的源接觸孔；包圍源接觸孔，并與阱區(qū)相連的源第二摻雜區(qū)；多晶硅源極與側(cè)壁氧化層的總寬度大于多晶硅柵極與柵氧化層的總寬度；源接觸孔底端的豎直高度小于側(cè)壁氧化層頂端的豎直高度。本發(fā)明形成縱向屏蔽電場(chǎng)，提高抗單粒子相應(yīng)的能力。
【專利說(shuō)明】—種具有縱向屏蔽柵的Trench MOSFET及其加工方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件【技術(shù)領(lǐng)域】，特別涉及一種具有縱向屏蔽柵的TrenchMOSFET及其加工方法。
【背景技術(shù)】
[0002]在半導(dǎo)體領(lǐng)域內(nèi)，柵極利用挖槽工藝制作的MOSFET器件稱作Trench MOSFET。因其具有比傳統(tǒng)VDMOS更高的功率密度，更低的導(dǎo)通電阻等優(yōu)勢(shì)，得到了廣泛的應(yīng)用。但是，當(dāng)其應(yīng)用在航空航天領(lǐng)域時(shí)，由于空間環(huán)境中存在持續(xù)不斷的重離子輻射，極易誘發(fā)其發(fā)生單粒子效應(yīng)，從而使空間系統(tǒng)發(fā)生災(zāi)難性事故，使其應(yīng)用受到限制。
[0003]當(dāng)重離子轟擊到硅片表面后，在其運(yùn)動(dòng)路徑上會(huì)產(chǎn)生大量的電子空穴對(duì)。以傳統(tǒng)的N溝道TrenchMOSFET為例，當(dāng)處于阻斷狀態(tài)時(shí)，其體內(nèi)的電場(chǎng)均指向表面。因此，硅片受到轟擊后，電子空穴對(duì)中的電子會(huì)從漏極流出，而空穴將向芯片表面。一方面，當(dāng)流入阱區(qū)的空穴電流過(guò)大，使阱區(qū)壓降超過(guò)0.7V時(shí)，源摻雜區(qū)-阱區(qū)-外延層組成的寄生三極管將開(kāi)啟，在外部條件允許的前提下，該寄生三極管會(huì)發(fā)生二次擊穿，使電流密度過(guò)度集中導(dǎo)致器件發(fā)生單粒子燒毀(SEB)。另一方面，若過(guò)多的空穴堆積在柵氧Si/Si02界面處，則等效于在柵介質(zhì)層上附加一個(gè)瞬態(tài)電場(chǎng)，導(dǎo)致柵介質(zhì)層內(nèi)電場(chǎng)超過(guò)臨界擊穿電場(chǎng)，發(fā)生柵介質(zhì)層擊穿，即發(fā)生單粒子?xùn)糯?SEGR)，統(tǒng)稱為器件的單粒子效應(yīng)；均能導(dǎo)致器件損壞失效。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種提升抗單粒子效應(yīng)的能力的TrenchMOSFET 器件。
[0005]為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種具有縱向屏蔽柵的Trench M0SFET，其特征在于，包括:
[0006]襯底；
[0007]覆蓋所述襯底的外延層；
[0008]位于所述外延層頂部的源摻雜區(qū)；
[0009]位于所述源摻雜區(qū)下方的阱區(qū)；
[0010]生長(zhǎng)在所述外延層上部的多晶硅柵極；
[0011]位于所述外延層與所述多晶硅柵極間的柵氧化層；
[0012]位于所述多晶硅柵極下方的多晶硅源極；
[0013]位于所述外延層與所述多晶硅源極間的側(cè)壁氧化層；
[0014]位于所述多晶硅柵極與所述多晶硅源極間的隔離氧化層；
[0015]覆蓋所述多晶硅柵極及所述源摻雜區(qū)的表面氧化層；
[0016]縱向穿越所述表面氧化層、所述源摻雜區(qū)和所述阱區(qū)，位于所述外延層的內(nèi)部的源接觸孔；
[0017]包圍所述源接觸孔，并與所述阱區(qū)相連的源第二摻雜區(qū)；[0018]覆蓋所述表面氧化層及所述源接觸孔的金屬源電極；
[0019]以及位于所述襯底底部的金屬漏電極；
[0020]所述多晶硅源極與所述側(cè)壁氧化層的總寬度大于所述多晶硅柵極與所述柵氧化層的總寬度；
[0021]所述源接觸孔底端的豎直高度小于所述側(cè)壁氧化層頂端的豎直高度。
[0022]進(jìn)一步地，所述多晶硅源極與所述側(cè)壁氧化層的總寬度與所述多晶硅柵極與所述柵氧化層的總寬度的差值范圍是0.05um?lum。
[0023]進(jìn)一步地，所述源接觸孔底端的豎直高度與所述側(cè)壁氧化層頂端的豎直高度的差值范圍是0.0lum?lum。
[0024]進(jìn)一步地，所述源第二摻雜區(qū)的摻雜濃度范圍是IX IO1Vcm3?IX 1021/cm3o
[0025]進(jìn)一步地，所述襯底、所述外延層以及所述源摻雜區(qū)為第一導(dǎo)電類型；所述阱區(qū)為
第二導(dǎo)電類型。
[0026]一種TrenchMOSFET的加工方法，用于實(shí)現(xiàn)上述具有縱向屏蔽柵的TrenchMOSFET ；包括以下步驟:
[0027]在襯底上生長(zhǎng)外延層，并蝕刻出深槽；在所述深槽上部側(cè)壁生成SiN層；
[0028]在所述外延層的頂面與所述深槽下部生成犧牲氧化SiO2層；
[0029]刻除所述外延層的頂面與所述深槽下部生成的犧牲氧化SiO2層，分別生長(zhǎng)表面氧化層和側(cè)壁氧化層；
[0030]在所述深槽下部的側(cè)壁氧化層上生成多晶硅源極；
[0031]刻除SiN層，在所述多晶硅源極頂面覆蓋生成隔離氧化層；
[0032]在所述深槽上部側(cè)壁生長(zhǎng)柵氧化層，并生長(zhǎng)多晶硅柵極；
[0033]在所述外延層上部由上到下，通過(guò)離子注入工藝，生成源摻雜區(qū)和阱區(qū)；
[0034]覆蓋所述源摻雜區(qū)及所述多晶硅柵極頂面，生成表面氧化層；
[0035]蝕刻形成源接觸孔，通過(guò)離子注入形成源第二摻雜區(qū)；
[0036]在所述襯底面生成金屬漏電極，在所述表面氧化層覆蓋生成金屬源電極；
[0037]生長(zhǎng)所述犧牲氧化SiO2層的厚度小于多晶硅源極與側(cè)壁氧化層的總寬度和多晶硅柵極與柵氧化層的總寬度的差值；
[0038]所述多晶硅源極與所述側(cè)壁氧化層的總寬度大于所述多晶硅柵極與所述柵氧化層的總寬度；
[0039]所述源接觸孔底端的豎直高度小于所述側(cè)壁氧化層頂端的豎直高度。
[0040]進(jìn)一步地，所述多晶硅源極與所述側(cè)壁氧化層的總寬度與所述多晶硅柵極與所述柵氧化層的總寬度的差值范圍是0.05um?lum。
[0041]進(jìn)一步地，所述源接觸孔底端的豎直高度與所述側(cè)壁氧化層頂端的豎直高度的差值范圍是0.0lum?lum。
[0042]進(jìn)一步地，所述源第二摻雜區(qū)的摻雜濃度范圍是IX IO1Vcm3?IX 1021/cm3。
[0043]進(jìn)一步地，所述襯底、所述外延層以及所述源摻雜區(qū)為第一導(dǎo)電類型；所述阱區(qū)為
第二導(dǎo)電類型。
[0044]本發(fā)明提供的具有縱向屏蔽柵的TrenchMOSFET通過(guò)設(shè)置深入外延層的源接觸孔與重?fù)诫s的源第二摻雜區(qū)改變電場(chǎng)方向，由于多晶娃源極與側(cè)壁氧化層的總寬度寬于多晶硅柵極與柵氧化層的總寬度，同時(shí)，源接觸孔及高濃度的源第二摻雜區(qū)底端的位置低于側(cè)壁氧化層的最頂端；因此，當(dāng)器件處于阻斷狀態(tài)時(shí)，電場(chǎng)將更多的指向源接觸孔內(nèi)的金屬源電極及源第二摻雜區(qū)，而不是指向阱區(qū)及柵氧化層；因而，當(dāng)器件受到重離子轟擊后，產(chǎn)生的空穴電流將直接流經(jīng)源第二摻雜區(qū)，從源接觸孔流出金屬源極；一方面大大減小了空穴流向柵氧化層，抑制了單粒子?xùn)糯┬?yīng)；另一方面也減小了空穴電流在P型區(qū)內(nèi)產(chǎn)生的壓降，抑制了單粒子燒毀效應(yīng)，從而從整體上抑制了單粒子效應(yīng)的發(fā)生，從而大大提高了器件的抗單粒子能力。
【專利附圖】

【附圖說(shuō)明】
[0045]圖1為本發(fā)明實(shí)施例提供的具有縱向屏蔽柵的TrenchMOSFET結(jié)構(gòu)示意圖；
[0046]圖2到圖13為本發(fā)明實(shí)施例提供的具有縱向屏蔽柵的Trench MOSFET加工過(guò)程結(jié)構(gòu)圖；
[0047]其中，201-襯底，202-外延層，203-阱區(qū)，204-源摻雜區(qū)，205-源第二摻雜區(qū)，206-側(cè)壁氧化層，207-隔離氧化層，208-柵氧化層，209-源接觸孔，210-表面氧化層，211-金屬源電極，212-多晶硅源極，213-多晶硅柵極，214-金屬漏電極，220-深槽，221-淀積Si02層，222-SiN層，223-側(cè)壁犧牲氧化SiO2層，224-頂部犧牲氧化SiO2層，225-側(cè)壁氧化層刻蝕后槽，226-頂面氧化層。
【具體實(shí)施方式】
[0048]參見(jiàn)圖1，本發(fā)明實(shí)施例提供的一種具有縱向屏蔽柵的Trench M0SFET，其特征在于，包括:襯底201 ;覆蓋襯底201的外延層202 ;位于外延層202頂部的源摻雜區(qū)204 ;位于源摻雜區(qū)204下方的阱區(qū)203 ;生長(zhǎng)在外延層202上部的多晶硅柵極213 ;位于外延層202與多晶硅柵極213間的柵氧化層208 ;位于多晶硅柵極213下方的多晶硅源極212 ;位于外延層202與多晶硅源極212間的側(cè)壁氧化層206 ;位于多晶硅柵極213與多晶硅源極間的隔離氧化層207 ;覆蓋多晶硅柵極213及源摻雜區(qū)204的表面氧化層210 ;縱向穿越表面氧化層210、源摻雜區(qū)204和阱區(qū)203，位于外延層202的內(nèi)部的源接觸孔209 ;包圍源接觸孔209，并與阱區(qū)203相連的源第二摻雜區(qū)205 ;覆蓋表面氧化層210及源接觸孔209的金屬源電極211 ；以及位于襯底201底部的金屬漏電極214。
[0049]多晶硅源極212與側(cè)壁氧化層206的總寬度大于多晶硅柵極213與柵氧化層208的總寬度；源接觸孔209底端的豎直高度小于側(cè)壁氧化層206頂端的豎直高度；使得柵極附近的電場(chǎng)更多的指向源摻雜區(qū)205和源接觸孔209，使得電場(chǎng)發(fā)生偏移，避免直接指向柵極附近，即起到屏蔽柵的作用。形成縱向屏蔽柵結(jié)構(gòu)改變TrenchMOSFET阻斷狀態(tài)下電場(chǎng)分布與重離子轟擊后載流子的輸運(yùn)路徑，從而從整體上抑制了單粒子效應(yīng)的發(fā)生，從而大大提高了器件的抗單粒子能力。由于多晶硅源極212與側(cè)壁氧化層206的總寬度寬于多晶硅柵極213與柵氧化層208的總寬度，同時(shí)，源接觸孔209及高濃度的源第二摻雜區(qū)205底端的位置低于側(cè)壁氧化層206的最頂端；因此，當(dāng)器件處于阻斷狀態(tài)時(shí)，電場(chǎng)將更多的指向源接觸孔209內(nèi)的金屬源電極211及源第二摻雜區(qū)205，而不是指向阱區(qū)203及柵氧化層208;因而，當(dāng)器件受到重離子轟擊后，產(chǎn)生的空穴電流將直接流經(jīng)源第二摻雜區(qū)205，從源接觸孔209流出金屬源極211 方面大大減小了空穴流向柵氧化層208，抑制了單粒子?xùn)糯┬?yīng)；另一方面也減小了空穴電流在P型區(qū)內(nèi)產(chǎn)生的壓降，抑制了單粒子燒毀效應(yīng)，從而從整體上抑制了單粒子效應(yīng)的發(fā)生，從而大大提高了器件的抗單粒子能力。
[0050]優(yōu)選的，多晶硅源極與所述側(cè)壁氧化層的總寬度與所述多晶硅柵極與所述柵氧化層的總寬度的差值范圍是0.05um?lum。源接觸孔底端的豎直高度與所述側(cè)壁氧化層頂端的豎直高度的差值范圍是0.0lum?lum。形成縱向屏蔽柵結(jié)構(gòu)改變TrenchMOSFET阻斷狀態(tài)下電場(chǎng)分布與重離子轟擊后載流子的輸運(yùn)路徑，從而從整體上抑制了單粒子效應(yīng)的發(fā)生，從而大大提高了器件的抗單粒子能力。
[0051]源第二摻雜區(qū)進(jìn)行重?fù)诫s，增強(qiáng)阱深，其摻雜濃度范圍是IXlO1Vcm3?IXlO21/
3
cm ο
[0052]襯底201、外延層202以及源摻雜區(qū)204第一導(dǎo)電類型；阱區(qū)203為第二導(dǎo)電類型。
[0053]本實(shí)施例提出一種加工方法，用于實(shí)現(xiàn)上述具有縱向屏蔽柵的Trench MOSFET ;包括以下步驟:
[0054]參見(jiàn)圖2，在襯底201上生長(zhǎng)外延層202，并蝕刻出深槽220 ；
[0055]參見(jiàn)圖3，通過(guò)工藝淀積SiO2,并反刻SiO2,使深槽220內(nèi)剩余的淀積SiO2層221達(dá)到所需深度；
[0056]參見(jiàn)圖4，在深槽220上部側(cè)壁淀積并干法刻蝕生成SiN層222 ;刻除槽內(nèi)的淀積Si02層221 ;僅留下位于側(cè)壁上的SiN層222。
[0057]參見(jiàn)圖5，在外延層201的頂面與深槽220下部分別生成頂部犧牲氧化SiO2層224和側(cè)壁犧牲氧化SiO2層223 ；
[0058]參見(jiàn)圖6，刻除外延層201的頂面與深槽220下部生成的頂部犧牲氧化SiO2層224和側(cè)壁犧牲氧化Si022 2 3，分別生長(zhǎng)表面氧化層210和側(cè)壁氧化層206 ；
[0059]參見(jiàn)圖7，在深槽220下部的側(cè)壁氧化層206上生成多晶硅源極212 ；
[0060]參見(jiàn)圖8，刻除SiN層222，在多晶硅源極212頂面覆蓋生成隔離氧化層207 ；
[0061]參見(jiàn)圖9，在深槽220上部側(cè)壁生長(zhǎng)柵氧化層208，并生長(zhǎng)多晶硅柵極213 ；
[0062]參見(jiàn)圖10，在外延層202上部由上到下，通過(guò)離子注入工藝，生成源摻雜區(qū)204和阱區(qū)203 ；
[0063]參見(jiàn)圖11，覆蓋源摻雜區(qū)204及多晶硅柵極213頂面，生成表面氧化層210 ；
[0064]參見(jiàn)圖12，蝕刻形成源接觸孔209，通過(guò)離子注入形成源第二摻雜區(qū)205 ；
[0065]參見(jiàn)圖13，在襯底201底面生成金屬漏電極214，覆蓋表面氧化層210生成金屬源電極211 ；
[0066]多晶硅源極212與側(cè)壁氧化層206的總寬度大于多晶硅柵極213與柵氧化層208的總寬度；
[0067]源接觸孔209底端的豎直高度小于側(cè)壁氧化層206頂端的豎直高度。
[0068]多晶硅源極212與側(cè)壁氧化層206的總寬度大于多晶硅柵極213與柵氧化層208的總寬度，其差值范圍是0.05um?lum。源接觸孔209底端的豎直高度要低于側(cè)壁氧化層206頂端的豎直高度，高度的差值范圍是0.0lum?lum。
[0069]源第二摻雜區(qū)205的摻雜濃度范圍是I X IO1Vcm3?I X 1021/cm3o
[0070]襯底201、外延層202以及源摻雜區(qū)204的導(dǎo)電類型相同為第一導(dǎo)電類型；講區(qū)203與上述三個(gè)結(jié)構(gòu)的導(dǎo)電類型不同，為第二導(dǎo)電類型。
[0071]本實(shí)施例提供的具有縱向屏蔽柵的TrenchMOSFET的加工方法，通過(guò)工藝步驟在外延層內(nèi)部，柵極附近形成縱向屏蔽電場(chǎng)，扭轉(zhuǎn)空穴的運(yùn)輸移動(dòng)路徑，避免直接指向柵極附近；通過(guò)重?fù)诫s的源第二摻雜區(qū)，引導(dǎo)空穴等帶電粒子通過(guò)深入外延層內(nèi)部的源接觸孔流出，避免了單粒子效應(yīng)的發(fā)生，提升了器件抗單粒子效應(yīng)的的能力。多晶硅源極212與側(cè)壁氧化層206的總寬度大于多晶硅柵極213與柵氧化層208的總寬度；源接觸孔209底端的豎直高度小于側(cè)壁氧化層206頂端的豎直高度；使得電場(chǎng)發(fā)生偏移，避免直接指向柵極附近。由于多晶硅源極212與側(cè)壁氧化層206的總寬度寬于多晶硅柵極213與柵氧化層208的總寬度，同時(shí)，源接觸孔209及高濃度的源第二摻雜區(qū)205底端的位置低于側(cè)壁氧化層206的最頂端；因此，當(dāng)器件處于阻斷狀態(tài)時(shí)，電場(chǎng)將更多的指向源接觸孔209內(nèi)的金屬源電極211及源第二摻雜區(qū)205，而不是指向阱區(qū)203及柵氧化層208 ;因而，當(dāng)器件受到重離子轟擊后，產(chǎn)生的空穴電流將直接流經(jīng)源第二摻雜區(qū)205，從源接觸孔209流出金屬源極211 ; —方面大大減小了空穴流向柵氧化層208，抑制了單粒子?xùn)糯┬?yīng)；另一方面也減小了空穴電流在P型區(qū)內(nèi)產(chǎn)生的壓降，抑制了單粒子燒毀效應(yīng)，從而從整體上抑制了單粒子效應(yīng)的發(fā)生，從而大大提高了器件的抗單粒子能力。
[0072]最后所應(yīng)說(shuō)明的是，以上【具體實(shí)施方式】?jī)H用以說(shuō)明本發(fā)明的技術(shù)方案而非限制，盡管參照實(shí)例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種具有縱向屏蔽柵的TrenchMOSFET，其特征在于，包括: 襯底； 覆蓋所述襯底的外延層； 位于所述外延層頂部的源摻雜區(qū)； 位于所述源摻雜區(qū)下方的阱區(qū)； 生長(zhǎng)在所述外延層上部的多晶硅柵極； 位于所述外延層與所述多晶硅柵極間的柵氧化層； 位于所述多晶硅柵極下方的多晶硅源極； 位于所述外延層與所述多晶硅源極間的側(cè)壁氧化層； 位于所述多晶硅柵極與所述多晶硅源極間的隔離氧化層； 覆蓋所述多晶硅柵極及所述源摻雜區(qū)的表面氧化層； 縱向穿越所述表面氧化層、所述源摻雜區(qū)和所述阱區(qū)，位于所述外延層的內(nèi)部的源接觸孔； 包圍所述源接觸孔，并與所述阱區(qū)相連的源第二摻雜區(qū)； 覆蓋所述表面氧化層及所述源接觸孔的金屬源電極； 以及位于所述襯底底部的金屬漏電極； 所述多晶硅源極與所述側(cè)壁氧化層的總寬度大于所述多晶硅柵極與所述柵氧化層的總寬度； 所述源接觸孔底端的豎直高度小于所述側(cè)壁氧化層頂端的豎直高度。
2.如權(quán)利要求1所述的具有縱向屏蔽柵的TrenchMOSFET，其特征在于:所述多晶硅源極與所述側(cè)壁氧化層的總寬度與所述多晶硅柵極與所述柵氧化層的總寬度的差值范圍是0.05um ~Ium0
3.如權(quán)利要求2所述的具有縱向屏蔽柵的TrenchMOSFET，其特征在于:所述源接觸孔底端的豎直高度與所述側(cè)壁氧化層頂端的豎直高度的差值范圍是0.01um~lum。
4.如權(quán)利要求3所述的具有縱向屏蔽柵的TrenchMOSFET，其特征在于:所述源第二摻雜區(qū)的摻雜濃度范圍是I X IO1Vcm3~I X IO2Vcm30
5.如權(quán)利要求1~4任一項(xiàng)所述的具有縱向屏蔽柵的TrenchMOSFET，其特征在于:所述襯底、所述外延層以及所述源摻雜區(qū)為第一導(dǎo)電類型；所述阱區(qū)為第二導(dǎo)電類型。
6.一種TrenchMOSFET的加工方法，用于實(shí)現(xiàn)上述具有縱向屏蔽柵的TrenchMOSFET ;其特征在于: 在襯底上生長(zhǎng)外延層，并蝕刻出深槽； 在所述深槽上部側(cè)壁生成SiN層； 在所述外延層的頂面與所述深槽下部生成犧牲氧化SiO2層； 刻除所述外延層的頂面與所述深槽下部生成的犧牲氧化SiO2層，分別生長(zhǎng)表面氧化層和側(cè)壁氧化層； 在所述深槽下部的側(cè)壁氧化層上生成多晶硅源極； 刻除SiN層，在所述多晶硅源極頂面覆蓋生成隔離氧化層； 在所述深槽上部側(cè)壁生長(zhǎng)柵氧化層，并生長(zhǎng)多晶硅柵極； 在所述外延層上部由上到下，通過(guò)離子注入工藝，生成源摻雜區(qū)和阱區(qū)；覆蓋所述源摻雜區(qū)及所述多晶硅柵極頂面，生成表面氧化層； 蝕刻形成源接觸孔，通過(guò)離子注入形成源第二摻雜區(qū)； 在所述襯底面生成金屬漏電極，在所述表面氧化層覆蓋生成金屬源電極； 生長(zhǎng)所述犧牲氧化SiO2層的厚度小于多晶硅源極與側(cè)壁氧化層的總寬度和多晶硅柵極與柵氧化層的總寬度的差值； 所述多晶硅源極與所述側(cè)壁氧化層的總寬度大于所述多晶硅柵極與所述柵氧化層的總寬度； 所述源接觸孔底端的豎直高度小于所述側(cè)壁氧化層頂端的豎直高度。
7.如權(quán)利要求6所述的TrenchMOSFET的加工方法，其特征在于:所述多晶硅源極與所述側(cè)壁氧化層的總寬度與所述多晶硅柵極與所述柵氧化層的總寬度的差值范圍是0.05um ~Ium0
8.如權(quán)利要求6所述的TrenchMOSFET的加工方法，其特征在于:所述源接觸孔底端的豎直高度與所述側(cè)壁氧化層頂端的豎直高度的差值范圍是0.01um~lum。
9.如權(quán)利要求6所述的TrenchMOSFET的加工方法，其特征在于:所述源第二摻雜區(qū)的摻雜濃度范圍是I X IO1Vcm3~I X IO2Vcm3。
10.如權(quán)利要求6~9任一項(xiàng)所述的具有縱向屏蔽柵的TrenchMOSFET，其特征在于:所述襯底、所述外延層以及所述源摻雜區(qū)為第一導(dǎo)電類型；所述阱區(qū)為第二導(dǎo)電類型。
【文檔編號(hào)】H01L21/336GK103904119SQ201410122456
【公開(kāi)日】2014年7月2日 申請(qǐng)日期:2014年3月28日 優(yōu)先權(quán)日:2014年3月28日
【發(fā)明者】孫博韜, 王立新, 張彥飛, 高博 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所