專(zhuān)利名稱(chēng)：一種半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及納米半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種高k柵介質(zhì)/金屬柵結(jié)構(gòu)半導(dǎo)體器件的替代柵制備方法，該方法采用犧牲SiO2/多晶硅柵作為假柵，經(jīng)SOG平坦化和反刻工藝后，去除犧牲SiO2/多晶硅假柵結(jié)構(gòu)，形成高k柵介質(zhì)/金屬柵堆疊。
背景技術(shù)：
40多年來(lái)，集成電路技術(shù)按摩爾定律持續(xù)發(fā)展，特征尺寸不斷縮小，集成度不斷提高，功能越來(lái)越強(qiáng)。目前，金屬氧化物半導(dǎo)體晶體管(MOSFET)的特征尺寸已進(jìn)入亞50納米。伴隨器件特征尺寸的不斷減小，如果仍采用傳統(tǒng)的多晶硅柵，多晶硅耗盡效應(yīng)將越來(lái)越嚴(yán)重，多晶硅電阻也將隨之增大，PMOS的硼穿通現(xiàn)象會(huì)更加顯著，這些障礙將嚴(yán)重限制器件性能的進(jìn)一步提高。為了克服以上困難，工業(yè)界開(kāi)始采用高介電常數(shù)柵介質(zhì)/金屬柵結(jié)構(gòu)代替?zhèn)鹘y(tǒng)的氧化硅/多晶硅柵結(jié)構(gòu)。在高k柵介質(zhì)/金屬柵半導(dǎo)體器件的制備上，通常包括兩種制備工藝一種是“先柵(gate first)”制備工藝，一種是“后柵(gate last)”制備工藝。先柵制備工藝是先制備金屬柵電極后制備源/漏，其與標(biāo)準(zhǔn)CMOS工藝流程相似。其特點(diǎn)是工藝簡(jiǎn)單，與標(biāo)準(zhǔn) CMOS工藝相兼容，標(biāo)準(zhǔn)CMOS工藝中常用的一些工藝在先柵工藝中也可采用，有利于節(jié)省成本，但這種方法存在一些難以克服的缺點(diǎn)首先是金屬柵電極容易被注入源/漏的離子穿透影響器件的電學(xué)特性，其次是激活源/漏雜質(zhì)的高溫工藝對(duì)金屬柵的功函數(shù)會(huì)有很大的影響，大部分金屬柵材料在高溫退火處理后其功函數(shù)會(huì)向禁帶中央移動(dòng)，導(dǎo)致器件性能的退化。后柵制備工藝，又稱(chēng)大馬士革工藝，國(guó)際常用的后柵制備工藝是先形成高k柵介質(zhì)/ 假柵結(jié)構(gòu)，在完成源/漏注入與激活工藝后，通過(guò)CMP平坦化和腐蝕處理去掉假柵，形成柵槽，然后重新淀積金屬柵，完成高k柵介質(zhì)/金屬柵半導(dǎo)體器件的制備。這種后柵工藝的優(yōu)點(diǎn)是金屬柵電極在源/漏激活熱退火工藝之后形成，避免了高溫工藝對(duì)金屬柵特性的影響，使器件獲得很高的穩(wěn)定性和一致性，有利于形成高性能的高k柵介質(zhì)/金屬柵半導(dǎo)體器件和電路；但是這種后柵工藝也存在一定的缺點(diǎn)，主要是在去除假柵電極時(shí)很容易對(duì)下面的高k柵介質(zhì)造成損傷，降低高k柵介質(zhì)的可靠性。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種半導(dǎo)體器件的制造方法，該方法包括提供半導(dǎo)體襯底，并形成場(chǎng)隔離；在所述半導(dǎo)體襯底上形成犧牲柵堆疊；環(huán)繞所述犧牲柵堆疊形成側(cè)墻；在所述犧牲柵堆疊兩側(cè)在所述半導(dǎo)體襯底上形成源/漏區(qū)；在所述半導(dǎo)體襯底上形成SiO2層，在所述SiO2層上旋涂SOG (Spin On Glass，旋轉(zhuǎn)涂布玻璃介質(zhì)層)，并進(jìn)行反刻平坦化至所述犧牲柵堆疊頂露出；去除所述犧牲柵堆疊以在所述側(cè)墻內(nèi)形成柵槽；在所述柵槽內(nèi)形成高k柵介質(zhì)/金屬柵堆疊堆疊。本發(fā)明提供的這種半導(dǎo)體器件的制造方法采用犧牲Si02/Poly-Si柵結(jié)構(gòu)一方面可以有效避免先柵工藝中高溫退火工藝對(duì)高k柵介質(zhì)/金屬柵結(jié)構(gòu)電學(xué)特性的影響，另一方面可以克服高k柵介質(zhì)/犧牲Poly-Si柵結(jié)構(gòu)在去除犧牲Poly-Si柵的時(shí)候?qū)Ω遦柵介質(zhì)的損傷。在具體制備工藝上，本發(fā)明采用SiA+SOG平坦化工藝，首先，采用LTO工藝形成SiO2介質(zhì)層，可以實(shí)現(xiàn)初步的平坦化，減小柵堆疊與源/漏之間的高度差，采用SOG進(jìn)一步進(jìn)行平坦化，液態(tài)SOG具有很好的平坦化效果，能有效填充和減小柵堆疊與源/漏之間的高度差，達(dá)到理想的平坦化效果，SOG退火固化后會(huì)形成SW2介質(zhì)層，與LTO形成的 SiO2介質(zhì)層相兼容，通過(guò)與開(kāi)發(fā)的SOG和S^2的干法刻蝕工藝相結(jié)合，有利于獲得理想的平坦化效果。在犧牲柵堆疊的去除上，本發(fā)明提出了采用干法刻蝕、濕法腐蝕或干法刻蝕和濕法腐蝕相結(jié)合的方式去除犧牲多晶硅柵，有利于提高對(duì)下面SiO2柵介質(zhì)的選擇比，采用 HF+IPA+H20溶液可以降低對(duì)SiO2柵介質(zhì)的腐蝕速率，便于控制，同時(shí)中和表面懸掛鍵，抑制自然氧化層的生長(zhǎng)。


通過(guò)以下參照附圖對(duì)本發(fā)明實(shí)施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中
圖1-11示出了根據(jù)本發(fā)明實(shí)施例制造半導(dǎo)體器件的流程中各步驟對(duì)應(yīng)的器件結(jié)構(gòu)的截面圖12示出了采用本發(fā)明制備的PMOS器件的Ids - Vds特性，其中，器件的飽和電流Im 是 1. 57 X10_4A/ym ( VGS| = |VDS|=1. 5V)；
圖13示出了采用本發(fā)明制備的PMOS器件的Ids - Vgs特性，其中，器件的閾值電壓Vt 是-0. 38V ( VDS|=1. 5V, Ids=I X IO-6A/μ m) ο
附圖標(biāo)記說(shuō)明
1000，半導(dǎo)體襯底；1001，溝道區(qū)；1002，犧牲SiO2柵介質(zhì)層；1004，犧牲多晶硅層； 1006，SiO2硬掩膜層；1008，Si3N4 一次側(cè)墻；1009，源漏延伸區(qū)；1010，SiO2 二次側(cè)墻；1012， 源/漏區(qū)；1014，金屬硅化物；1016，SiO2介質(zhì)層；1018，旋轉(zhuǎn)涂布玻璃(SOG) ； 1020 高k柵介質(zhì)層；1022 功函數(shù)金屬柵極層；1024 金屬柵導(dǎo)體層；1026 =LOCOS隔離。
具體實(shí)施例方式以下，通過(guò)附圖中示出的具體實(shí)施例來(lái)描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。在附圖中示出了根據(jù)本發(fā)明實(shí)施例的層結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。圖1 11詳細(xì)示出了根據(jù)本發(fā)明實(shí)施例制造半導(dǎo)體器件流程中各步驟的截面圖。 以下，將參照這些附圖來(lái)對(duì)根據(jù)本發(fā)明實(shí)施例的各個(gè)步驟予以詳細(xì)說(shuō)明。首先，如圖1所示，提供半導(dǎo)體襯底1000。襯底1000可以包括任何適合的半導(dǎo)體襯底材料，具體可以是但不限于硅、鍺、鍺硅、SOI (絕緣體上半導(dǎo)體)、碳化硅、砷化鎵或者任何III/ V族化合物半導(dǎo)體等。此外，半導(dǎo)體襯底1000可以包括外延層，可以被應(yīng)力改變成應(yīng)變硅以增強(qiáng)性能。接著，在半導(dǎo)體襯底1000上形成隔離結(jié)構(gòu)，可以采用局部氧化隔離(Local Oxidation of Silicon, LOCOS)或STI隔離。在本發(fā)明的實(shí)施例中也可以采用其他隔離結(jié)構(gòu)，隔離結(jié)構(gòu)與本發(fā)明的主旨無(wú)關(guān)，這里不再贅述。然后，如圖2所示，半導(dǎo)體襯底上形成犧牲柵介質(zhì)層1002，例如可以是SW2。具體地，半導(dǎo)體襯底經(jīng)常規(guī)清洗后，采用HF+IPA+H20去除自然氧化層，然后采用干氧氧化方式形成犧牲SiA柵介質(zhì)層，犧牲SiA柵介質(zhì)層厚度是Inm至3nm。接著，在犧牲柵介質(zhì)層1002上形成犧牲柵電極層1004，例如可以是多晶硅層或非晶硅層。具體地，可以采用LPCVD (Low-Pressure Chemical Vapor D印osition，低壓化學(xué)氣相淀積)方式形成犧牲多晶硅層，犧牲多晶硅層的厚度可以是80nm至190nm。然后，在犧牲多晶硅層1004上繼續(xù)形成硬掩膜層1006，例如可以是SW2層、Si3N4 層及其疊層。具體地，可以采用LTO (Low-temperature oxidation，低溫氧化)方式形成 SiO2硬掩膜層，S^2硬掩膜層厚度是40-70nm，厚度的選擇根據(jù)后面多晶硅柵和側(cè)墻的刻蝕而定，要求在經(jīng)過(guò)柵堆疊和側(cè)墻的刻蝕后，SiO2硬掩膜層厚度需要剩余20-30nm，以防止?fàn)奚嗑Ч鑼颖还杌?。接著，如圖3所示，對(duì)犧牲柵結(jié)構(gòu)進(jìn)行圖案化刻蝕，具體地，旋涂抗刻蝕劑，對(duì)抗刻蝕劑進(jìn)行圖案化，以抗刻蝕劑為掩蔽刻蝕SiO2硬掩膜層，去除抗刻蝕劑，以SiO2硬掩膜層為掩蔽刻蝕多晶硅層和SiA柵介質(zhì)層。接著，如圖4所示，在柵堆疊兩側(cè)環(huán)繞柵堆疊形成Si3N4 —次側(cè)墻1008，具體地，可以采用PECVD(Plasma-Enhanced Chemical Vapor D印osition，等離子增強(qiáng)化學(xué)氣相淀積) 方式形成Si3N4層，厚度可以為50-90nm，然后采用干法刻蝕工藝，例如是RIE(Reactive-I0n Etching,反應(yīng)離子刻蝕)反刻形成Si3N4側(cè)墻，接著采用離子注入形成源/漏延伸區(qū)1009， 對(duì)于nMOSFET，可以注入As或Sb，對(duì)于pMOSFET，可以注入BF2或h。然后，如圖5所示，在Si3N4 —次側(cè)墻外側(cè)環(huán)繞Si3N4 —次側(cè)墻形成S^2 二次側(cè)墻 1010，具體地，可以采用LTO方式形成5丨02層，厚度可以為80-120nm，然后采用干法刻蝕工藝反刻形成SW2側(cè)墻，接著采用離子注入形成源漏區(qū)1012，對(duì)于nMOSFET，可以注入As或 Sb，對(duì)于pMOSFET，可以注入BF2或h。對(duì)于本發(fā)明的其他實(shí)施例，還可以以Si02/Si3N4疊層作為第二側(cè)墻1010，圖中沒(méi)有示出疊層側(cè)墻。接著，在源漏區(qū)上形成硅化物1014，對(duì)于本發(fā)明的實(shí)施例，硅化物選擇Ni硅化物。然后，如圖6所示，在器件上形成SiO2介質(zhì)層1016，對(duì)于本發(fā)明的實(shí)施例，采用LTO 方式形成SiA介質(zhì)層，Sio2介質(zhì)層厚度在600至800nm。接著，旋涂S0G1018，液態(tài)狀SOG會(huì)填充硅片表面的凹陷部分，達(dá)到器件表面平坦化的目的，然后對(duì)SOG退火固化，使SOG中的溶劑揮發(fā)后形成S^2層。然后，如圖7所示，采用干法刻蝕工藝刻蝕SOG至SOG與SW2介質(zhì)層界面處(S0G 和LTO刻蝕速率比例為1 2至1 3)，接著，按照SOG和LTO刻蝕速率比例為1 1至1 2干法刻蝕SOG和SW2介質(zhì)層至多晶硅層露頭，此時(shí)，在源漏區(qū)剩余SW2介質(zhì)層厚度是50 nm至IOOnm0然后，如圖8所示，采用四甲基氫氧化氨(Tetramethy ammonium hydroxide, TMAH) 溶液腐蝕犧牲多晶硅層，并采用HF+IPA+H20溶液(其中，HF的體積百分含量是5%至10%，IPA 的體積百分含量是0. 1%至0. 5%)腐蝕犧牲SiO2柵介質(zhì)，在Si3N4側(cè)墻內(nèi)形成凹槽。然后，如圖9所示，在側(cè)墻凹槽內(nèi)形成高k柵介質(zhì)/金屬柵結(jié)構(gòu)，具體地，將半導(dǎo)體襯底進(jìn)行清洗，采用HF+IPA+H20去除自然氧化層，采用快速熱退火工藝在襯底表面形成5 至10 μ m的SW2界面層，采用磁控濺射技術(shù)在SW2界面層上淀積HfSiAlON高k柵介質(zhì)，對(duì) HfSiAlON高k柵介質(zhì)進(jìn)行快速熱退火處理，退火溫度為500°C至530°C。接著，如圖10所示，在HfSiAlON高k柵介質(zhì)上形成AlN功函數(shù)金屬柵電極層，在 AlN功函數(shù)金屬柵層上淀積Mo金屬柵導(dǎo)體層，
然后，如圖11所示，在Mo金屬柵導(dǎo)體層上旋涂抗蝕劑，對(duì)抗蝕劑進(jìn)行圖案化，要求圖案化的抗蝕劑要覆蓋Si3N4側(cè)墻內(nèi)凹槽0. 5至1 μ m，采用等離子體干法刻蝕Mo、AlN和 HfSiAlON,形成T型柵高k柵介質(zhì)/金屬柵結(jié)構(gòu)。此外，還要形成SiOJS離層，光刻源/漏接觸孔，填充Ti/TiN/Al互連金屬，經(jīng)圖案化刻蝕形成源、漏、柵極和地引線(xiàn)(圖中未示出)，并金屬化。由圖12、13可知，采用本發(fā)明制備的PMOS的電學(xué)特性良好。本發(fā)明提供的這種半導(dǎo)體器件的制造方法采用犧牲Si02/Poly-Si柵結(jié)構(gòu)，一方面可以有效避免先柵工藝高溫退火工藝對(duì)高k柵介質(zhì)/金屬柵結(jié)構(gòu)電學(xué)特性的影響，另一方面可以克服高k柵介質(zhì)/犧牲Poly-Si柵結(jié)構(gòu)在去除犧牲Poly-Si柵的時(shí)候?qū)Ω遦柵介質(zhì)的損傷。在具體制備工藝上，本發(fā)明采用多項(xiàng)技術(shù)以提高器件性能，包括采用Si3N4/Si& 雙層側(cè)墻結(jié)構(gòu)，在靠近金屬柵一側(cè)采用Si3N4—次側(cè)墻可以有效防止高k柵介質(zhì)和金屬柵被氧化，避免高k柵介質(zhì)等效氧化層厚度的增加和金屬柵特性的退化；采用SiA+SOG平坦化工藝，首先，采用LTO工藝形成S^2介質(zhì)層，可以實(shí)現(xiàn)初步的平坦化，減小柵堆疊與源/漏之間的高度差，采用SOG進(jìn)一步進(jìn)行平坦化，液態(tài)SOG具有很好的平坦化效果，能有效填充和減小柵堆疊與源/漏之間的高度差，達(dá)到理想的平坦化效果，SOG退火固化后會(huì)形成S^2 介質(zhì)層，與CVD形成的SiO2介質(zhì)層相兼容，有利于后期采用干法刻蝕工藝獲得理想的平坦化效果；采用TMAH濕法腐蝕工藝有利于提高犧牲多晶硅柵對(duì)犧牲5102柵介質(zhì)的選擇比；采用HF+IPA+H20溶液濕法腐蝕犧牲SiO2柵介質(zhì)，較低的HF濃度可以減小SW2柵介質(zhì)的腐蝕速率，便于控制，同時(shí)IPA的采用有利于獲得良好的界面特性，抑制自然氧化層的生長(zhǎng)。在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒(méi)有做出詳細(xì)的說(shuō)明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)現(xiàn)有技術(shù)中的各種手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。以上參照本發(fā)明的實(shí)施例對(duì)本發(fā)明予以了說(shuō)明。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價(jià)物限定。 不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征在于，包括(1)提供半導(dǎo)體襯底，并形成場(chǎng)隔離；(2)在所述半導(dǎo)體襯底上形成犧牲柵堆疊；(3)環(huán)繞所述犧牲柵堆疊形成側(cè)墻；(4)在所述犧牲柵堆疊兩側(cè)在所述半導(dǎo)體襯底上形成源/漏區(qū)；(5)在所述半導(dǎo)體襯底上形成Si02層，在所述Si02層上旋涂S0G，并進(jìn)行反刻平坦化至所述犧牲柵堆疊頂露出；(6)去除所述犧牲柵堆疊以在所述側(cè)墻內(nèi)形成凹槽；(7)在所述凹槽內(nèi)形成高k柵介質(zhì)/金屬柵堆疊。
2.根據(jù)權(quán)利要求1所述的方法，其中(2)所述犧牲柵堆疊，包括犧牲柵介質(zhì)和犧牲柵電極，其中，所述犧牲柵介質(zhì)位于所述半導(dǎo)體襯底上，所述犧牲柵電極位于所述犧牲柵介質(zhì)上。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述犧牲柵介質(zhì)包括SiO2或SiON柵介質(zhì)，所述犧牲柵電極包括多晶硅或非晶硅柵電極。
4.根據(jù)權(quán)利要求1所述的方法，其中(2)在所述半導(dǎo)體襯底上形成犧牲柵堆疊的步驟， 包括在所述半導(dǎo)體襯底上依次形成犧牲柵介質(zhì)層、犧牲柵電極層和硬掩膜層； 對(duì)所述硬掩膜層進(jìn)行圖案化刻蝕，以硬掩膜層為掩蔽依次對(duì)所述犧牲柵電極層和犧牲柵介質(zhì)層進(jìn)行刻蝕，以使得所述犧牲柵介質(zhì)層和犧牲柵電極層形成犧牲柵堆疊，所述硬掩膜層在刻蝕后仍有部分保留。
5.根據(jù)權(quán)利要求1所述的方法，其中，環(huán)繞所述犧牲柵堆疊形成側(cè)墻的步驟，包括 環(huán)繞所述犧牲柵堆疊形成Si3N4第一側(cè)墻，接著采用離子注入形成源/漏延伸區(qū)，對(duì)于nMOSFET，注入N型離子，對(duì)于pMOSFET，注入P型離子；環(huán)繞所述第一側(cè)墻形成第二側(cè)墻；所述第二側(cè)墻由Si02、Si3N4或Si02/Si3N4疊層形成。
6.根據(jù)權(quán)利要求5所述的方法，其中，環(huán)繞所述第一側(cè)墻形成第二側(cè)墻的疊層結(jié)構(gòu)的步驟，包括在所述半導(dǎo)體襯底上采用LTO方式形成SiO2層，然后低溫CVD方法淀積Si3N4，用干法刻蝕Si3N4/Si&疊層形成第二側(cè)墻。
7.根據(jù)權(quán)利要求1所述的方法，其中源/漏區(qū)注入和激活在第二側(cè)墻形成后進(jìn)行，對(duì) NMOS和PMOS器件分別進(jìn)行N型和P型離子注入重?fù)诫s并熱激活完成。
8.根據(jù)權(quán)利要求1所述的方法，其中，所述在所述半導(dǎo)體襯底上形成S^2層的步驟包括采用LTO在所述半導(dǎo)體襯底上形成SW2層。
9.根據(jù)權(quán)利要求1所述的方法，其中，在所述SiA層上旋涂SOG之后，所述方法進(jìn)一步包括對(duì)SOG進(jìn)行退火固化。
10.根據(jù)權(quán)利要求1、8或9所述的方法，其中，所述平坦化至所述犧牲柵堆疊頂露出， 包括刻蝕氣體選擇CF4或CHF3中的一種或多種的組合，采用干法刻蝕工藝刻蝕SOG至SOG 與SW2層界面處，SOG和SW2刻蝕速率比例為1 2至1 3，接著，按照SOG和SW2刻蝕速率比例為1 1至1 2干法刻蝕SOG和SiA層至犧牲柵堆疊頂露出。
11.根據(jù)權(quán)利要求1所述的方法，其中，所述去除犧牲柵堆疊以在所述Si3N4側(cè)墻內(nèi)形成凹槽，包括采用干法刻蝕、濕法腐蝕或干法刻蝕與濕法腐蝕相結(jié)合的方式去除犧牲多晶硅柵電極，采用HF+IPA+H2O溶液濕法腐蝕犧牲SiA柵介質(zhì)。
12.根據(jù)權(quán)利要求1或11所述的方法，其中，所述干法刻蝕去除犧牲多晶硅柵電極，包括采用等離子體刻蝕工藝干法刻蝕去除犧牲多晶硅柵電極，刻蝕氣體選擇ci2、HBr或SF6 中的一種或多種的組合。
13.根據(jù)權(quán)利要求1或11所述的方法，其中，所述濕法腐蝕去除犧牲多晶硅柵電極，包括采用TMAH濕法腐蝕犧牲多晶硅柵電極。
14.根據(jù)權(quán)利要求1或11所述的方法，其中，所述干法刻蝕與濕法腐蝕相結(jié)合的方式去除犧牲多晶硅柵電極，包括首先，采用等離子體刻蝕工藝預(yù)刻蝕犧牲多晶硅柵電極，減小犧牲多晶硅柵電極的厚度，接著，采用TMAH濕法腐蝕剩余犧牲多晶硅柵電極。
15.根據(jù)權(quán)利要求1所述的方法，其中，所述在Si3N4側(cè)墻凹槽內(nèi)形成高k柵介質(zhì)/金屬柵堆疊，可采用PVD、ALD及MOCVD等方法完成。
16.根據(jù)權(quán)利要求1或15所述的方法，其中，所述在Si3N4側(cè)墻凹槽內(nèi)形成高k柵介質(zhì) /金屬柵堆疊，進(jìn)一步包括對(duì)高k柵介質(zhì)/金屬柵進(jìn)行圖案化刻蝕，形成T型高k柵介質(zhì)/ 金屬柵堆疊。
17.根據(jù)權(quán)利要求1、15或16所述的方法，其中，所述高k柵介質(zhì)包括HfAlON、 HfSiAlON, HfTaAlON, HfTiAlON, HfON, HfSiON、HfTaON, HfTiON 中的任一種或多種的組合。
18.根據(jù)權(quán)利要求1、15或16所述的方法，其中，所述金屬柵，包括功函數(shù)金屬柵電極層和金屬柵導(dǎo)體層，所述功函數(shù)金屬柵電極層位于高k柵介質(zhì)上，所述金屬柵導(dǎo)體層位于功函數(shù)金屬柵電極層上。
19.根據(jù)權(quán)利要求18所述的方法，其中，所述功函數(shù)金屬柵電極層包括TaN、TiN、 TaAlN、TiAlN和MoAlN中的一種或多種的組合，所述金屬柵導(dǎo)體層包括Mo和W中的一種或幾種的組合。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體器件的制造方法，包括提供半導(dǎo)體襯底；在形成場(chǎng)隔離后的半導(dǎo)體襯底上形成犧牲柵堆疊；環(huán)繞所述犧牲柵堆疊形成側(cè)墻；在所述犧牲柵堆疊兩側(cè)在所述半導(dǎo)體襯底上形成源/漏區(qū)；在所述半導(dǎo)體襯底上形成SiO2層，在所述SiO2層上旋涂SOG，并進(jìn)行反刻平坦化至所述犧牲柵堆疊頂露出；去除所述犧牲柵堆疊以在所述側(cè)墻內(nèi)形成凹槽，在所述凹槽內(nèi)形成高k柵介質(zhì)/金屬柵堆疊。
文檔編號(hào)H01L21/316GK102543696SQ20101059494
公開(kāi)日2012年7月4日 申請(qǐng)日期2010年12月17日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者徐秋霞, 許高博 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所