專(zhuān)利名稱(chēng)：集成電路結(jié)構(gòu)與其形成方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路的形成方法，且特別是有關(guān)于一種形成局部氣隙以提供集成電路中的內(nèi)連線(xiàn)絕緣的結(jié)構(gòu)與方法。
背景技術(shù)：
隨著集成電路密度增加，其相鄰單元之間的電容耦合也隨之增加，這會(huì)進(jìn)一步增加寄生電容，并降低集成電路的組件速度及整體效能。在后段線(xiàn)路的內(nèi)連線(xiàn)中，需要降低電阻電容延遲(RC delay)以改善組件效能。在內(nèi)連線(xiàn)之間采用氣隙的作法可有效降低等效介電常數(shù)(keff)。目前有多種方法可形成氣隙，但每一種都會(huì)增加成本且難以完成。更明確的說(shuō)，每一種已知方法都需要額外的次微影圖案化步驟，額外的共聚物圖案化步驟、及/或非順應(yīng)性的金屬間層沉積。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種集成電路結(jié)構(gòu)及其形成方法。本發(fā)明一實(shí)施方式提供一種集成電路結(jié)構(gòu)。相鄰的兩個(gè)內(nèi)連線(xiàn)結(jié)構(gòu)形成于基板上。多個(gè)蓋層對(duì)準(zhǔn)并形成于每一內(nèi)連線(xiàn)結(jié)構(gòu)上。多個(gè)側(cè)壁物形成于每一內(nèi)連線(xiàn)結(jié)構(gòu)的側(cè)壁上，且氣隙形成于內(nèi)連線(xiàn)結(jié)構(gòu)之間。介電層位于基板上以覆蓋蓋層與氣隙。本發(fā)明另一實(shí)施方式亦提供一種集成電路結(jié)構(gòu)。兩個(gè)金屬內(nèi)連線(xiàn)形成于半導(dǎo)體基板上。多個(gè)蓋層直接形成于每一金屬內(nèi)連線(xiàn)上。多個(gè)側(cè)壁物形成于每一金屬內(nèi)連線(xiàn)的側(cè)壁上，且氣隙形成于金屬內(nèi)連線(xiàn)之間。多個(gè)襯墊間隔物分別位于各個(gè)側(cè)壁物上，并橫向接觸蓋層之一。介電層位于半導(dǎo)體基板上以覆蓋蓋層與氣隙。本發(fā)明另一實(shí)施方式還提供一種集成電路結(jié)構(gòu)的形成方法。進(jìn)行選擇性成長(zhǎng)工藝以于每個(gè)金屬結(jié)構(gòu)上分別形成蓋層，且金屬結(jié)構(gòu)是位于基板上的介電層中。沉積襯墊層于基板與蓋層上。干蝕刻基板以移除大部分的介電層，形成側(cè)壁物于每一金屬結(jié)構(gòu)的側(cè)壁上， 并形成氣隙于金屬結(jié)構(gòu)之間。沉積低介電常數(shù)的介電材料于基板上，以覆蓋蓋層與氣隙。本發(fā)明一方面提供一種集成電路結(jié)構(gòu)，包括兩個(gè)金屬內(nèi)連線(xiàn)，位于一半導(dǎo)體基板上；多個(gè)金屬蓋層，直接形成于每一該些金屬內(nèi)連線(xiàn)上；多個(gè)介電側(cè)壁物，位于每一該些金屬內(nèi)連線(xiàn)的側(cè)壁上，且多個(gè)氣隙分別位于該些介電側(cè)壁物之間；多個(gè)襯墊間隔物，每一該些襯墊間隔物分別位于每一該些介電側(cè)壁物之上，并橫向接觸該些金屬蓋層之一；以及一介電層，位于該半導(dǎo)體基板上，以覆蓋該些金屬蓋層與該氣隙。上述的集成電路結(jié)構(gòu)，其中該些金屬蓋層為銅、鎳、鉬、金、錫銀銅合金、錫銀合金、 鈦、氮化鈦、鉭、氮化鉭、磷化鈷鎢或釕。上述的集成電路結(jié)構(gòu)，其中該些襯墊間隔物的材質(zhì)為碳氧化硅、氮化硅、氮氧化硅或其組合。上述的集成電路結(jié)構(gòu)，其中該些介電側(cè)壁物的材質(zhì)包括氧化硅，且該些金屬內(nèi)連線(xiàn)的材質(zhì)包括銅。
本發(fā)明另一方面提供一種集成電路結(jié)構(gòu)的形成方法，包括進(jìn)行選擇性成長(zhǎng)工藝， 以形成多個(gè)金屬蓋層分別于多個(gè)金屬結(jié)構(gòu)上，且該些金屬結(jié)構(gòu)形成于一基板上的一介電層中；沉積一襯墊層于該基板與該些金屬蓋層上；干蝕刻該襯墊層與該介電層，以移除大部分的該介電層，同時(shí)形成多個(gè)襯墊側(cè)壁物分別于每一該些金屬蓋層的側(cè)壁上以及形成多個(gè)介電側(cè)壁物分別于每一該些金屬結(jié)構(gòu)的側(cè)壁上，以形成多個(gè)氣隙分別于相鄰的該些介電側(cè)壁物之間；以及沉積具有低介電常數(shù)的低介電材料層于該基板上，以覆蓋該些金屬蓋層與該氣隙。上述的集成電路結(jié)構(gòu)的形成方法，其中該選擇性成長(zhǎng)工藝包括無(wú)電電鍍工藝。上述的集成電路結(jié)構(gòu)的形成方法，其中該些金屬蓋層為銅、鎳、鉬、金、錫銀銅合金、錫銀合金、鈦、氮化鈦、鉭、氮化鉭、磷化鈷鎢或釕。上述的集成電路結(jié)構(gòu)的形成方法，其中該襯墊層為碳氧化硅、氮化硅、氮氧化硅或上述的任意組合。上述的集成電路結(jié)構(gòu)的形成方法，其中還包括在沉積該低介電材料層之前，先沉積一蝕刻停止層于該基板上，以覆蓋該些金屬蓋層與該些氣隙。上述的集成電路結(jié)構(gòu)的形成方法，其中還包括在沉積該低介電材料層之前，先以一熱分解高分子填滿(mǎn)該些氣隙；以及在沉積蝕刻停止層后進(jìn)行一回火工藝，以分解該熱分解高分子。本發(fā)明通過(guò)形成局部氣隙可以提供集成電路中的內(nèi)連線(xiàn)絕緣的結(jié)構(gòu)。


為讓本發(fā)明的上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附附圖的說(shuō)明如下圖1A-1E與圖2A-2F是已知技藝中，形成氣隙以提供集成電路中的內(nèi)連線(xiàn)絕緣的工藝剖視圖；圖3A-3E是本發(fā)明一實(shí)施方式中，形成氣隙以提供集成電路中的內(nèi)連線(xiàn)絕緣的工藝剖視圖；圖4是本發(fā)明一實(shí)施方式中，形成氣隙以提供集成電路中的內(nèi)連線(xiàn)絕緣的流程圖；以及圖5是圖IBB的集成電路結(jié)構(gòu)的部分剖視圖。主要組件符號(hào)說(shuō)明100、114、118、122、128 結(jié)構(gòu)102、202 基板103,203 蝕刻中止層104、204、220 介電層105 抗反射層106 溝槽108:光阻層110 損傷層112:側(cè)壁
116、206:保護(hù)層120 銅124,224,320 氣隙125 蝕刻中止層126 蓋層200、212、216、218、222 結(jié)構(gòu)206:內(nèi)連線(xiàn)210:光阻層300、310、314、316、324 結(jié)構(gòu)302 半導(dǎo)體基板303 蝕刻中止層304:介電層306 金屬結(jié)構(gòu)308 金屬蓋層312 襯墊層312a:間隔物318:介電側(cè)壁物322:低介電材料層400 方法402、404、406、408、410、412 步驟A 金屬蓋層邊緣與基板表面的夾角E 金屬蓋層邊緣的切線(xiàn)方向X 基板表面的水平方向H 金屬蓋層中間部分的高度S:間隔物寬度
具體實(shí)施例方式本發(fā)明是有關(guān)于一種集成電路的形成方法，且特別是有關(guān)于一種形成局部氣隙以提供集成電路中的內(nèi)連線(xiàn)絕緣的結(jié)構(gòu)與方法。然而可以理解的是，下述的特定實(shí)施例是用以教示本發(fā)明的概念，使本技藝人士可輕易應(yīng)用上述教示至其它方法與系統(tǒng)。此外，本發(fā)明的方法與系統(tǒng)包含某些已知的結(jié)構(gòu)與步驟。由于本技藝人士已熟知這些已知結(jié)構(gòu)與步驟， 下述說(shuō)明將僅粗略帶過(guò)。另外為了方便說(shuō)明，在不同附圖中可能沿用重復(fù)標(biāo)號(hào)，但這不代表不同附圖間重復(fù)的標(biāo)號(hào)在結(jié)構(gòu)或方法中具有必然的對(duì)應(yīng)關(guān)系。圖1A-1E是已知技藝中，形成氣隙以提供集成電路中的內(nèi)連線(xiàn)絕緣的工藝剖視圖。首先如圖IA所示，結(jié)構(gòu)100包含基板102、蝕刻中止層103、介電層104、抗反射層105 及光阻層108。然后以微影蝕刻工藝依序圖案化光阻層108、抗反射層105及介電層104，以在介電層104中形成溝槽106。接著進(jìn)行等離子處理將光阻層108與抗反射層105剝除，并于溝槽106的側(cè)壁112 上形成損傷層110，以形成圖IB所示的結(jié)構(gòu)114?？梢岳斫獾氖?，此剝除光阻步驟的等離子處理會(huì)損傷溝槽106的側(cè)壁而形成損傷層110。接著如圖IC所示，沉積共形的(conformal)保護(hù)層116于圖IB的結(jié)構(gòu)114上以形成結(jié)構(gòu)118。此時(shí)進(jìn)行金屬化工藝，其包含濺鍍阻障層(未示于圖中)與晶種層(未示于圖中)以及電鍍銅以沉積銅120于溝槽106中，之后進(jìn)行化學(xué)機(jī)械研磨以移除多余的銅120 與保護(hù)層116的上表面，再進(jìn)行濕蝕刻以移除損傷層110，形成氣隙124，形成如圖ID所示的結(jié)構(gòu)122。在上述結(jié)構(gòu)中，氣隙124的位置即先前損傷層110所在的位置。最后，依序沉積蝕刻中止層125與蓋層126以利后續(xù)的雙鑲嵌工藝，形成圖IE所示的結(jié)構(gòu)128。上述實(shí)施例具有多種問(wèn)題，例如濕蝕刻工藝會(huì)損傷銅120、對(duì)電容的改善程度有限以及保護(hù)層116在損傷層100側(cè)壁上的不規(guī)則沉積。圖2A-2F是兩種其它的已知技藝中，形成氣隙以提供集成電路中的內(nèi)連線(xiàn)絕緣的工藝剖視圖。這兩種工藝均由圖2A所示的結(jié)構(gòu)200開(kāi)始，其基板202上依序具有蝕刻中止層203、介電層204、抗反射層205與硬罩幕層207。介電層204中的溝槽填有銅以形成內(nèi)連線(xiàn)206。接著進(jìn)行圖2B所示的一種工藝，進(jìn)行化學(xué)機(jī)械研磨后，沉積保護(hù)層208于介電層204上。保護(hù)層208可為介電材料。之后涂布并圖案化光阻層210于保護(hù)層208上，形成結(jié)構(gòu)212。接著干蝕刻或濕蝕刻結(jié)構(gòu)212，形成圖2C所示的結(jié)構(gòu)218。接著，在圖2D中， 再沉積非共形(non-conformal)的具有非常低介電常數(shù)(extra-low k)的介電層220以形成結(jié)構(gòu)222。如圖2D所示，結(jié)構(gòu)222的內(nèi)連線(xiàn)206間具有氣隙224。另一方面，在提供圖2A的結(jié)構(gòu)200后進(jìn)行圖2E所示的另一種工藝。在此工藝中， 介電層204的材料為具有孔洞的團(tuán)塊共聚物(block copolymer)，其溝槽亦填有銅，以形成內(nèi)連線(xiàn)206。接著進(jìn)行化學(xué)機(jī)械研磨，再沉積保護(hù)層208以形成結(jié)構(gòu)216。之后在圖2F中， 熱分解由團(tuán)塊共聚物組成的部分介電層204，在介電層204內(nèi)形成間隙224。圖2A-2F所示的實(shí)施例具有多種問(wèn)題，比如兩種已知方法均需額外的光阻圖案化步驟。此外，第二種已知方法需要較新且未驗(yàn)證的孔洞材料(即上述的團(tuán)塊共聚物)作為介電層204的材料。上述兩種已知方法均需控制非共形的ELK介電層220的沉積步驟。圖3A-3E是本發(fā)明一實(shí)施例中，形成氣隙以提供集成電路中的內(nèi)連線(xiàn)絕緣的工藝剖視圖。圖4是本發(fā)明一實(shí)施例中，形成氣隙以提供集成電路中的內(nèi)連線(xiàn)絕緣的方法400 的流程圖。如圖3A-3E及圖4所示，下述將說(shuō)明具有氣隙的集成電路結(jié)構(gòu)與其形成方法。首先進(jìn)行步驟402，提供化學(xué)機(jī)械研磨后與檢測(cè)過(guò)的集成電路結(jié)構(gòu)300 (圖3A)。集成電路結(jié)構(gòu)300包含半導(dǎo)體基板302如硅，亦可為其它材料如鍺、硅鍺合金或其它合適的半導(dǎo)體材料。半導(dǎo)體基板302中亦包含多種絕緣結(jié)構(gòu)，如淺溝槽絕緣(STI)形成于半導(dǎo)體基板302中以分隔多種組件。上述的STI結(jié)構(gòu)(未圖標(biāo))可形成于半導(dǎo)體基板302中以定義不同的主動(dòng)區(qū)域。STI結(jié)構(gòu)的形成方法可為蝕刻半導(dǎo)體基板302形成溝槽于其中，接著將一或多種絕緣材料如氧化硅、氮化硅或氮氧化硅填入溝槽中。在一實(shí)施例中，STI結(jié)構(gòu)的工藝依序如下成長(zhǎng)墊氧化層、以低壓化學(xué)氣相沉積法(LPCVD)形成氮化物層、以光阻及光罩圖案化墊氧化層及氮化物層以形成STI開(kāi)口、以STI開(kāi)口蝕刻基板形成溝槽、非必需地成長(zhǎng)熱氧化襯墊層于溝槽中以改善溝槽界面、以化學(xué)氣相沉積法將氧化物填入溝槽中及以化學(xué)機(jī)械研磨法進(jìn)行回蝕刻以及剝除氮化物層，至此完成STI結(jié)構(gòu)。半導(dǎo)體基板302中亦包含多種摻雜結(jié)構(gòu)如η型井區(qū)、ρ型井區(qū)、淡摻雜漏極 (lightly doped drain)結(jié)構(gòu)與重?fù)诫s源極/漏極(S/D)結(jié)構(gòu)，以形成多種集成電路組件如場(chǎng)效晶體管(field effect transistor ;FET)。半導(dǎo)體基板302可具有其它集成電路主動(dòng)組件及/或被動(dòng)組件，比如影像偵測(cè)器、內(nèi)存、發(fā)光二極管、電容與電阻。在一實(shí)例中，場(chǎng)效晶體管可為金屬氧化物半導(dǎo)體晶體管。在另一實(shí)施例中，場(chǎng)效晶體管包含鰭狀場(chǎng)效晶體管 (FinFET)。集成電路結(jié)構(gòu)300可進(jìn)一步含有柵極堆疊(未圖標(biāo))形成于半導(dǎo)體基板302上， 以作為場(chǎng)效晶體管的構(gòu)件。在一實(shí)施例中，場(chǎng)效晶體管的柵極堆疊采用高介電常數(shù)的介電材料與金屬。在一實(shí)施例中，高介電常數(shù)的介電材料可為Hf02。在其它實(shí)施例中，高介電常數(shù)的介電材料可為金屬氮化物、金屬硅酸鹽或其它金屬氧化物。在另一實(shí)施例中，高介電常數(shù)的介電材料層可由其它合適工藝形成，如有機(jī)金屬化學(xué)氣相沉積法或分子束磊晶。柵極堆疊中的金屬可為鋁、鎢、其它合適金屬或金屬合金。柵極堆疊可進(jìn)一步包含具有適當(dāng)工作函數(shù)的額外金屬或其它導(dǎo)電材料層。在一實(shí)施例中，η型場(chǎng)效晶體管的柵極具有金屬為主的導(dǎo)電材料(如η型金屬)，其工作函數(shù)適用于η型場(chǎng)效晶體管。舉例來(lái)說(shuō)，η型金屬的工作函數(shù)約小于或等于4. &V。在一實(shí)施例中， η型金屬可為鉭、鈦鋁合金、氮化鈦鋁或上述的組合。在另一實(shí)施例中，ρ型場(chǎng)效晶體管的柵極具有金屬為主的導(dǎo)電材料(如P型金屬)，其工作函數(shù)適用于P型場(chǎng)效晶體管。舉例來(lái)說(shuō)，P型金屬的工作函數(shù)約大于或等于5. 2eV0在一實(shí)施例中，ρ型金屬可為氮化鈦或氮化鉭。上述η型金屬與ρ型金屬的形成方法可為合適工藝，如物理氣相沉積法(PVD)、化學(xué)氣相沉積法(CVD)、原子層沉積法(ALD)、等離子增強(qiáng)式化學(xué)氣相沉積法(PECVD)或等離子增強(qiáng)式原子層沉積法(PEALD)。集成電路結(jié)構(gòu)300可還包含內(nèi)連線(xiàn)結(jié)構(gòu)作為電路，以形成功能性集成電路。內(nèi)連線(xiàn)通常包含多層金屬層，如第一金屬層、第二金屬層或類(lèi)似物。內(nèi)連線(xiàn)包含金屬線(xiàn)路作為水平電路，與其它結(jié)構(gòu)如接點(diǎn)或?qū)Э鬃鳛榇怪彪娐贰Ｔ诙喾N金屬結(jié)構(gòu)之間具有一或多種介電材料，以提供電性絕緣。集成電路結(jié)構(gòu)300包含形成于半導(dǎo)體基板302上的蝕刻終止層303 及介電層；340。介電層304包含氧化硅、低介電常數(shù)的介電材料、其它合適的介電材料或上述的組合。介電層304的形成方法可為任何合適技術(shù)，如化學(xué)氣相沉積法。舉例來(lái)說(shuō)，高密度等離子化學(xué)氣相沉積可用以形成介電層304。在一實(shí)施例中，介電層304沉積于半導(dǎo)體基板 302與柵極堆疊上。在一實(shí)施例中，可采用化學(xué)機(jī)械研磨法來(lái)平坦化介電層304，同時(shí)減少介電層304的厚度。同樣如圖3Α及圖4所示，方法400接著進(jìn)行步驟404以形成金屬結(jié)構(gòu)(內(nèi)連線(xiàn))306。在一實(shí)施例中，集成電路結(jié)構(gòu)300的介電層304中具有相鄰的至少兩個(gè)金屬結(jié)構(gòu) 306。在又一實(shí)施例中，金屬結(jié)構(gòu)306包含鑲嵌工藝形成的銅。更明確的說(shuō)，金屬結(jié)構(gòu)306 可具有多層結(jié)構(gòu)，比如銅、銅合金、金屬硅化物或上述的組合。在一實(shí)施例中，形成金屬結(jié)構(gòu) 306的鑲嵌工藝如下以微影工藝及蝕刻工藝圖案化介電層304，以于介電層304中形成溝槽；將導(dǎo)電材料層填入溝槽中；進(jìn)行研磨工藝如CMP以移除多余的導(dǎo)電材料，并同時(shí)平坦化介電層304的表面。將導(dǎo)電材料填入溝槽的步驟包含形成襯墊層(如氮化鈦)，以濺鍍法形成銅晶種層，再以電鍍技術(shù)于銅晶種層上形成塊狀銅(bulk copper) 0如圖;3B及圖4所示，接著進(jìn)行方法400的步驟406，以于每一金屬結(jié)構(gòu)306上形成金屬蓋層308，形成結(jié)構(gòu)310。在一實(shí)施例中，金屬蓋層308的形成方法為選擇性成長(zhǎng)，如無(wú)電電鍍工藝。由于金屬蓋層308的形成方法為選擇性成長(zhǎng)于金屬結(jié)構(gòu)306上，因此其只形成于每一金屬結(jié)構(gòu)306上，而不會(huì)形成于介電層304上，這將使金屬蓋層308實(shí)質(zhì)上對(duì)準(zhǔn)金屬結(jié)構(gòu)306。在另一實(shí)施例中，金屬蓋層308是由磷化鈷鎢(CoWP)組成。在其它實(shí)施例中，金屬蓋層308可由銅、鎳、鉬、金、錫銀銅合金、錫銀合金、鈦、氮化鈦、鉭、氮化鉭或釕組成。在另一實(shí)施例中，金屬蓋層308的厚度為約3nm至約20nm。金屬蓋層308的形狀如圖5所示，其邊緣與基板表面(水平方向X)的夾角為A。 特定來(lái)說(shuō)，金屬蓋層308邊緣的切線(xiàn)方向?yàn)镋。在方向E與方向X之間的夾角即為A。在一實(shí)施例中，夾角A的范圍約為45°至90°。在圖5中，金屬蓋層308的中間部分高度定義為H。在一實(shí)施例中，金屬蓋層308的高度H為約3nm至20nm。如圖3C及圖4所示，接著進(jìn)行方法400的步驟408，以形成襯墊層312于圖的結(jié)構(gòu)310上。更明確的說(shuō)，可采用任何已知方法沉積襯墊層312于金屬結(jié)構(gòu)308與介電層 304上，以形成結(jié)構(gòu)314。在一實(shí)施例中，襯墊層312可為碳氧化硅(SiOC)。襯墊層312亦可為氮化硅(SiN)或氮氧化硅(SiON)。在一實(shí)施例中，襯墊層312的厚度為約IOnm至約 55nm。如圖3D及圖4所示，接著進(jìn)行方法400的步驟410以蝕刻襯墊層312與介電層 304，形成圖3D所示的結(jié)構(gòu)316。蝕刻工藝先施加于襯墊層312，以實(shí)質(zhì)上移除位于層間介電層314上的部分襯墊層312。但如前所述，此蝕刻步驟將保留金屬蓋層308側(cè)壁上的間隔物 31加。接著蝕刻工藝將蝕刻介電層304，形成介電側(cè)壁物318于金屬結(jié)構(gòu)(內(nèi)連線(xiàn))306的側(cè)壁上，并形成氣隙320于金屬結(jié)構(gòu)306之間。在其它實(shí)施例中，蝕刻工藝分為兩個(gè)步驟 第一蝕刻步驟的作用為蝕刻襯墊層312，而第二蝕刻步驟的作用為蝕刻介電層304。在另一實(shí)施例中，蝕刻工藝為非等向蝕刻技術(shù)如采用等離子的干蝕刻。除此之外，蝕刻工藝亦可為采用氫氟酸的濕蝕刻。因此，在圖3C中的襯墊層312，有部分被定義為圖3D的間隔物312a，其寬度被定義為S。在一實(shí)施例中，間隔物的寬度S約為15nm。在后續(xù)的蝕刻工藝中，將保留間隔物 31加。間隔物31 的其它作用將詳述于后。在一實(shí)施例中，各介電側(cè)壁物318的寬度實(shí)質(zhì)上相等，且其寬度是由襯墊層312的間隔物31 的寬度S來(lái)控制的。在蝕刻工藝中，由于間隔物31 覆蓋相鄰金屬結(jié)構(gòu)306 之間的部分介電層304，后續(xù)形成的氣隙320將與金屬結(jié)構(gòu)306間隔有介電側(cè)壁物318。介電側(cè)壁物318實(shí)質(zhì)上為一種自我對(duì)準(zhǔn)間隔物。此外，每一介電側(cè)壁物318的寬度與下列三個(gè)步驟相關(guān)選擇性成長(zhǎng)金屬蓋層308、沉積襯墊層312以及蝕刻工藝。更明確的說(shuō)，介電側(cè)壁物318的寬度決定于金屬蓋層308的形狀與厚度、襯墊層的順應(yīng)性與厚度以及蝕刻工藝的時(shí)間長(zhǎng)短。最后如圖3E及圖4所示，進(jìn)行方法400的步驟412以形成低介電材料層322于圖 3D的結(jié)構(gòu)316上，使低介電材料層322覆蓋氣隙320，以完成結(jié)構(gòu)324。在一實(shí)施例中，低介電材料層322可為低介電常數(shù)的介電材料。低介電材料層322的形成方法可為化學(xué)氣相沉積法、旋轉(zhuǎn)涂布法或其它合適方法。在另一實(shí)施例中，亦可先沉積蝕刻停止層(etching stop layer)于結(jié)構(gòu)316上，再沉積低介電材料層322于其上。在一實(shí)施例中，若氣隙320夠小(比如小于6nm)，低介電材料層322可覆蓋氣隙 320。相反地，若氣隙320太大(比如大于6nm)，低介電材料層322可能會(huì)填入氣隙320中并使氣隙320消失。在這種情況下，可采用可熱分解的高分子(thermal decomposable polymer)以再形成氣隙320。更明確的說(shuō)，在蝕刻工藝后先將熱分解高分子填入氣隙320 中。在沉積蝕刻停止層后，以回火工藝分解可熱分解的高分子，即再形成氣隙320。雖然上述內(nèi)容僅詳述本發(fā)明的部分實(shí)施例，但本技藝人士在不偏離本發(fā)明的優(yōu)點(diǎn)及教示的情況下，應(yīng)可輕易調(diào)整上述的實(shí)施例。在不同的實(shí)施例中，氣隙可形成于接觸層中、導(dǎo)孔層中、第一金屬層中、第二金屬層中以及類(lèi)似層中。在這些實(shí)施例中，兩個(gè)相鄰的金屬結(jié)構(gòu)306為接觸結(jié)構(gòu)、金屬線(xiàn)路或?qū)Э?。在其它?shí)施例中，采用方法400的雙鑲嵌技術(shù)可用以形成氣隙于兩個(gè)相鄰金屬線(xiàn)路之間的金屬層中，與兩個(gè)相鄰導(dǎo)孔之間的導(dǎo)孔層中。在另一實(shí)施例中，用以形成氣隙320的步驟410的蝕刻工藝具有兩個(gè)蝕刻步驟，分別為干蝕刻與濕蝕刻。首先施加干蝕刻步驟于襯墊層以形成間隔物。此干蝕刻步驟可沿著襯墊間隔物之間的開(kāi)口蝕刻部分的介電層304，形成氣隙于介電層304中。后續(xù)的濕蝕刻步驟將施加于介電層304，可進(jìn)一步垂直地或水平地增加氣隙體積。雖然本發(fā)明已以實(shí)施方式揭露如上，然其并非用以限定本發(fā)明，任何熟悉此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，其特征在于，包括兩個(gè)金屬內(nèi)連線(xiàn)，位于一半導(dǎo)體基板上；多個(gè)金屬蓋層，直接形成于每一該些金屬內(nèi)連線(xiàn)上；多個(gè)介電側(cè)壁物，位于每一該些金屬內(nèi)連線(xiàn)的側(cè)壁上，且多個(gè)氣隙分別位于該些介電側(cè)壁物之間；多個(gè)襯墊間隔物，每一該些襯墊間隔物分別位于每一該些介電側(cè)壁物之上，并橫向接觸該些金屬蓋層之一；以及一介電層，位于該半導(dǎo)體基板上，以覆蓋該些金屬蓋層與該氣隙。
2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，該些金屬蓋層為銅、鎳、鉬、金、 錫銀銅合金、錫銀合金、鈦、氮化鈦、鉭、氮化鉭、磷化鈷鎢或釕。
3.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，該些襯墊間隔物的材質(zhì)為碳氧化硅、氮化硅、氮氧化硅或其組合。
4.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其特征在于，該些介電側(cè)壁物的材質(zhì)包括氧化硅，且該些金屬內(nèi)連線(xiàn)的材質(zhì)包括銅。
5.一種集成電路結(jié)構(gòu)的形成方法，其特征在于，包括進(jìn)行選擇性成長(zhǎng)工藝，以形成多個(gè)金屬蓋層分別于多個(gè)金屬結(jié)構(gòu)上，且該些金屬結(jié)構(gòu)形成于一基板上的一介電層中；沉積一襯墊層于該基板與該些金屬蓋層上；干蝕刻該襯墊層與該介電層，以移除大部分的該介電層，同時(shí)形成多個(gè)襯墊側(cè)壁物分別于每一該些金屬蓋層的側(cè)壁上以及形成多個(gè)介電側(cè)壁物分別于每一該些金屬結(jié)構(gòu)的側(cè)壁上，以形成多個(gè)氣隙分別于相鄰的該些介電側(cè)壁物之間；以及沉積具有低介電常數(shù)的低介電材料層于該基板上，以覆蓋該些金屬蓋層與該氣隙。
6.根據(jù)權(quán)利要求5所述的集成電路結(jié)構(gòu)的形成方法，其特征在于，該選擇性成長(zhǎng)工藝包括無(wú)電電鍍工藝。
7.根據(jù)權(quán)利要求5所述的集成電路結(jié)構(gòu)的形成方法，其特征在于，該些金屬蓋層為銅、 鎳、鉬、金、錫銀銅合金、錫銀合金、鈦、氮化鈦、鉭、氮化鉭、磷化鈷鎢或釕。
8.根據(jù)權(quán)利要求5所述的集成電路結(jié)構(gòu)的形成方法，其特征在于，該襯墊層為碳氧化硅、氮化硅、氮氧化硅或上述的任意組合。
9.根據(jù)權(quán)利要求5所述的集成電路結(jié)構(gòu)的形成方法，其特征在于，還包括在沉積該低介電材料層之前，先沉積一蝕刻停止層于該基板上，以覆蓋該些金屬蓋層與該些氣隙。
10.根據(jù)權(quán)利要求9所述的集成電路結(jié)構(gòu)的形成方法，其特征在于，還包括在沉積該低介電材料層之前，先以一熱分解高分子填滿(mǎn)該些氣隙；以及在沉積蝕刻停止層后進(jìn)行一回火工藝，以分解該熱分解高分子。
全文摘要
本發(fā)明揭示一種集成電路結(jié)構(gòu)及其形成方法，以在集成電路中提供內(nèi)連線(xiàn)所需的絕緣結(jié)構(gòu)。本發(fā)明一實(shí)施例的集成電路結(jié)構(gòu)含有基板，其上具有兩個(gè)相鄰的內(nèi)連線(xiàn)結(jié)構(gòu)。蓋層對(duì)準(zhǔn)并形成于每一內(nèi)連線(xiàn)結(jié)構(gòu)上。側(cè)壁物形成于每一內(nèi)連線(xiàn)結(jié)構(gòu)的相對(duì)兩側(cè)上，且氣隙形成于內(nèi)連線(xiàn)結(jié)構(gòu)之間。介電層位于基板上以覆蓋蓋層與氣隙。
文檔編號(hào)H01L21/768GK102263083SQ201010537288
公開(kāi)日2011年11月30日 申請(qǐng)日期2010年11月8日 優(yōu)先權(quán)日2010年5月28日
發(fā)明者楊景峰, 米玉杰, 陳啟平, 陳殿豪, 黃震麟 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司