集成電路結(jié)構(gòu)與其形成方法
【專利說(shuō)明】集成電路結(jié)構(gòu)與其形成方法
[0001]本申請(qǐng)是申請(qǐng)日為2010年11月08日、申請(qǐng)?zhí)枮?01010537288.8、發(fā)明名稱為“集成電路結(jié)構(gòu)與其形成方法”的專利申請(qǐng)的分案申請(qǐng)。
技術(shù)領(lǐng)域
[0002]本發(fā)明是有關(guān)于一種集成電路的形成方法,且特別是有關(guān)于一種形成局部氣隙以提供集成電路中的內(nèi)連線絕緣的結(jié)構(gòu)與方法。
【背景技術(shù)】
[0003]隨著集成電路密度增加,其相鄰單元之間的電容耦合也隨之增加,這會(huì)進(jìn)一步增加寄生電容,并降低集成電路的組件速度及整體效能。
[0004]在后段線路的內(nèi)連線中,需要降低電阻電容延遲(RC delay)以改善組件效能。在內(nèi)連線之間采用氣隙的作法可有效降低等效介電常數(shù)(keff)。目前有多種方法可形成氣隙,但每一種都會(huì)增加成本且難以完成。更明確的說(shuō),每一種已知方法都需要額外的次微影圖案化步驟,額外的共聚物圖案化步驟、及/或非順應(yīng)性的金屬間層沉積。
【發(fā)明內(nèi)容】
[0005]本發(fā)明的目的在于提供一種集成電路結(jié)構(gòu)及其形成方法。
[0006]本發(fā)明一實(shí)施方式提供一種集成電路結(jié)構(gòu)。相鄰的兩個(gè)內(nèi)連線結(jié)構(gòu)形成于基板上。多個(gè)蓋層對(duì)準(zhǔn)并形成于每一內(nèi)連線結(jié)構(gòu)上。多個(gè)側(cè)壁物形成于每一內(nèi)連線結(jié)構(gòu)的側(cè)壁上,且氣隙形成于內(nèi)連線結(jié)構(gòu)之間。介電層位于基板上以覆蓋蓋層與氣隙。
[0007]本發(fā)明另一實(shí)施方式亦提供一種集成電路結(jié)構(gòu)。兩個(gè)金屬內(nèi)連線形成于半導(dǎo)體基板上。多個(gè)蓋層直接形成于每一金屬內(nèi)連線上。多個(gè)側(cè)壁物形成于每一金屬內(nèi)連線的側(cè)壁上,且氣隙形成于金屬內(nèi)連線之間。多個(gè)襯墊間隔物分別位于各個(gè)側(cè)壁物上,并橫向接觸蓋層之一。介電層位于半導(dǎo)體基板上以覆蓋蓋層與氣隙。
[0008]本發(fā)明另一實(shí)施方式還提供一種集成電路結(jié)構(gòu)的形成方法。進(jìn)行選擇性成長(zhǎng)工藝以于每個(gè)金屬結(jié)構(gòu)上分別形成蓋層,且金屬結(jié)構(gòu)是位于基板上的介電層中。沉積襯墊層于基板與蓋層上。干蝕刻基板以移除大部分的介電層,形成側(cè)壁物于每一金屬結(jié)構(gòu)的側(cè)壁上,并形成氣隙于金屬結(jié)構(gòu)之間。沉積低介電常數(shù)的介電材料于基板上,以覆蓋蓋層與氣隙。
[0009]本發(fā)明一方面提供一種集成電路結(jié)構(gòu),包括:兩個(gè)金屬內(nèi)連線,位于一半導(dǎo)體基板上;多個(gè)金屬蓋層,直接形成于每一該些金屬內(nèi)連線上;多個(gè)介電側(cè)壁物,位于每一該些金屬內(nèi)連線的側(cè)壁上,且多個(gè)氣隙分別位于該些介電側(cè)壁物之間;多個(gè)襯墊間隔物,每一該些襯墊間隔物分別位于每一該些介電側(cè)壁物之上,并橫向接觸該些金屬蓋層之一;以及一介電層,位于該半導(dǎo)體基板上,以覆蓋該些金屬蓋層與該氣隙。
[0010]上述的集成電路結(jié)構(gòu),其中該些金屬蓋層為銅、鎳、鉑、金、錫銀銅合金、錫銀合金、鈦、氮化鈦、鉭、氮化鉭、磷化鈷鎢或釕。
[0011]上述的集成電路結(jié)構(gòu),其中該些襯墊間隔物的材質(zhì)為碳氧化硅、氮化硅、氮氧化硅或其組合。
[0012]上述的集成電路結(jié)構(gòu),其中該些介電側(cè)壁物的材質(zhì)包括氧化硅,且該些金屬內(nèi)連線的材質(zhì)包括銅。
[0013]本發(fā)明另一方面提供一種集成電路結(jié)構(gòu)的形成方法,包括:進(jìn)行選擇性成長(zhǎng)工藝,以形成多個(gè)金屬蓋層分別于多個(gè)金屬結(jié)構(gòu)上,且該些金屬結(jié)構(gòu)形成于一基板上的一介電層中;沉積一襯墊層于該基板與該些金屬蓋層上;干蝕刻該襯墊層與該介電層,以移除大部分的該介電層,同時(shí)形成多個(gè)襯墊側(cè)壁物分別于每一該些金屬蓋層的側(cè)壁上以及形成多個(gè)介電側(cè)壁物分別于每一該些金屬結(jié)構(gòu)的側(cè)壁上,以形成多個(gè)氣隙分別于相鄰的該些介電側(cè)壁物之間;以及沉積具有低介電常數(shù)的低介電材料層于該基板上,以覆蓋該些金屬蓋層與該氣隙。
[0014]上述的集成電路結(jié)構(gòu)的形成方法,其中該選擇性成長(zhǎng)工藝包括無(wú)電電鍍工藝。
[0015]上述的集成電路結(jié)構(gòu)的形成方法,其中該些金屬蓋層為銅、鎳、鉑、金、錫銀銅合金、錫銀合金、鈦、氮化鈦、鉭、氮化鉭、磷化鈷鎢或釕。
[0016]上述的集成電路結(jié)構(gòu)的形成方法,其中該襯墊層為碳氧化硅、氮化硅、氮氧化硅或上述的任意組合。
[0017]上述的集成電路結(jié)構(gòu)的形成方法,其中還包括在沉積該低介電材料層之前,先沉積一蝕刻停止層于該基板上,以覆蓋該些金屬蓋層與該些氣隙。
[0018]上述的集成電路結(jié)構(gòu)的形成方法,其中還包括:在沉積該低介電材料層之前,先以一熱分解高分子填滿該些氣隙;以及在沉積蝕刻停止層后進(jìn)行一回火工藝,以分解該熱分解高分子。
[0019]本發(fā)明通過(guò)形成局部氣隙可以提供集成電路中的內(nèi)連線絕緣的結(jié)構(gòu)。
【附圖說(shuō)明】
[0020]為讓本發(fā)明的上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂,所附附圖的說(shuō)明如下:
[0021]圖1A-1E與圖2A-2F是已知技藝中,形成氣隙以提供集成電路中的內(nèi)連線絕緣的工藝剖視圖;
[0022]圖3A-3E是本發(fā)明一實(shí)施方式中,形成氣隙以提供集成電路中的內(nèi)連線絕緣的工藝剖視圖;
[0023]圖4是本發(fā)明一實(shí)施方式中,形成氣隙以提供集成電路中的內(nèi)連線絕緣的流程圖;以及
[0024]圖5是圖3B的集成電路結(jié)構(gòu)的部分剖視圖。
[0025]【主要組件符號(hào)說(shuō)明】
[0026]100、114、118、122、128:結(jié)構(gòu)
[0027]102、202:基板
[0028]103、203:蝕刻中止層
[0029]104、204、220:介電層
[0030]105:抗反射層
[0031]106:溝槽
[0032]108:光阻層
[0033]110:損傷層
[0034]112:側(cè)壁
[0035]116、206:保護(hù)層
[0036]120:銅
[0037]124、224、320:氣隙
[0038]125:蝕刻中止層
[0039]126:蓋層
[0040]200、212、216、218、222:結(jié)構(gòu)
[0041]206:內(nèi)連線
[0042]210:光阻層
[0043]300、310、314、316、324:結(jié)構(gòu)
[0044]302:半導(dǎo)體基板
[0045]303:蝕刻中止層
[0046]304:介電層
[0047]306:金屬結(jié)構(gòu)
[0048]308:金屬蓋層
[0049]312:襯墊層
[0050]312a:間隔物
[0051]318:介電側(cè)壁物
[0052]322:低介電材料層
[0053]400:方法
[0054]402、404、406、408、410、412:步驟
[0055]A:金屬蓋層邊緣與基板表面的夾角
[0056]E:金屬蓋層邊緣的切線方向
[0057]X:基板表面的水平方向
[0058]H:金屬蓋層中間部分的高度
[0059]S:間隔物寬度
【具體實(shí)施方式】
[0060]本發(fā)明是有關(guān)于一種集成電路的形成方法,且特別是有關(guān)于一種形成局部氣隙以提供集成電路中的內(nèi)連線絕緣的結(jié)構(gòu)與方法。然而可以理解的是,下述的特定實(shí)施例是用以教示本發(fā)明的概念,使本技藝人士可輕易應(yīng)用上述教示至其它方法與系統(tǒng)。此外,本發(fā)明的方法與系統(tǒng)包含某些已知的結(jié)構(gòu)與步驟。由于本技藝人士已熟知這些已知結(jié)構(gòu)與步驟,下述說(shuō)明將僅粗略帶過(guò)。另外為了方便說(shuō)明,在不同附圖中可能沿用重復(fù)標(biāo)號(hào),但這不代表不同附圖間重復(fù)的標(biāo)號(hào)在結(jié)構(gòu)或方法中具有必然的對(duì)應(yīng)關(guān)系。
[0061]圖1A-1E是已知技藝中,形成氣隙以提供集成電路中的內(nèi)連線絕緣的工藝剖視圖。首先如圖1A所示,結(jié)構(gòu)100包含基板102、蝕刻中止層103、介電層104、抗反射層105及光阻層108。然后以微影蝕刻工藝依序圖案化光阻層108、抗反射層105及介電層104,以在介電層104中形成溝槽106。
[0062]接著進(jìn)行等離子處理將光阻層108與抗反射層105剝除,并于溝槽106的側(cè)壁112上形成損傷層110,以形成圖