技術(shù)編號(hào)：6955851
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明是有關(guān)于一種集成電路的形成方法，且特別是有關(guān)于一種形成局部氣隙以提供集成電路中的內(nèi)連線絕緣的結(jié)構(gòu)與方法。背景技術(shù)隨著集成電路密度增加，其相鄰單元之間的電容耦合也隨之增加，這會(huì)進(jìn)一步增加寄生電容，并降低集成電路的組件速度及整體效能。在后段線路的內(nèi)連線中，需要降低電阻電容延遲(RC delay)以改善組件效能。在內(nèi)連線之間采用氣隙的作法可有效降低等效介電常數(shù)(keff)。目前有多種方法可形成氣隙，但每一種都會(huì)增加成本且難以完成。更明確的說(shuō)，每一種已知方法...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。