專利名稱：Ldmos esd結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種可有效降低器件尺寸的LDMOS ESD結(jié)構(gòu)。
背景技術(shù)：
隨著集成電路制造工藝水平進(jìn)入集成電路線寬的深亞微米時(shí)代，CMOS工藝特征尺寸不斷縮小，晶體管對(duì)于高電壓和大電流的承受能力不斷降低，深亞微米CMOS集成電路更容易遭受到靜電沖擊而失效，從而造成產(chǎn)品的可靠性下降。靜電在芯片的制造、封裝、測(cè)試和使用過(guò)程中無(wú)處不在，積累的靜電荷以幾安培或幾十安培的電流在納秒到微秒的時(shí)間里釋放，瞬間功率高達(dá)幾百千瓦，放電能量可達(dá)毫焦耳，對(duì)芯片的摧毀強(qiáng)度極大。所以芯片設(shè)計(jì)中靜電保護(hù)模塊的設(shè)計(jì)直接關(guān)系到芯片的功能穩(wěn)定性，極為重要。ESD是指靜電放電(Electrostatic Discharge,簡(jiǎn)稱ESD)，因ESD產(chǎn)生的原因及其對(duì)集成電路放電的方式不同，表征ESD現(xiàn)象通常有4種模型人體模型HBM (Human Body Model)、機(jī)器模型 MM (Machine Model)和帶電器件模型 CDM (charged Device Model)和電場(chǎng)感應(yīng)模型FIM (Field Induced Model)。HBM放電過(guò)程會(huì)在幾百納秒內(nèi)產(chǎn)生數(shù)安培的瞬間放電電流;MM放電的過(guò)程更短，在幾納秒到幾十納秒之內(nèi)會(huì)有數(shù)安培的瞬間放電電流產(chǎn)生。CDM放電過(guò)程更短，對(duì)芯片的危害最嚴(yán)重，在幾納秒的時(shí)問(wèn)內(nèi)電流達(dá)到十幾安培。ESD引起的失效原因主要有2種熱失效和電失效。局部電流集中而產(chǎn)生的大量的熱，使器件局部金屬互連線熔化或芯片出現(xiàn)熱斑，從而引起二次擊穿，稱為熱失效，加在柵氧化物上的電壓形成的電場(chǎng)強(qiáng)度大于其介電強(qiáng)度，導(dǎo)致介質(zhì)擊穿或表面擊穿，稱為電失效。ESD引起的失效有3種失效模式，分別是硬失效、軟失效以及潛在失效，所謂硬失效是指物質(zhì)損傷或毀壞，所謂軟失效是指邏輯功能的臨時(shí)改變，所謂潛在失效是指時(shí)間依賴性失效。為了防止CMOS集成電路產(chǎn)品因ESD而造成失效，CMOS集成電路產(chǎn)品通常必須使用具有高性能、高耐受力的ESD保護(hù)器件。目前已有多種ESD保護(hù)器件被提出，如二極管、柵極接地的MOS管、可控硅整流器(SCR:Silicon Controlled Rectifier)及橫向雙擴(kuò)散MOS 管(LDM0S =Lateral Double Diffused M0SFET)等，其中，LDMOS由于能承受更高的擊穿電壓而被廣泛選用對(duì)高壓通道進(jìn)行ESD保護(hù)。請(qǐng)參考圖1，圖1為現(xiàn)有的LDMOS ESD的結(jié)構(gòu)示意圖，如圖1所示，現(xiàn)有的LDMOS ESD結(jié)構(gòu)100包括P型半導(dǎo)體襯底110;在所述P型半導(dǎo)體襯底110內(nèi)形成的高壓P阱120以及高壓N阱130 ；在所述P型半導(dǎo)體襯底110上形成的柵區(qū)140 ；在所述高壓P阱120內(nèi)形成的源區(qū)121以及襯底接觸區(qū)123，所述源區(qū)121與所述襯底接觸區(qū)123之間設(shè)置有淺溝槽隔離(STI, Shallow Trench Isolation) 150 ；以及
在所述高壓N阱130內(nèi)形成的漏區(qū)131，所述漏區(qū)131與所述柵區(qū)140之間設(shè)置有 STI 150。其中，所述源區(qū)121及所述漏區(qū)131為重?fù)诫s的N+區(qū)域，所述襯底接觸區(qū)123為重?fù)诫s的P+區(qū)域；所述柵區(qū)140上設(shè)置有柵電極141，所述漏區(qū)131上設(shè)置有漏電極132， 所述源區(qū)121上設(shè)置有源電極122，所述襯底接觸區(qū)123上設(shè)置有襯底接觸電極124 ；并且所述柵電極141、源電極122以及襯底接觸電極124接地，所述漏電極132作為靜電輸入端 Vin ；所述常規(guī)LDMOS的溝道長(zhǎng)度為L(zhǎng)。當(dāng)作為ESD保護(hù)器件使用時(shí)，為了能有效保護(hù)電路中的其它器件不被靜電破壞， 要求LDMOS的保持電壓大于其工作電壓的1. 1倍，即Vh > 1. IVtff,其中，Vh為L(zhǎng)DMOS的保持電壓，Vw為L(zhǎng)DMOS的工作電壓。所謂保持電壓是指LDMOS在高電壓的作用下導(dǎo)通后，為了維持導(dǎo)通狀態(tài)，其電流必須大于IH，該Ih稱為保持電流(holding current)，此時(shí)的電壓即為保持電壓。并且保持電壓越高，LDMOS的抗靜電能力越強(qiáng)。為了提高LDMOS的保持電壓，現(xiàn)有的方法是通過(guò)增大LDMOS的溝道長(zhǎng)度L來(lái)實(shí)現(xiàn)，這是因?yàn)闇系篱L(zhǎng)度L越長(zhǎng)，溝道電阻越大，從而能承受的電壓也越大。但是增大溝道長(zhǎng)度會(huì)造成LDMOS的器件尺寸增大，器件尺寸的增加增大了 IC設(shè)計(jì)的成本。因此，如何獲得一種器件面積小、抗靜電能力強(qiáng)的LDMOS ESD器件已成為業(yè)界亟待解決的技術(shù)問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種LDMOS ESD結(jié)構(gòu)，以解決現(xiàn)有的LDMOS ESD通過(guò)增大溝道長(zhǎng)度L來(lái)提高抗靜電能力，造成LDMOS ESD的器件尺寸增大，從而增加IC設(shè)計(jì)成本的問(wèn)題。為解決上述問(wèn)題，本發(fā)明提出一種LDMOS ESD結(jié)構(gòu)，該LDMOS ESD結(jié)構(gòu)包括柵區(qū)、 漏區(qū)以及源區(qū)，所述源區(qū)內(nèi)設(shè)置有叉指狀的STI結(jié)構(gòu)，使得所述LDMOS ESD的靜電泄放電流的流向呈方波形狀?？蛇x的，所述叉指狀的STI結(jié)構(gòu)包括多個(gè)第一 STI以及多個(gè)第二 STI，所述第一 STI與所述第二 STI間隔排列；所述第一 STI與所述第二 STI分別與所述源區(qū)的相對(duì)兩邊緣垂直，所述第一 STI與所述源區(qū)交疊的長(zhǎng)度與所述第二 STI與所述源區(qū)交疊的長(zhǎng)度之和大于所述相對(duì)兩邊緣的距離。?？蛇x的，所述漏區(qū)上設(shè)置有漏電極，所述源區(qū)上設(shè)置有源電極，所述源電極設(shè)置在遠(yuǎn)離所述漏區(qū)的源區(qū)端?？蛇x的，該LDMOS ESD結(jié)構(gòu)還包括P型半導(dǎo)體襯底；形成于所述P型半導(dǎo)體襯底內(nèi)的高壓N阱及高壓P阱，所述漏區(qū)位于所述高壓N 阱內(nèi)，所述源區(qū)位于所述高壓P阱內(nèi)，所述柵區(qū)位于所述P型半導(dǎo)體襯底上，且覆蓋部分所述高壓N阱及部分所述源區(qū)?？蛇x的，所述高壓N阱內(nèi)設(shè)置有第三STI，所述第三STI隔離所述漏區(qū)與所述柵區(qū)。可選的，所述高壓P阱內(nèi)設(shè)置有襯底接觸區(qū)及第三STI，所述第三STI隔離所述襯底接觸區(qū)與所述源區(qū)。
可選的，所述襯底接觸區(qū)上設(shè)置有襯底接觸電極?？蛇x的，所述柵電極、源電極以及所述襯底接觸電極接地，所述漏電極接靜電輸入端?？蛇x的，所述源區(qū)及所述漏區(qū)為重?fù)诫s的N+區(qū)域，所述襯底接觸區(qū)為重?fù)诫s的P+ 區(qū)域。與現(xiàn)有技術(shù)相比，本發(fā)明所提供的LDMOS ESD結(jié)構(gòu)在源區(qū)內(nèi)設(shè)置有叉指狀的STI 結(jié)構(gòu)，使得所述LDMOS ESD的靜電泄放電流的流向呈方波形狀，從而在不增大實(shí)際溝道長(zhǎng)度的情況下，使得有效溝道長(zhǎng)度增加，有效溝道電阻增大，進(jìn)一步使得保持電壓增大，增強(qiáng)了 LDMOS ESD的抗靜電能力。


圖1為現(xiàn)有的常規(guī)LDMOS的結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例提供的LDMOS ESD結(jié)構(gòu)的版圖示意圖；圖3本發(fā)明實(shí)施例提供的LDMOS ESD結(jié)構(gòu)的版圖沿A-A方向的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的LDMOS ESD結(jié)構(gòu)作進(jìn)一步詳細(xì)說(shuō)明。 根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比率，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。本發(fā)明的核心思想在于，提供一種LDMOS ESD結(jié)構(gòu)，所述LDMOS ESD結(jié)構(gòu)在源區(qū)內(nèi)設(shè)置有叉指狀的STI結(jié)構(gòu)，使得所述LDMOS ESD的靜電泄放電流的流向呈方波形狀，從而在不增大實(shí)際溝道長(zhǎng)度的情況下，使得有效溝道長(zhǎng)度增加，有效溝道電阻增大，進(jìn)一步使得保持電壓增大，增強(qiáng)了 LDMOS ESD的抗靜電能力。請(qǐng)參考圖2至圖3，其中，圖2為本發(fā)明實(shí)施例提供的LDMOS ESD結(jié)構(gòu)的版圖示意圖，圖3本發(fā)明實(shí)施例提供的LDMOS ESD結(jié)構(gòu)的版圖沿A-A方向的剖面結(jié)構(gòu)示意圖，如圖 2至圖3所示，本發(fā)明實(shí)施例提供的LDMOS ESD結(jié)構(gòu)200包括柵區(qū)M0、漏區(qū)231以及源區(qū) 221，所述源區(qū)221內(nèi)設(shè)置有叉指狀的STI結(jié)構(gòu)，使得所述LDMOS ESD的靜電泄放電流的流向呈方波形狀。進(jìn)一步地，所述叉指狀的STI結(jié)構(gòu)包括多個(gè)第一 STI 251 (本實(shí)施例只示意兩個(gè)) 以及多個(gè)第二 STI 252(本實(shí)施例只示意兩個(gè))，所述第一 STI 251與所述第二 STI 252間隔排列；所述第一 STI 251與所述第二 STI 252分別與所述源區(qū)221的相對(duì)兩邊緣垂直，所述第一 STI 251與所述源區(qū)221交疊的長(zhǎng)度χ與所述第二 STI 252與所述源區(qū)221交疊的長(zhǎng)度y之和大于所述相對(duì)兩邊緣的距離ι進(jìn)一步地，所述漏區(qū)231上設(shè)置有漏電極232，所述源區(qū)221上設(shè)置有源電極222， 所述源電極222設(shè)置在遠(yuǎn)離所述漏區(qū)231的源區(qū)端。進(jìn)一步地，該LDMOS ESD結(jié)構(gòu)200還包括P型半導(dǎo)體襯底210;形成于所述P型半導(dǎo)體襯底210內(nèi)的高壓N阱230及高壓P阱220，所述漏區(qū)231 位于所述高壓N阱230內(nèi)，所述源區(qū)221位于所述高壓P阱220內(nèi)，所述柵區(qū)240位于所述P型半導(dǎo)體襯底210上，且覆蓋部分所述高壓N阱230及部分所述源區(qū)221。進(jìn)一步地，所述高壓N阱230內(nèi)設(shè)置有第三STI 250，所述第三STI 250隔離所述漏區(qū)231與所述柵區(qū)240 ；從而使得所述漏區(qū)231與柵區(qū)240之間可以承受高電壓。進(jìn)一步地，所述高壓P阱220內(nèi)設(shè)置有襯底接觸區(qū)223及第三STI 250，所述第三 STI 250隔離所述襯底接觸區(qū)223與所述源區(qū)221。進(jìn)一步地，所述襯底接觸區(qū)223上設(shè)置有襯底接觸電極224。進(jìn)一步地，所述柵電極Ml、源電極222以及所述襯底接觸電極2M接地，所述漏電極232接靜電輸入端Vin。進(jìn)一步地，所述源區(qū)221及所述漏區(qū)231為重?fù)诫s的N+區(qū)域，所述襯底接觸區(qū)223 為重?fù)诫s的P+區(qū)域。本發(fā)明實(shí)施例提供的LDMOS ESD結(jié)構(gòu)200的原理為當(dāng)電路處于正常工作條件下時(shí)，由于柵電極241與源電極222都接地，該LDMOS ESD結(jié)構(gòu)200處于關(guān)閉狀態(tài)，不影響電路的正常輸出；當(dāng)電路受到靜電影響時(shí)，靜電電壓通過(guò)靜電輸入端Vin輸入到LDMOS ESD結(jié)構(gòu)200 的漏電極232，當(dāng)漏電極232積累的靜電達(dá)到一定程度時(shí)，所述高壓N阱230與所述高壓P 阱220形成的結(jié)會(huì)發(fā)生雪崩擊穿，使得由所述高壓N阱230、高壓P阱220以及所述源區(qū)221 形成的寄生NPN開(kāi)啟，進(jìn)行電流泄放。其中，所述電流泄放的電流方向?yàn)閺腶至b，因此，LDMOS ESD結(jié)構(gòu)200的有效溝道長(zhǎng)度Lrff為從a至b的長(zhǎng)度，所述有效溝道長(zhǎng)度Lrff遠(yuǎn)大于所述LDMOS ESD結(jié)構(gòu)200的實(shí)際溝道長(zhǎng)度L，從而使得有效溝道電阻增大，使得溝道在較小的電流下能承受大的電壓，從而使得保持電壓增大，增強(qiáng)了 LDM0SESD的抗靜電能力。在本發(fā)明的一個(gè)具體實(shí)施例中，所述LDMOS ESD結(jié)構(gòu)為L(zhǎng)DNM0S，然而應(yīng)該認(rèn)識(shí)到， 根據(jù)實(shí)際情況，所述LDMOS ESD結(jié)構(gòu)還可以為L(zhǎng)DPM0S。在本發(fā)明的一個(gè)具體實(shí)施例中，所述半導(dǎo)體襯底為P型半導(dǎo)體襯底，然而應(yīng)該認(rèn)識(shí)到，根據(jù)實(shí)際情況，所述半導(dǎo)體襯底還可以為N型半導(dǎo)體襯底。綜上所述，本發(fā)明提供了一種LDMOS ESD結(jié)構(gòu)，該LDMOS ESD結(jié)構(gòu)包括柵區(qū)、漏區(qū)以及源區(qū)，所述源區(qū)內(nèi)設(shè)置有叉指狀的STI結(jié)構(gòu)，使得所述LDM0SESD的靜電泄放電流的流向呈方波形狀，從而在不增大實(shí)際溝道長(zhǎng)度的情況下，使得有效溝道長(zhǎng)度增加，有效溝道電阻增大，進(jìn)一步使得保持電壓增大，增強(qiáng)了 LDMOS ESD的抗靜電能力。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種LDMOS ESD結(jié)構(gòu)，包括柵區(qū)、漏區(qū)以及源區(qū)，其特征在于，所述源區(qū)內(nèi)設(shè)置有叉指狀的STI結(jié)構(gòu)，使得所述LDMOS ESD的靜電泄放電流的流向呈方波形狀。
2.如權(quán)利要求1所述的LDMOSESD結(jié)構(gòu)，其特征在于，所述叉指狀的STI結(jié)構(gòu)包括多個(gè)第一 STI以及多個(gè)第二 STI，所述第一 STI與所述第二 STI間隔排列；所述第一 STI與所述第二 STI分別與所述源區(qū)的相對(duì)兩邊緣垂直，所述第一 STI與所述源區(qū)交疊的長(zhǎng)度與所述第二 STI與所述源區(qū)交疊的長(zhǎng)度之和大于所述相對(duì)兩邊緣的距離。
3.如權(quán)利要求2所述的LDMOSESD結(jié)構(gòu)，其特征在于，所述柵區(qū)上設(shè)置有柵電極，所述漏區(qū)上設(shè)置有漏電極，所述源區(qū)上設(shè)置有源電極，所述源電極設(shè)置在遠(yuǎn)離所述漏區(qū)的源區(qū)端。
4.如權(quán)利要求3所述的LDMOSESD結(jié)構(gòu)，其特征在于，還包括P型半導(dǎo)體襯底；形成于所述P型半導(dǎo)體襯底內(nèi)的高壓N阱及高壓P阱，所述漏區(qū)位于所述高壓N阱內(nèi)， 所述源區(qū)位于所述高壓P阱內(nèi)，所述柵區(qū)位于所述P型半導(dǎo)體襯底上，且覆蓋部分所述高壓 N阱及部分所述源區(qū)。
5.如權(quán)利要求4所述的LDMOSESD結(jié)構(gòu)，其特征在于，所述高壓N阱內(nèi)設(shè)置有第三STI， 所述第三STI隔離所述漏區(qū)與所述柵區(qū)。
6.如權(quán)利要求5所述的LDMOSESD結(jié)構(gòu)，其特征在于，所述高壓P阱內(nèi)設(shè)置有襯底接觸區(qū)及第三STI，所述第三STI隔離所述襯底接觸區(qū)與所述源區(qū)。
7.如權(quán)利要求6所述的LDMOSESD結(jié)構(gòu)，其特征在于，所述襯底接觸區(qū)上設(shè)置有襯底接觸電極。
8.如權(quán)利要求7所述的LDMOSESD結(jié)構(gòu)，其特征在于，所述柵電極、源電極以及所述襯底接觸電極接地，所述漏電極接靜電輸入端。
9.如權(quán)利要求6所述的LDMOSESD結(jié)構(gòu)，其特征在于，所述源區(qū)及所述漏區(qū)為重?fù)诫s的 N+區(qū)域，所述襯底接觸區(qū)為重?fù)诫s的P+區(qū)域。
全文摘要
本發(fā)明公開(kāi)了一種LDMOS ESD結(jié)構(gòu)，該LDMOS ESD結(jié)構(gòu)包括柵區(qū)、漏區(qū)以及源區(qū)，所述源區(qū)內(nèi)設(shè)置有叉指狀的STI結(jié)構(gòu)，使得所述LDMOS ESD的靜電泄放電流的流向呈方波形狀，從而在不增大實(shí)際溝道長(zhǎng)度的情況下，使得有效溝道長(zhǎng)度增加，有效溝道電阻增大，進(jìn)一步使得保持電壓增大，增強(qiáng)了LDMOS ESD的抗靜電能力。
文檔編號(hào)H01L29/08GK102376761SQ20101026157
公開(kāi)日2012年3月14日 申請(qǐng)日期2010年8月24日 優(yōu)先權(quán)日2010年8月24日
發(fā)明者曹國(guó)豪, 鄭大燮, 陳德艷 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司