專利名稱：一種高壓功率半導體器件的邊緣終端結構的制作方法
技術領域：
本發(fā)明涉及半導體器 件技術領域，尤其涉及一種高壓功率半導體器件的邊緣終端 結構。
背景技術：
功率半導體器件，如垂直雙擴散場效應晶體管(VDMOS)、絕緣柵雙極型晶體管 (IGBT)等，為了得到一定的電流能力，往往是由若干元胞并聯(lián)而成。由于元胞與元胞之間相 互之間形成耗盡，因而不容易發(fā)生擊穿。但是邊緣元胞(又稱過渡區(qū)或主結)由于耗盡層 邊緣的曲率半徑小，造成電場線密集，它的電場強度遠高于體內，因而擊穿電壓會遠低于體 內，擊穿首先會發(fā)生在邊緣元胞的表面。因此要采取特殊結構保護邊緣元胞不提前擊穿，以 提高器件擊穿電壓，這些特殊結構就被稱為終端結構。終端結構的作用就是減小邊緣元胞 承受的電場強度，從而提高邊緣元胞的擊穿電壓，即提高了整個器件的擊穿電壓。邊緣終端 結構是功率半導體器件最核心的技術之一，邊緣終端結構的優(yōu)劣直接影響到功率器件的最 高工作電壓、漏電流大小及器件的穩(wěn)定性和可靠性。目前常用的終端結構為場限環(huán)和場板的組合結構，如圖1所示，該結構主要包括 場限環(huán)2和場板4，場限環(huán)2和場板4之間有氧化層3隔離，場限環(huán)2內摻雜與襯底導電類 型不同的離子，與襯底之間形成耗盡層，場限環(huán)2和場板4為環(huán)狀結構，并將器件1包圍。采 用場限環(huán)后，當反向電壓增加到一定值時，邊緣元胞上的耗盡層擴展到達場限環(huán)上，與場限 環(huán)的耗盡層相連，如圖1所示，邊緣元胞與三個場限環(huán)的耗盡層互相穿通，使所加電壓的一 部分由場限環(huán)分擔，減小了邊緣元胞的電場強度，將邊緣元胞的電場的值限制在臨界擊穿 電場以內，并明顯的改善邊緣元胞耗盡區(qū)的曲率，減小了電場線密集程度，從而使擊穿電壓 增大。對于場限環(huán)的設計，主要考慮的是場限環(huán)的個數(shù)、間距等。通常來說，耐壓會隨著 場限環(huán)個數(shù)的增加而上升，但是，場限環(huán)數(shù)目的增多也會增大所占的芯片面積，即會增加芯 片的成本。因此，如何在不增加場限環(huán)個數(shù)，不增加芯片面積的情況下，提高耐壓，即提高芯 片面積的利用效率就成了關注的問題。

發(fā)明內容
本發(fā)明提供了一種高壓功率半導體器件的邊緣終端結構，有效提高邊緣終端結構 的面積效率，節(jié)省芯片面積，縮減芯片成本。一種高壓功率半導體器件的邊緣終端結構，包括若干個將半導體器件環(huán)繞、與襯 底具有相反導電類型的場限環(huán)，在場限環(huán)單側或兩側設有與場限環(huán)導電類型相同，摻雜濃 度小于場限環(huán)的摻雜區(qū)域。場限環(huán)的濃度越低，場限環(huán)處的電場強度就越小，耐壓就越高。但是，場限環(huán)內濃 度的降低也有個極限，當場限環(huán)內濃度降低到使場限環(huán)與襯底之間形成的在場限環(huán)一側的 耗盡層把場限環(huán)完全耗盡，即該耗盡層的厚度等于場限環(huán)的結深，此時若濃度再降低反而會使電場強度增大，耐壓減小。這個使耗盡層的厚度等于場限環(huán)的結深的濃度稱之為場限 環(huán)的極限濃度本發(fā)明在傳統(tǒng)的場限環(huán)結構基礎上增加了濃度更低的摻雜區(qū)域，形成一種新的邊 緣終端結構，由于場限環(huán)的濃度大于極限濃度，場限環(huán)不會完全耗盡，因而可以進一步降低 增加的摻雜區(qū)域的濃度，甚至可以降到極限濃度以下，從而可以使場限環(huán)的電場強度進一 步降低，器件的擊穿電壓得到進一步提高。為了進一步提高邊緣終端結構的性能，所述的場限環(huán)上還可覆有場板，場限環(huán)與 場板之間用二氧化硅層間隔，所述的場板選自金屬、多晶硅、摻氧多晶硅，相鄰的場板之間 用二氧化硅間隔，該二氧化硅厚度大于場限環(huán)與場板之間的二氧化硅層。在場限環(huán)上覆蓋場板后，邊緣元胞處部分徑向分布的電場線會變?yōu)橹赶驁霭宓目v 向分布，從而減小了邊緣元胞電場線的密集程度，降低了邊緣元胞承受的電場強度，使擊穿 電壓得到提高。本發(fā)明的有益效果是在不增加場限環(huán)個數(shù)，不增加芯片面積的情況下，可比現(xiàn)有 技術提高耐壓20%以上，即達到相同的耐壓，可使用更少的場限環(huán)個數(shù)，有效的提高了邊緣 終端結構的面積效率，節(jié)省了芯片面積，減小了芯片成本。


圖1為傳統(tǒng)高壓功率半導體器件的邊緣終端結構剖面圖；圖2為本發(fā)明一個實施例邊緣終端結構的剖面圖；圖3為圖2所示邊緣終端結構的俯視圖；圖4為本發(fā)明另一個實施例邊緣終端結構的剖面圖；圖5為圖1所示傳統(tǒng)邊緣終端結構與圖2所示本發(fā)明邊緣終端結構的擊穿曲線；圖6為圖4所示實施例與圖1所示的傳統(tǒng)場限環(huán)的電場分布對比圖。
具體實施例方式實施例1圖2給出了本發(fā)明的一種實施例，如圖所示，在砷離子(As)濃度為5*1022cm_3的 N型硅襯底1(厚度20 μ m)上外延與之相同導電類型的外延層2，外延層2的電阻率為 5Q*cm，厚度為17 μ m。在外延層2的上表面設有高壓功率器件12，該器件可以是VDMOS、 LDM0S、BJT等，器件由若干個元胞并聯(lián)而成，圖中只畫出了邊緣元胞的邊緣區(qū)域作為其示意 圖。器件12上設有電極10和場板8，它們是實現(xiàn)芯片核心功能的有源區(qū)11。另外在襯底 1底部同樣設有電極9，作為測試芯片的外接電極。在器件12相對于有源區(qū)11的外側設有P型摻雜區(qū)域5a，在該P型摻雜區(qū)域5a的 兩側設有濃度更小的P-型摻雜區(qū)域6a，兩個導電類型相同但濃度不同的摻雜區(qū)域形成場限 環(huán)7a，場限環(huán)7a為一環(huán)形結構，將有源區(qū)11包圍，如圖3所示，圖中有源區(qū)11內的矩陣型 方框表示元胞。這兩個摻雜區(qū)域可采用二次離子注入工藝制作，首先在外延層2的相應區(qū) 域進行硼離子注入，形成濃度為5*1016cm_3，結深為3 3. 5 μ m的摻雜區(qū)域5a，由于進入硅 外延層的硼離子會發(fā)生橫向擴散，摻雜區(qū)域5a呈現(xiàn)弧形邊緣。然后通過掩模板對摻雜區(qū)域 5a兩側再次進行硼離子注入，此次注入的離子劑量比形成摻雜區(qū)域5a的注入劑量較小，形成摻雜區(qū)域5a兩側的濃度較低的摻雜區(qū)域6a，其濃度為5*1014cm_3，結深1 1. 5 μ m。在本實施例在場限環(huán)7a的外圍還設置了兩個場限環(huán)7b和7c，其結構與參數(shù)與場限環(huán)7a相同，均是由濃度較大的P型摻雜區(qū)域5b、5c和其兩側的濃度較低的P—型摻雜區(qū)域 6b,6c組成，兩場限環(huán)之間間距為8 10 μ m，場限環(huán)7a與有源區(qū)內器件之間的間距為7 8μπι。在場限環(huán)7a之上設有相應的氧化層3a，厚度0.6 μ m。氧化層3a之上覆有用金屬鋁 制作的場板8a，厚度為2. 6 μ m。由于氧化層3a和場板8a將環(huán)形的場限環(huán)7a覆蓋，則它們 也為如圖3所示的環(huán)形結構，但在圖3中，為了圖形的直觀，沒有將氧化層3a和場板8a畫 出。場限環(huán)7b、7c之上同樣覆蓋有結構相同的氧化層3b、3c和場板8b、8c，它們的結構和參 數(shù)相同。兩場限環(huán)的場板之間用分別用氧化層4a、4b、4c隔開，其厚度比覆蓋在場限環(huán)與場 板之間的氧化層的厚度大，為1. 2 μ m。三個將有源區(qū)11包圍的場限環(huán)及其之上的氧化層和 場板組成了本實施例的邊緣終端結構。當然。場限環(huán)的數(shù)目可由實際需要做適當增減。本實施例提供了在N型硅襯底上制作邊緣終端結構的例子，本領域的技術人員可 以很容易的推知，該結構同樣可以在P型硅襯底上實施，只需變換本實施例中相應的導電 類型即可。將圖1所示的傳統(tǒng)邊緣終端結構與圖2所示的本發(fā)明邊緣終端結構分別作耐壓測 試，測試結果如圖4所示。其中曲線1表示傳統(tǒng)邊緣終端結構的測試曲線，曲線2表示本發(fā) 明邊緣終端結構的測試曲線。由圖觀之，發(fā)明邊緣終端結構具有更好的擊穿特性，能夠承受 更高的電壓沖擊，因而能夠對芯片有源區(qū)內的功率器件提供更為安全的保護。實施例2如圖4所示，本實施例的結構與實施例1類似，在傳統(tǒng)場限環(huán)的雙側分別增加摻雜 區(qū)域改為只在場限環(huán)相對于有源區(qū)11的外側增加一個濃度較低的摻雜區(qū)域，該摻雜區(qū)域 的結深為ι 1. 5 μ m，場限環(huán)7a距離有源區(qū)6 μ m。只在場限環(huán)的一側增加額外的摻雜區(qū) 域，可縮短場限環(huán)之間的間距，由實施例1的8 10 μ m減小到6. 5 7微米，縮小了芯片 面積，可降低成本，同時相比于實施例1，該實施例對提高邊緣元胞擊穿電壓的效果并不受 影響。圖6給出了該實施例與圖1所示的傳統(tǒng)場限環(huán)的電場分布對比圖，其中，左圖為圖1 所示的傳統(tǒng)場限環(huán)的電場分布，右圖為該實施例中場限環(huán)的電場分布，由圖觀之，相對于圖 1所示的傳統(tǒng)場限環(huán)，該實施例有效降低了場限環(huán)處的電場強度，從而能夠有效提高整個芯 片的擊穿電壓。
權利要求
一種高壓功率半導體器件的邊緣終端結構，包括若干個將功率半導體器件環(huán)繞、與襯底具有相反導電類型的場限環(huán)，其特征在于，在場限環(huán)單側或兩側設有與場限環(huán)導電類型相同，摻雜濃度小于場限環(huán)的摻雜區(qū)域。
2.根據(jù)權利要求1所述的高壓功率半導體器件的邊緣終端結構，其特征在于，所述的 場限環(huán)上覆有場板，場限環(huán)與場板之間用二氧化硅層間隔。
3.根據(jù)權利要求2所述的高壓功率半導體器件的邊緣終端結構，其特征在于，所述的 場板的材料選自銅、鋁、多晶硅、摻氧多晶硅。
4.根據(jù)權利要求3所述的高壓功率半導體器件的邊緣終端結構，其特征在于，相鄰的 場板之間用二氧化硅間隔，該二氧化硅厚度大于場限環(huán)與場板之間的二氧化硅層。
全文摘要
本發(fā)明公開了一種高壓功率半導體器件的邊緣終端結構，包括若干個將功率半導體器件環(huán)繞、與襯底具有相反導電類型的場限環(huán)，在每個場限環(huán)單側或兩側設有與場限環(huán)導電類型相同，摻雜濃度小于場限環(huán)的摻雜區(qū)域，場限環(huán)上覆有場板，場限環(huán)與場板之間用二氧化硅層間隔。場板的材料可選自銅、鋁、多晶硅或摻氧多晶硅等。由于在傳統(tǒng)場限環(huán)的周圍增加了濃度更低的摻雜區(qū)域可有效減小了邊緣元胞電場線的密集程度，降低了邊緣元胞承受的電場強度，使擊穿電壓得到提高，有效提高邊緣終端結構的面積效率，節(jié)省了芯片面積，縮減了芯片成本。
文檔編號H01L27/02GK101969068SQ201010246809
公開日2011年2月9日 申請日期2010年8月6日 優(yōu)先權日2010年8月6日
發(fā)明者張世峰, 張斌, 胡佳賢, 韓雁 申請人:浙江大學