專利名稱：封裝結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及一種半導(dǎo)體結(jié)構(gòu)及其制作方法，且特別是涉及一種封裝結(jié)構(gòu)及其制 作方法。
背景技術(shù)：
芯片封裝的目的在于保護(hù)裸露的芯片、降低芯片接點(diǎn)的密度及提供芯片良好的 散熱。常見的封裝方法是芯片通過(guò)引線接合(wire bonding)或倒裝接合(flip chip bonding)的方式而安裝至封裝載板，以使芯片上的接點(diǎn)可電性連接至封裝載板。因此，芯片 的接點(diǎn)分布可通過(guò)封裝載板重新配置，以符合下一層級(jí)的外部元件的接點(diǎn)分布。

發(fā)明內(nèi)容
本發(fā)明提供一種封裝結(jié)構(gòu)，用以封裝芯片。本發(fā)明提供一種封裝結(jié)構(gòu)的制作方法，用以制作上述的封裝結(jié)構(gòu)。本發(fā)明提出一種封裝結(jié)構(gòu)，其包括基板、芯片、第一金屬層、第二金屬層、第三金屬 層及防焊層?；寰哂斜舜讼鄬?duì)的第一表面與第二表面及至少一連接第一表面與第二表面 的貫孔。芯片配置于基板上且位于第一表面上。第一金屬層配置于基板的第一表面上且暴 露出部分第一表面，其中第一金屬層延伸至芯片上。第二金屬層配置于基板的第二表面上 且暴露出部分第二表面。第三金屬層覆蓋貫孔的內(nèi)壁且連接第一金屬層與第二金屬層。芯 片通過(guò)第一金屬層與第三金屬層及第二金屬層電性連接。防焊層填充貫孔且包覆芯片、至 少部分第一金屬層、至少部分第二金屬層及第三金屬層。本發(fā)明提出一種封裝結(jié)構(gòu)的制作方法，其包括下述步驟。提供基板?；寰哂斜?此相對(duì)的第一表面與第二表面及至少一連接第一表面與第二表面的貫孔。基板上已形成有 位于第一表面上且暴露出部分第一表面的第一導(dǎo)電層及位于第二表面上的第二導(dǎo)電層。配 置芯片于第一導(dǎo)電層所暴露出的部分第一表面上。形成圖案化電鍍掩模于部分第一導(dǎo)電層 上、部分第二導(dǎo)電層上及部分芯片上。形成金屬層于未配置圖案化電鍍掩模的第一導(dǎo)電層 與第二導(dǎo)電層上。金屬層覆蓋貫孔的內(nèi)壁及第一導(dǎo)電層所暴露出的部分第一表面上。金屬 層延伸至于芯片上，且芯片通過(guò)金屬層與第一導(dǎo)電層及第二導(dǎo)電層電性連接。移除圖案化 電鍍掩模及其下方的第二導(dǎo)電層，以暴露出部分第一表面、部分第二表面及部分芯片。形成 防焊層以填充貫孔且包覆芯片及部分金屬層?；谏鲜?，由于本發(fā)明是在進(jìn)行基板工藝時(shí)，同時(shí)進(jìn)行芯片封裝工藝，如此一來(lái)， 可以減少工藝步驟。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳 細(xì)說(shuō)明如下。


圖1是本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)的剖面示意圖。
4
圖2A至圖21為本發(fā)明的另一實(shí)施例的一種封裝結(jié)構(gòu)的制作方法的剖面示意圖。附圖標(biāo)記說(shuō)明100、100a 封裝結(jié)構(gòu)110:基板112:第一表面114:第二表面116:貫孔120:第一導(dǎo)電層130:第二導(dǎo)電層140:芯片142 主動(dòng)面144:接點(diǎn)152 第一金屬層154 第二金屬層156 第三金屬層160:防焊層172 第一接墊174 第二接墊180 電鍍種子層190 電鍍掩模192:圖案化電鍍掩模
具體實(shí)施例方式圖1是本發(fā)明的實(shí)施例的一種封裝結(jié)構(gòu)的剖面示意圖。請(qǐng)參考圖1，在本實(shí)施例 中，封裝結(jié)構(gòu)100包括基板110、芯片140、第一金屬層152、第二金屬層154、第三金屬層156 及防焊層160。詳細(xì)來(lái)說(shuō)，基板110具有彼此相對(duì)的第一表面112與第二表面114及至少一連接 第一表面112與第二表面114的貫孔116(圖1中僅示意地繪示一個(gè)貫孔116)。在本實(shí)施 例中，基板110為介電核心(dielectric core)。芯片140配置于基板110上且位于第一表面112上，其中芯片140具有主動(dòng)面142 與多個(gè)位于主動(dòng)面142上的接點(diǎn)144。第一金屬層152配置于基板110的第一表面112上且暴露出部分第一表面112，其 中第一金屬層152從第一表面112經(jīng)由芯片140的一側(cè)延伸至芯片140的主動(dòng)面142上的 這些接點(diǎn)144。第二金屬層154配置于基板110的第二表面114上且暴露出部分第二表面 114。第一金屬層152及第二金屬層154為兩層水平導(dǎo)電圖案，而第三金屬層156則為兩層 線路圖案之間的垂直導(dǎo)電通道。第三金屬層156覆蓋貫孔116的內(nèi)壁且連接第一金屬層152與第二金屬層154。 特別是，在本實(shí)施例中，由于第一金屬層152延伸至芯片140的這些接點(diǎn)144上，因此芯片 140上的這些接點(diǎn)144可通過(guò)第一金屬層152與第三金屬層156及第二金屬層154電性連
5接。防焊層160填充貫孔116且包覆芯片140、至少部分第一金屬層152、至少部分第二金 屬層154及第三金屬層156。值得一提的是，在本實(shí)施例中，一部分未被防焊層160所包覆的部分第一金屬層 152可構(gòu)成多個(gè)第一接墊172，而一部分未被防焊層160所包覆的部分第二金屬層154可構(gòu) 成多個(gè)第二接墊174。這些第一接墊172及這些第二接墊174適于與外部電路(例如電路 板或另一芯片)電性連接。因此，可增加本實(shí)施例的封裝結(jié)構(gòu)100的應(yīng)用性。以下將以另一實(shí)施例配合圖2A至圖21來(lái)詳細(xì)說(shuō)明上述實(shí)施例的封裝結(jié)構(gòu)的制作 方法。圖2A至圖21為本發(fā)明的另一實(shí)施例的一種封裝結(jié)構(gòu)的制作方法的剖面示意圖。 請(qǐng)先參考圖2A，依照本實(shí)施例的封裝結(jié)構(gòu)的制作方法，首先，提供基板110，其中基板110具 有彼此相對(duì)的第一表面112與第二表面114，且此基板110上已形成有位于第一表面112上 且暴露出部分第一表面112的第一導(dǎo)電層120及位于第二表面114上的第二導(dǎo)電層130。接著，請(qǐng)參考圖2B，形成至少一連接基板110的第一表面112與第二表面114的貫 孔116。在本實(shí)施例中，形成貫孔116的方法例如是機(jī)械式鉆孔法，但在此并不以此為限。接著，請(qǐng)參考圖2C，配置芯片140于第一導(dǎo)電層120所暴露出的基板110的部分第 一表面112上。在本實(shí)施例中，芯片140具有主動(dòng)面142與多個(gè)位于主動(dòng)面142上的接點(diǎn) 144。接著，請(qǐng)參考圖2D，形成電鍍種子層180于第一導(dǎo)電層120、第一導(dǎo)電層130所暴 露出的第一表面112、第二導(dǎo)電層130、貫孔116內(nèi)壁及芯片140上。接著，請(qǐng)參考圖2E，形成電鍍掩模190于電鍍種子層180上，其中電鍍掩模190并 未覆蓋位于貫孔116內(nèi)壁上的電鍍種子層180。接著，請(qǐng)參考圖2F，圖案化電鍍掩模190，以形成圖案化電鍍掩模192，其中圖案化 電鍍掩模192位于部分第一導(dǎo)電層120上方的電鍍種子層180上、部分第二導(dǎo)電層130上 方的電鍍種子層180上及芯片140的部分主動(dòng)面142上方的電鍍種子層180上。在本實(shí)施 例中，圖案化電鍍掩模192可通過(guò)形成光致抗蝕劑層并對(duì)光致抗蝕劑層曝光及顯影來(lái)加以 制作。接著，請(qǐng)參考圖2G，以圖案化電鍍掩模190為掩模來(lái)進(jìn)行電鍍工藝，以于未配置圖 案化電鍍掩模192且對(duì)應(yīng)第一導(dǎo)電層120與第二導(dǎo)電層130的電鍍種子層180上形成金屬層。在本實(shí)施例之中，金屬層包括第一金屬層152、第二金屬層154及第三金屬層156。 詳細(xì)來(lái)說(shuō)，第一金屬層152配置于基板110的第一表面112上方的電鍍種子層180上，第二 金屬層154配置于基板110的第二表面114上方的電鍍種子層180上，而第三金屬層156覆 蓋貫孔116內(nèi)壁上的電鍍種子層180，且連接第一金屬層152與第二金屬層154。特別是， 在本實(shí)施例中，第一金屬層152從第一表面112經(jīng)由芯片140的一側(cè)延伸至于芯片140的 主動(dòng)面142的這些接墊144上方的電鍍種子層180，且芯片140上的這些接墊144可通過(guò)第 一金屬層152與第三金屬層156及第二金屬層154電性連接。然后，請(qǐng)參考圖2H，移除圖案化電鍍掩模192及其下方的部分電鍍種子層180， 以暴露出部分第一表面112及芯片140的部分主動(dòng)面142。再次必須說(shuō)明的是，移除圖 案化電鍍掩模192及其下方的第一導(dǎo)電層120與第二導(dǎo)電層130的方法例如是剝離法
6(stripping)，而移除電鍍種子層180的方法例如是快速蝕刻法(flash etching)。接著，請(qǐng)同樣參考圖2H，當(dāng)最初即采用第一導(dǎo)電層120及第二導(dǎo)電層130時(shí)，在移 除圖案化電鍍掩模192及其下方的部分電鍍種子層180以后，再圖案化第一導(dǎo)電層120及 第二導(dǎo)電層130，以暴露出部分第一表面112及部分第二表面114。圖案化第一導(dǎo)電層120 及第二導(dǎo)電層130的方法可通過(guò)蝕刻掩模配合蝕刻來(lái)達(dá)成，其中蝕刻掩模例如是圖案化光 致抗蝕劑。最后，請(qǐng)參考圖21，形成防焊層160以填充貫孔116且包覆芯片140、至少部分第 一金屬層152、至少部分第二金屬層154及第三金屬層156。至此，已大致完成封裝結(jié)構(gòu)IOOa 的制作。值得一提的是，在本實(shí)施例中，一部分未被防焊層160所包覆的第一金屬層152及 其下方的部分第一導(dǎo)電層120可構(gòu)成多個(gè)第一接墊172，而一部分未被防焊層160所包覆 的第二金屬層154及其下方的部分第二導(dǎo)電層130可構(gòu)成多個(gè)第二接墊174。這些第一接 墊172與這些第二接墊174可與外部電路(例如電路板、另一芯片或另一封裝結(jié)構(gòu))電性 連接。綜上所述，由于本實(shí)施例是在基板110上進(jìn)行線路(例如是第一金屬層152、第二 金屬層154、第三金屬層156)制作時(shí)，同時(shí)進(jìn)行芯片140的封裝工藝。如此一來(lái)，可以減少 封裝結(jié)構(gòu)100的工藝步驟。此外，由于這些第一接墊172及這些第二接墊174可與外部電路 (例如電路板、另一芯片或另一封裝結(jié)構(gòu))電性連接，因此可增加本實(shí)施例的封裝結(jié)構(gòu)IOOa 的應(yīng)用性。雖然本發(fā)明已以實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的 保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
一種封裝結(jié)構(gòu)，包括基板，具有彼此相對(duì)的第一表面與第二表面及至少一連接該第一表面與該第二表面的貫孔；芯片，配置于該基板上且位于該第一表面上；第一金屬層，配置于該基板的該第一表面上且暴露出部分該第一表面，其中該第一金屬層延伸至該芯片上；第二金屬層，配置于該基板的該第二表面上且暴露出部分該第二表面；第三金屬層，覆蓋該貫孔的內(nèi)壁且連接該第一金屬層與該第二金屬層，其中該芯片通過(guò)該第一金屬層與該第三金屬層及該第二金屬層電性連接；以及防焊層，填充該貫孔且包覆該芯片、至少部分該第一金屬層、至少部分該第二金屬層及該第三金屬層。
2.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其中該芯片具有主動(dòng)面與多個(gè)位于該主動(dòng)面上的接 點(diǎn)，該第一金屬層延伸至該多個(gè)接點(diǎn)上，且該多個(gè)接點(diǎn)通過(guò)該第一金屬層與該第三金屬層 與該第二金屬層電性連接。
3.如權(quán)利要求2所述的封裝結(jié)構(gòu)，其中該第一金屬層從該第一表面經(jīng)由該芯片的側(cè)延 伸至該主動(dòng)面。
4.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其中部分未被該防焊層所包覆的該第一金屬層構(gòu)成至少一第一接墊。
5.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其中部分未被該防焊層所包覆的該第二金屬層構(gòu)成 至少一第二接墊。
6.一種封裝結(jié)構(gòu)的制作方法，包括提供基板，該基板具有彼此相對(duì)的第一表面與第二表面及至少一連接該第一表面與該 第二表面的貫孔，其中該基板上已形成有位于該第一表面上且暴露出部分該第一表面的第 一導(dǎo)電層及位于該第二表面上的第二導(dǎo)電層；配置芯片于該第一導(dǎo)電層所暴露出的部分該第一表面上；形成圖案化電鍍掩模于部分該第一導(dǎo)電層上、部分該第二導(dǎo)電層上及部分該芯片上； 形成金屬層于未配置該圖案化電鍍掩模的該第一導(dǎo)電層與該第二導(dǎo)電層上，其中該金 屬層覆蓋該貫孔的內(nèi)壁及該第一導(dǎo)電層所暴露出的部分該第一表面上，該金屬層延伸至于 該芯片上，且該芯片通過(guò)該金屬層與該第一導(dǎo)電層及該第二導(dǎo)電層電性連接；移除該圖案化電鍍掩模及其下方的該第二導(dǎo)電層，以暴露出部分該第一表面、部分該 第二表面及部分該芯片；以及形成防焊層，以填充該貫孔且包覆該芯片及至少部分該金屬層。
7.如權(quán)利要求6所述的封裝結(jié)構(gòu)的制作方法，還包括在配置該芯片于該第一導(dǎo)電層所暴露出的部分該第一表面上之后，形成電鍍種子層于 該第一導(dǎo)電層、該第一導(dǎo)電層所暴露出的該第一表面、該第二導(dǎo)電層、該貫孔內(nèi)壁及該芯片 上。
8.如權(quán)利要求6所述的封裝結(jié)構(gòu)的制作方法，還包括在移除該圖案化電鍍掩模及其下方的該第二導(dǎo)電層之后，進(jìn)行蝕刻工藝，以移除位于 該圖案化電鍍掩模下方的該電鍍種子層。
9.如權(quán)利要求6所述的封裝結(jié)構(gòu)的制作方法，其中形成該圖案化電鍍掩模的步驟，包括形成電鍍掩模于該第一導(dǎo)電層、該第一導(dǎo)電層所暴露出的該第一表面、該第二導(dǎo)電層 及該芯片上；以及圖案化該電鍍掩模以形成該圖案化電鍍掩模。
10.如權(quán)利要求6所述的封裝結(jié)構(gòu)的制作方法，其中該芯片具有主動(dòng)面與多個(gè)位于該 主動(dòng)面上的接點(diǎn)，該金屬層延伸至該多個(gè)接點(diǎn)上，且該多個(gè)接點(diǎn)通過(guò)該金屬層與該第一導(dǎo) 電層與該第二導(dǎo)電層電性連接。
11.如權(quán)利要求10所述的封裝結(jié)構(gòu)，其中該金屬層從該第一表面經(jīng)由該芯片的一側(cè)延 伸至該主動(dòng)面。
12.如權(quán)利要求6所述的封裝結(jié)構(gòu)的制作方法，其中部分未被該防焊層所包覆的該金 屬層及其下方的部分該第一導(dǎo)電層構(gòu)成至少一第一接墊。
13.如權(quán)利要求6所述的封裝結(jié)構(gòu)的制作方法，其中部分未被該防焊層所包覆的該金 屬層及其下方的部分該第二導(dǎo)電層構(gòu)成至少一第二接墊。
全文摘要
本發(fā)明公開了一種封裝結(jié)構(gòu)及其制作方法。該封裝結(jié)構(gòu)包括基板、芯片、第一金屬層、第二金屬層、第三金屬層及防焊層?；寰哂械谝槐砻妗⒌诙砻婕爸辽僖回灴?。芯片配置于基板上且位于第一表面上。第一金屬層配置于第一表面上且延伸至芯片上。第二金屬層配置于第二表面上。第三金屬層覆蓋貫孔的內(nèi)壁且連接第一金屬層與第二金屬層。芯片通過(guò)第一金屬層與第三金屬層及第二金屬層電性連接。防焊層填充貫孔且包覆芯片、至少部分第一金屬層、至少部分第二金屬層及第三金屬層。
文檔編號(hào)H01L23/498GK101916751SQ201010243789
公開日2010年12月15日 申請(qǐng)日期2010年7月30日 優(yōu)先權(quán)日2010年7月30日
發(fā)明者丁一權(quán), 陳家慶 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司