專利名稱：集成電路三維存儲(chǔ)器陣列及制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種高密度存儲(chǔ)器元件，且特別是有關(guān)于一種存儲(chǔ)器元件，其中排列存儲(chǔ)單元的多個(gè)平面以提供三維3D陣列。
背景技術(shù)：
隨著集成電路中元件的關(guān)鍵尺寸縮小至一般存儲(chǔ)單元技術(shù)的極限，設(shè)計(jì)者已留意用于疊層存儲(chǔ)單元的多個(gè)平面的技術(shù)，以達(dá)到較大的儲(chǔ)存容量及達(dá)到每位較低的成本。舉例來(lái)說(shuō)，Johnson等人在2003年11月的IEEE固態(tài)電路期刊第38卷第11期的“512-Mb PROM With a Three-DimensionalArray of Diode/Anti-fuse Memory Cells", B^JIfflT 反熔絲存儲(chǔ)器的交點(diǎn)(cross-point)陣列技術(shù)。在Johnson等人描述的設(shè)計(jì)中，提供多層的字線及位線，及位于交點(diǎn)的存儲(chǔ)器構(gòu)件。存儲(chǔ)器構(gòu)件包括連接至字線的P+多晶硅陽(yáng)極， 及連接至位線的η-多晶硅陰極，陽(yáng)極及陰極通過(guò)反熔絲材料分開(kāi)。在Johnson等人描述的工藝中，每一存儲(chǔ)層存在多個(gè)關(guān)鍵光刻步驟。因此，需要制造元件的關(guān)鍵光刻步驟的數(shù)目隨著實(shí)行的層的數(shù)目而倍增。關(guān)鍵光刻步驟是昂貴的，因此希望在制造集成電路中最小化關(guān)鍵光刻步驟。因而，雖然使用3D陣列達(dá)到較高密度的優(yōu)勢(shì)，較高的制造成本限制此技術(shù)的使用。用于3D反熔絲存儲(chǔ)器的技術(shù)在一起申請(qǐng)中的名稱為“INTEGRATEDCIRCUIT 3D MEMORY CELL AND MANUFACTURING METHOD”的美國(guó)專利申請(qǐng)案中描述，申請(qǐng)案第12/430，290 號(hào)于2009年4月27日申請(qǐng)，其揭露內(nèi)容在此并入本文參考。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的是希望提供具有高密度及低制造成本的包括可靠的、非常小的存儲(chǔ)器構(gòu)件的三維集成電路存儲(chǔ)器的結(jié)構(gòu)。描述的集成電路上的存儲(chǔ)器元件包括雙存儲(chǔ)單元單元結(jié)構(gòu)的3D存儲(chǔ)器陣列，雙存儲(chǔ)單元單元結(jié)構(gòu)包括可編程電阻構(gòu)件，例如反熔絲。3D陣列包括通過(guò)絕緣層互相分開(kāi)的多個(gè)圖案化導(dǎo)體層。集成電路上包括存取元件陣列，存取元件陣列經(jīng)排列以提供延伸至3D 陣列中的個(gè)別導(dǎo)體柱的存取。圖案化導(dǎo)體層包括鄰接導(dǎo)體柱的左側(cè)及右側(cè)導(dǎo)體。此定義導(dǎo)體柱與鄰接左側(cè)及右側(cè)導(dǎo)體之間的左側(cè)及右側(cè)界面區(qū)。在左側(cè)及右側(cè)界面區(qū)中提供存儲(chǔ)器構(gòu)件，每一存儲(chǔ)器構(gòu)件包括可編程構(gòu)件及整流器。此處描述的元件包括耦合至存取元件陣列的列譯碼器電路及行譯碼器電路，列譯碼電路及行譯碼電路經(jīng)排列以選擇導(dǎo)體柱陣列中的個(gè)別導(dǎo)體柱。此外，左及右平面譯碼電路耦合至多個(gè)圖案化導(dǎo)體層中的左側(cè)及右側(cè)導(dǎo)體。譯碼電路經(jīng)排列以正向偏壓選擇圖案化導(dǎo)體層中左側(cè)及右側(cè)界面區(qū)中選擇(selected)存儲(chǔ)單元中的整流器，而反向偏壓非選擇存儲(chǔ)單元中的整流器。在此處描述的結(jié)構(gòu)中，陣列中的導(dǎo)體柱包括具有第一導(dǎo)電型的半導(dǎo)體材料且與對(duì)應(yīng)的存取元件電性交流。此外，左側(cè)及右側(cè)導(dǎo)體包括具有第二導(dǎo)電型的半導(dǎo)體材料，使得每一存儲(chǔ)器構(gòu)件中的整流器包括p-n結(jié)。在每一層中的左側(cè)及右側(cè)導(dǎo)體具有著陸區(qū)，著路區(qū)不會(huì)被上覆的圖案化導(dǎo)體層中任何左側(cè)及右側(cè)導(dǎo)體所覆蓋。導(dǎo)體線(例如，金屬插塞)經(jīng)通孔延伸至多個(gè)圖案化導(dǎo)體層及接觸著路區(qū)。左側(cè)及右側(cè)連接器例如在圖案化金屬化層中，在多個(gè)圖案化導(dǎo)體層上方且接觸通孔中的導(dǎo)體線，并提供至譯碼電路的連接。亦描述一種存儲(chǔ)器元件的制造方法。首先，通過(guò)形成多個(gè)導(dǎo)體材料的毯覆層及多個(gè)導(dǎo)體材料的毯覆層之間的絕緣材料的毯覆層以形成疊層，來(lái)形成多個(gè)圖案化導(dǎo)體層。然后，刻蝕疊層(例如，通過(guò)在疊層中形成溝道)以定義左側(cè)及右側(cè)導(dǎo)體。在溝道的側(cè)壁上沉積存儲(chǔ)器材料的層，接著，以導(dǎo)體材料(例如，摻雜半導(dǎo)體)填入溝道。之后，將溝道內(nèi)的導(dǎo)體材料圖案化，以形成導(dǎo)體柱。繼之，在柱之間填入絕緣材料。通過(guò)在導(dǎo)體柱與所要平面中選擇左側(cè)或右側(cè)導(dǎo)體線之間施加電壓偏壓以崩潰 (breaks down)反熔絲材料來(lái)編程存儲(chǔ)單元，或用其它方式來(lái)編程界面區(qū)中的可編程電阻存儲(chǔ)器構(gòu)件。整流器(通過(guò)在界面區(qū)中的P-n結(jié)建立或用其它方式建立)提供柱內(nèi)不同層上存儲(chǔ)單元之間的隔離?？梢詸z閱附圖以理解本發(fā)明的其它方面及優(yōu)點(diǎn)，以下為詳細(xì)的描述及權(quán)利要求范圍。


圖1繪示3D反熔絲存儲(chǔ)器結(jié)構(gòu)的X-Z切片的示意圖，如此處所描述。圖2繪示3D反熔絲存儲(chǔ)器結(jié)構(gòu)的X-Y水平面的示意圖，如此處所描述。圖3顯示圖1及圖2的3D反熔絲存儲(chǔ)器結(jié)構(gòu)中使用的單元存儲(chǔ)單元的雙存儲(chǔ)單元單元結(jié)構(gòu)及符號(hào)。圖4為此處描述的部分3D反熔絲存儲(chǔ)器結(jié)構(gòu)的透視圖。圖5至11顯示用于制造此處描述的3D反熔絲存儲(chǔ)器結(jié)構(gòu)的一系列的階段。圖12為此處描述的3D反熔絲存儲(chǔ)器結(jié)構(gòu)的一水平面的X-Y平面的布局圖。圖13及圖14A至14C繪示用于耦合字線水平面至譯碼電路的3D內(nèi)連結(jié)構(gòu)。圖15繪示襯底中代表性柱存取元件陣列的實(shí)行。圖16為包括反熔絲、雙存儲(chǔ)單元單元結(jié)構(gòu)存儲(chǔ)器陣列的集成電路的簡(jiǎn)化方塊圖。主要元件符號(hào)說(shuō)明10 12 切片20 左平面譯碼器21 右平面譯碼器24 柱存取元件陣列31 32:介電絕緣體34 36 半導(dǎo)體柱40 48、70 75 雙存儲(chǔ)單元單元結(jié)構(gòu)、單元結(jié)構(gòu)、結(jié)構(gòu)50 符號(hào)63 65 右側(cè)字線導(dǎo)體、導(dǎo)體60 62 左側(cè)字線導(dǎo)體、導(dǎo)體
60-L 叉狀字線構(gòu)件、左側(cè)導(dǎo)體、導(dǎo)體線63-R 叉狀字線構(gòu)件、右側(cè)導(dǎo)體、導(dǎo)體線66 68 水平面76 77 界面區(qū)78 79 可編程材料的層、反熔絲材料的層81 84、93、95、97、99 柱、半導(dǎo)體柱92、94、96、98、100 絕緣柱110、112 圖案化導(dǎo)體、左側(cè)導(dǎo)體、111、155:右側(cè)導(dǎo)體150、151:延伸部分113 121 圖案化導(dǎo)體125 136 可編程構(gòu)件152、153:著陸區(qū)200 表面201 204 接點(diǎn)210 絕緣體220 襯底221、223、225、227 絕緣材料之間隔層222、224、226、228 導(dǎo)體材料的層229 硬掩模材料的層、層230 233 側(cè)壁240 243 反熔絲材料的層245 248 溝道250 253 填滿的溝道250-a、250-b、250-c、25ha、25hb、251-c、252-a、252-b、252-c、253-a、253-b’ 253-c導(dǎo)體柱254 258 圖案化導(dǎo)體660-1、660-2、660-3、862-1、862-2、862-3 右側(cè)導(dǎo)體、導(dǎo)體線、導(dǎo)體661-l、661-la、661-lb、661-2、661-2a、661-2b、661-3、661-3a、661-3b 著陸區(qū)665 667 右側(cè)連接器668 670 左側(cè)連接器680-1、680-2、680_3 導(dǎo)體685:線、內(nèi)聯(lián)機(jī)700、702、714、716 寬度701、703、715、717、752、757 長(zhǎng)度750、755、760、765 開(kāi)口751a、756a、761a、766a 遠(yuǎn)離長(zhǎng)度側(cè)壁、外側(cè)長(zhǎng)度側(cè)壁751b、756b、761b、766b 鄰近長(zhǎng)度側(cè)壁、內(nèi)側(cè)長(zhǎng)度側(cè)壁804 存取層
808 漏極接點(diǎn)810 絕緣材料8I2 接點(diǎn)834:多晶硅字線、字線836 漏極區(qū)838 襯底840 源極接點(diǎn)842 源極區(qū)844 硅化物頂蓋、頂蓋846:隔離溝道848:雙晶體管結(jié)構(gòu)861-1、861-2、861-3、863-1、863-2、863-3 左側(cè)導(dǎo)體958 左/右平面譯碼器960 自對(duì)準(zhǔn)3D、雙存儲(chǔ)單元單元結(jié)構(gòu)、反熔絲存儲(chǔ)器陣列961 列譯碼器963 行譯碼器965 總線966、968 方塊967 數(shù)據(jù)總線969 偏壓排列狀態(tài)機(jī)臺(tái)971 數(shù)據(jù)輸入線972 數(shù)據(jù)輸出線974:其它電路975 集成電路線、集成電路
具體實(shí)施例方式參照?qǐng)D1至16，提供本發(fā)明的實(shí)施例的詳細(xì)描述。圖1為3D存儲(chǔ)器元件的示意圖，顯示置于3D結(jié)構(gòu)的X-Z平面中的“切片 (slices) ”10、11、12。在繪示的示意圖中，存在9個(gè)雙存儲(chǔ)單元(two-cell)單元結(jié)構(gòu)40 至48，每一單元結(jié)構(gòu)具有兩個(gè)存儲(chǔ)單元，兩個(gè)存儲(chǔ)單元具有分開(kāi)的可編程構(gòu)件及左、右柵極。3D存儲(chǔ)器元件的實(shí)施例的每一切片可包括許多雙存儲(chǔ)單元單元結(jié)構(gòu)。元件包括存儲(chǔ)單元陣列，排列存儲(chǔ)單元陣列以使用左平面譯碼器20、右平面譯碼器21及柱存取(pillar access)元件陣列24來(lái)用于左、右譯碼。雙存儲(chǔ)單元單元結(jié)構(gòu)的半導(dǎo)體柱在Z-方向欄(例如40、43、46)經(jīng)由半導(dǎo)體柱(例如34)耦合至柱存取元件陣列24中的存取元件，例如在結(jié)構(gòu)下方的集成電路襯底中實(shí)行。同樣地，用于雙存儲(chǔ)單元單元結(jié)構(gòu)41、44、47的柱經(jīng)由半導(dǎo)體柱35耦合至柱存取元件陣列24中對(duì)應(yīng)的存取元件。用于雙存儲(chǔ)單元單元結(jié)構(gòu)42、45、48 的柱經(jīng)半導(dǎo)體柱36耦合至柱存取元件陣列24。在所有切片10、11、12的特定水平面(level)(例如，結(jié)構(gòu)40、41、42)中的雙存儲(chǔ)單元單元結(jié)構(gòu)上的左側(cè)字線導(dǎo)體(例如60)耦合至通過(guò)左平面譯碼器20選擇的驅(qū)動(dòng)器。同樣地，在所有切片10、11、12的特定水平面(例如，結(jié)構(gòu)40、41、42)中的雙存儲(chǔ)單元單元結(jié)構(gòu)上的右側(cè)字線導(dǎo)體(例如63)耦合至通過(guò)右平面譯碼器21選擇的驅(qū)動(dòng)器。包括單元結(jié)構(gòu)43、44、45的水平面上的左側(cè)字線導(dǎo)體61及右側(cè)字線導(dǎo)體64分別耦合至左平面譯碼器 20及右平面譯碼器21。包括單元結(jié)構(gòu)46、47、48的水平面上的左側(cè)字線導(dǎo)體62及右側(cè)字線導(dǎo)體65分別耦合至左平面譯碼器20及右平面譯碼器21。雙存儲(chǔ)單元單元結(jié)構(gòu)40至48 (對(duì)每一存儲(chǔ)單元)包括一個(gè)可編程構(gòu)件及一個(gè)整流器，如圖1中指出的示意形式。以下，提供雙存儲(chǔ)單元單元結(jié)構(gòu)的更多細(xì)節(jié)?？煽闯?，通過(guò)施加電壓以正向偏壓對(duì)應(yīng)的柱(例如，柱34)與選擇平面上左側(cè)及右側(cè)導(dǎo)體的選擇的一個(gè)(例如，導(dǎo)體61及64的一個(gè))之間的整流器，而反向偏壓或斷開(kāi)在陣列中其它存儲(chǔ)單元中的整流器，來(lái)建立用于讀取個(gè)別存儲(chǔ)單元(例如，單元結(jié)構(gòu)43中的雙存儲(chǔ)單元的一個(gè))的電流途徑。圖2為3D存儲(chǔ)器元件的示意圖，顯示置于3D結(jié)構(gòu)的X-Y平面上的“水平面 (levels) ”66、67、68。繪示左平面譯碼器20及右平面譯碼器21于圖示中。在圖示中的每一水平面包括9個(gè)雙存儲(chǔ)單元單元結(jié)構(gòu)。實(shí)施例(對(duì)每一水平面)可包括許多存儲(chǔ)單元。 水平面66中單位結(jié)構(gòu)的前方列在圖標(biāo)中包括結(jié)構(gòu)40、41及42，結(jié)構(gòu)40、41及42對(duì)應(yīng)圖1 切片中的頂部列。雙存儲(chǔ)單元單元結(jié)構(gòu)70至75的剩余部分(balance)顯示在水平面上單元結(jié)構(gòu)的3X3、X-Y排列，然而，上述陣列可以更大得多，包括(例如)在每一平面上的 1000x1000或更多的雙存儲(chǔ)單元單元。如圖2所示，左字線構(gòu)件60經(jīng)排列以連接使用叉狀字線構(gòu)件60-L的列之間隔對(duì)(alternatingpairs)之間的左側(cè)導(dǎo)體。同樣地，右字線構(gòu)件 63插入(interleaved with)左字線構(gòu)件60，且右字線構(gòu)件63經(jīng)排列以連接使用叉狀字線構(gòu)件63-R的列的其它間隔對(duì)之間的右側(cè)導(dǎo)體。如以下所描述，左及右側(cè)導(dǎo)體可以在每一平面中互相分開(kāi)，且通過(guò)通孔(vias)連接上覆的(overlying)連接器(而非在圖示的平面中分叉及連接在一起)雙存儲(chǔ)單元單元結(jié)構(gòu)如圖3所示。圖1及圖2中使用的符號(hào)50代表單元結(jié)構(gòu)，單元結(jié)構(gòu)可通過(guò)包括左側(cè)導(dǎo)體60-L、右側(cè)導(dǎo)體63-R及半導(dǎo)體柱34的所示結(jié)構(gòu)來(lái)表示。介電絕緣體31及32分開(kāi)上述柱?？删幊滩牧系膶?8、79置于半導(dǎo)體柱34的相對(duì)側(cè)以及半導(dǎo)體柱34的相對(duì)側(cè)的各別表面與對(duì)應(yīng)的左側(cè)及右側(cè)導(dǎo)體(60-L或63-R)之間。因此，此單元結(jié)構(gòu)提供兩個(gè)存儲(chǔ)單元，包括圖標(biāo)中標(biāo)示的CELL 1及CELL 2，每一存儲(chǔ)單元包括一個(gè)可編程構(gòu)件及一個(gè)整流器。用于此實(shí)例的導(dǎo)體線60-L及63-R包括相對(duì)高摻雜的η+多晶硅，而半導(dǎo)體柱34包括相對(duì)較低摻雜的P-型多晶硅。此導(dǎo)致在界面區(qū)形成用于存儲(chǔ)單元的ρ-η結(jié)整流器?？梢允褂闷渌雽?dǎo)體(包括金屬氧化物或其它)以形成ρ-η結(jié)。其它整流器可以取代通過(guò)在柱中多晶硅與導(dǎo)體線之間的ρ-η結(jié)來(lái)實(shí)行的整流器。 舉例來(lái)說(shuō)，可以使用基于固態(tài)電解質(zhì)(例如，硅化鍺或其它合適的材料)的整流器來(lái)提供整流器。見(jiàn)美國(guó)專利第7，382，647號(hào)由Gopalakrishnan所述的其它代表性的固態(tài)電解質(zhì)材料。施加至單元結(jié)構(gòu)的偏壓包括右字線電壓VWL-R、左字線電壓VWL-L及柱電壓VB。存儲(chǔ)單元被形成在界面區(qū)76、77中，且包括半導(dǎo)體柱34(包括導(dǎo)體核)及反熔絲材料的層78。在天然態(tài)(native state)中，例如具有5至10納米等級(jí)的厚度的反熔絲材料的層78 (可以是二氧化硅、氮氧化硅或其它氧化硅)具有高電阻。可以使用其它反熔絲材料，例如氮化硅、氧化鋁、氧化鉭、氧化鎂等。在編程之后，反熔絲材料崩潰(breaks down)，使得反熔絲材料內(nèi)的主動(dòng)區(qū)呈現(xiàn)低電阻態(tài)。在一典型的實(shí)施例中，使用氧化硅反熔絲，編程脈沖可包括具有脈沖寬度約1微秒的5至7伏特脈沖，于芯片上(on-chip)控制電路(參照?qǐng)D16的以下描述)的控制下施加。 讀取脈沖可包括具有依組態(tài)而定的脈沖寬度的1至2伏特脈沖，于芯片上控制電路(參照?qǐng)D16的以下描述)的控制下施加。讀取脈沖可以較編程脈沖短得多。圖4顯示包括參照?qǐng)D1至3所述的存儲(chǔ)單元陣列的部分3D結(jié)構(gòu)。繪示四個(gè)圖案化導(dǎo)體層，其中頂水平面包括在X方向延伸的圖案化導(dǎo)體Iio至112，較低水平面包括圖案化導(dǎo)體113至115，下一水平面包括圖案化導(dǎo)體116至118，且底水平面包括圖案化導(dǎo)體119 至121。在頂水平面上的圖案化導(dǎo)體110至112的相對(duì)側(cè)上形成可編程構(gòu)件125至130。在圖案化導(dǎo)體115的相對(duì)側(cè)上形成可編程構(gòu)件131至132，在圖案化導(dǎo)體118的相對(duì)側(cè)上形成可編程構(gòu)件133至134，在圖案化導(dǎo)體121的相對(duì)側(cè)上形成可編程構(gòu)件135至136。在結(jié)構(gòu)中的其它圖案化導(dǎo)體的相對(duì)側(cè)上也形成類似的可編程構(gòu)件。結(jié)構(gòu)包括半導(dǎo)體柱陣列，導(dǎo)體柱陣列包括結(jié)構(gòu)后方所示的柱81至84，以及結(jié)構(gòu)前方所示的柱93、95、97及99。在半導(dǎo)體柱的相對(duì)側(cè)上及半導(dǎo)體之間形成絕緣柱。因此，在半導(dǎo)體柱93、95、97及99的相對(duì)側(cè)上顯示絕緣柱92、94、96、98及100。圖5至11繪示用于制造上述討論的結(jié)構(gòu)的工藝中的階段。在圖5中，集成電路襯底的表面200繪示有用以連接至3D結(jié)構(gòu)的接點(diǎn)(contacts)陣列。接點(diǎn)陣列包括耦合至個(gè)別存取元件、適于連接至3D結(jié)構(gòu)中半導(dǎo)體柱的接點(diǎn)(例如201至204)?？梢栽谝r底中形成個(gè)別存取元件，且個(gè)別存取元件可包括(例如)M0S晶體管，MOS晶體管具有耦合至在X 方向上排列的字線的柵極、耦合至在Y方向上排列的源極線的源極、以及連接至接點(diǎn)(例如201至204)的漏極。對(duì)于特定操作，通過(guò)適當(dāng)?shù)仄珘鹤志€及源極線來(lái)選擇個(gè)別存取元件。在一些實(shí)行中，存取元件可包括垂直的、環(huán)繞的柵極晶體管，其中較高的源極/漏極端點(diǎn)(terminal)耦合至半導(dǎo)體柱。在此種情形中，存取陣列包括環(huán)繞的柵極字線、及字線或位線，其中字線或位線接觸垂直晶體管中較低的源極/漏極端點(diǎn)或作為垂直晶體管中較低的源極/漏極端點(diǎn)。圖6顯示在制造過(guò)程中材料的多層疊層的第一階段的側(cè)視剖面，在襯底220的頂部形成絕緣材料(例如，二氧化硅或氮化硅)的間隔層221、223、225、227及導(dǎo)體材料(例如，η+多晶硅、其它摻雜半導(dǎo)體、金屬或其它)的層222、224、226、228之后。在一代表性結(jié)構(gòu)中，絕緣材料的間隔層的厚度可約為50納米，且導(dǎo)體材料的間隔層的厚度可約為50納米?？稍陂g隔層的頂部的上方形成硬掩模材料(例如，氮化硅)的層229。圖7為層229上方的透視布局，顯示使用第一光刻工藝以定義用于溝道的圖案，且疊層的圖案化刻蝕以形成穿過(guò)材料的多層疊層(圖6所示)的溝道245至248，來(lái)曝露耦合至柱存取電路中個(gè)別存取元件的接點(diǎn)(例如，接點(diǎn)204)?？墒褂镁哂懈呱顚挶?aspect ratio)的非等向性反應(yīng)性離子刻蝕技術(shù)，以刻蝕穿過(guò)多晶硅及氧化硅或氮化硅層。溝道具有在結(jié)構(gòu)的每一水平面曝露的導(dǎo)體材料的層上的側(cè)壁230至233。在一代表性結(jié)構(gòu)中，溝道 245至248的寬度可約為70納米。圖8顯示工藝中的較后階段，在反熔絲材料的層(240-243)沉積在接觸導(dǎo)體材料的層的溝道(245-248)的側(cè)壁上及上方后。在沉積反熔絲材料之后，工藝可包括沉積薄保護(hù)層(例如，反熔絲材料上的P-型多晶硅)，以及使用非等向性工藝以刻蝕產(chǎn)生的形成物， 來(lái)從溝道245至248的底部移除反熔絲材料(240-243)，并曝露接點(diǎn)(例如204)。圖9顯示工藝中的下一階段，以使用于導(dǎo)體柱的材料(例如，P-型多晶硅)填入溝道，以在圖案化導(dǎo)體254至258之間形成填滿的溝道250至253后。在一替代性結(jié)構(gòu)中， 首先，可使用摻雜半導(dǎo)體加襯(lined)，然后，使用金屬填入，以改進(jìn)結(jié)構(gòu)的導(dǎo)電性，在界面區(qū)中提供整流器。圖10顯示使用第二光刻工藝以定義用于導(dǎo)體柱的圖案的結(jié)果。使用非等向性刻蝕工藝(對(duì)于導(dǎo)體柱的材料有選擇性)來(lái)實(shí)施填滿溝道的圖案化刻蝕，以定義與接點(diǎn)(包括未繪示的接點(diǎn) 204)接觸的導(dǎo)體柱(250-a、250-b、250-c、251-a、251-b、251-c、252-a、 252-b、252-c、253-a、253-b、253-c)、以耦接下伏的(underlying)個(gè)別存取元件、及以產(chǎn)生導(dǎo)體柱之間的垂直開(kāi)口。然后，填入介電絕緣材料(例如，二氧化硅)于柱之間，以形成柱之間的絕緣體圓柱(columns)(例如，絕緣體210)。圖11繪示在多個(gè)平面中制造至左側(cè)及右側(cè)導(dǎo)體線的接點(diǎn)的組態(tài)的上視圖。在每一層中左側(cè)導(dǎo)體 861-1、861-2、861-3 與 863-1、863_2、863_3 以及右側(cè)導(dǎo)體 660_1、660_2、 660-3 與 862-1、862-2、862-3 具有著陸區(qū)(landing areas)(以 “L” 或 “R” 標(biāo)示)，著陸區(qū)被排列為階梯(stair-st印)圖案(或其它圖案)，使得每一水平面的著陸區(qū)不會(huì)被上覆的圖案化導(dǎo)體層中的左側(cè)及右側(cè)導(dǎo)體所覆蓋。接點(diǎn)插塞或其它導(dǎo)體線(未繪示)延伸穿過(guò)多個(gè)導(dǎo)體層并接觸著陸區(qū)。上覆的圖案化連接層包括在多個(gè)圖案化導(dǎo)體層上方以及與接觸左及右側(cè)導(dǎo)的著陸區(qū)的導(dǎo)體線接觸的左側(cè)連接器668、669、670及右側(cè)連接器665、666、667。 左側(cè)及右側(cè)連接器路由(routed)至左及右平面譯碼電路(未繪示)。圖12顯示在一替代性實(shí)施例中一水平面的布局，顯示從圖4的頂水平面的左側(cè)及右側(cè)導(dǎo)體Iio至112及額外右側(cè)導(dǎo)體155，其具有用以連接左側(cè)及右側(cè)導(dǎo)體(110、111、112 及155)至左及右平面譯碼器的延伸部分150、151。當(dāng)適當(dāng)時(shí)，使用在圖4的參考號(hào)碼可以在圖12中重復(fù)?？煽闯觯髠?cè)導(dǎo)體110、112耦合至延伸部分151，延伸部分151適于連接至著陸區(qū)153上的接點(diǎn)插塞，藉此可以制造至集成電路襯底上的譯碼器電路的連接。同樣地，右側(cè)導(dǎo)體155、111耦合至延伸部分150，延伸部分150適于連接至著陸區(qū)152上的接點(diǎn)插塞，藉此可以制造至集成電路襯底上的譯碼器電路的連接。圖13為取出圖11的導(dǎo)體線660-1、660-2及660-3的內(nèi)連結(jié)構(gòu)的剖面圖，其中導(dǎo)體680-1、680-2、680-3經(jīng)通孔(vias)延伸至在各別水平面中右側(cè)導(dǎo)體660-1至660-3上的著陸區(qū)。在繪示的實(shí)例中，顯示導(dǎo)體線660-1至660—3的三個(gè)水平面。在此實(shí)例中，使用導(dǎo)體680-1、680-2、680-3以耦合水平面至布線層(例如，用以連接譯碼或偏壓電路的圖案化金屬化層)中的內(nèi)聯(lián)機(jī)(例如，線685)。著陸區(qū)為用于接觸導(dǎo)體680-1、680-2、680-3的圖案化導(dǎo)體660_1至660-3的一部分。著陸區(qū)的尺寸夠大以提供空間給導(dǎo)體680-1、680-2、680-3，來(lái)適當(dāng)?shù)伛詈细鞣N水平面上的導(dǎo)體660-1至660-3至上覆的內(nèi)聯(lián)機(jī)(例如，685)，以及處理利如對(duì)準(zhǔn)公差(alignment tolerances)的問(wèn)題。因此，著陸區(qū)的尺寸依一些因素(包括使用的導(dǎo)體的尺寸及數(shù)目)而定，且將隨著實(shí)施例而改變。
為了描述的目的，圖案化導(dǎo)體660-1至660-3在此處延伸的方向稱為“長(zhǎng)度 (longitudinal)”方向?！皩挾?transverse) ”方向垂直于長(zhǎng)度方向，且進(jìn)與出圖13繪示的剖面。長(zhǎng)度方向及寬度方向的兩者被視為“側(cè)面(lateral)”方向，意指在各種水平面上導(dǎo)體660-1至660-3的平面圖的二維面積中的方向。結(jié)構(gòu)或特征的“長(zhǎng)度”為其在長(zhǎng)度方向上的長(zhǎng)度，且其“寬度”為其在寬度方向上的寬度。在多個(gè)水平面中的最低水平面為導(dǎo)體線660-1。導(dǎo)體線660-1包括著陸區(qū)661-1。 導(dǎo)體線660-2包括著陸區(qū)661-2。導(dǎo)體線660-3包括著陸區(qū)661-3。在圖13中，右側(cè)導(dǎo)體線660-1包括在右邊的著陸區(qū)661-1。左側(cè)導(dǎo)體線(例如，圖 11的線861-1)包括在左邊的著陸區(qū)。在一些替代性實(shí)施例中，可以定義額外著陸區(qū)，例如， 在導(dǎo)體線的相對(duì)邊上的著陸區(qū)。制造上述結(jié)構(gòu)描述如下可使用第一掩模來(lái)定義左側(cè)及右側(cè)導(dǎo)體上方的長(zhǎng)度開(kāi)口，及使用第二掩模來(lái)定義穿過(guò)所有上覆的層的著陸區(qū)上方至最低層的開(kāi)口，刻蝕開(kāi)口，然后削減掩模以定義下一開(kāi)口，刻蝕開(kāi)口，削減掩模等，直到形成至所有層的開(kāi)口，且制造階梯組態(tài)的著陸區(qū)為止，著陸區(qū)對(duì)準(zhǔn)在導(dǎo)體在線，且不會(huì)被任何上覆層上的導(dǎo)體線所覆蓋。制造此結(jié)構(gòu)的工藝的更詳細(xì)描述在一起申請(qǐng)中的名稱為“3D INTEGRATED C1RCIL1T LAYERINTERCONNECT”的美國(guó)專利申請(qǐng)案中描述，申請(qǐng)案第12/579，192號(hào)于2009 年10月14日申請(qǐng)，其揭露內(nèi)容在此并入本文參考。圖14A為包括著陸區(qū)661-la、661_lb的部分導(dǎo)體線660-1的平面圖，導(dǎo)體線的每一末端具有著陸區(qū)661-la、661-lb之一，使得可在相同工藝中形成所有左側(cè)及右側(cè)導(dǎo)體。為了達(dá)到圖標(biāo)中清楚的目的，夸大圖示中導(dǎo)體線660-1的寬度。如圖14A所示，著陸區(qū) 661-la在寬度方向上具有寬度700，且在長(zhǎng)度方向上具有長(zhǎng)度701。著陸區(qū)661_lb在寬度方向上具有寬度702，且在長(zhǎng)度方向上具有長(zhǎng)度703。在圖14A的實(shí)施例中，著陸區(qū)661-la、 661-lb的每一者具有長(zhǎng)方形剖面。在實(shí)施例中，著陸區(qū)661-la、661-lb的每一者可具有圓形、橢圓形、正方形、長(zhǎng)方形或有點(diǎn)不規(guī)則形狀的剖面。由于導(dǎo)體線660-1在最低水平面中，在通孔中的垂直導(dǎo)體(如，導(dǎo)體680-1、680_2、 680-3)不需要穿過(guò)導(dǎo)體線660-1到達(dá)下伏的水平面。因此，在此實(shí)施中，導(dǎo)體線660-1不具
有開(kāi)口。圖14B為導(dǎo)體線660-2的平面圖。如圖13所示，導(dǎo)體線660_2上覆導(dǎo)體線660_1。 導(dǎo)體線660-2包括開(kāi)口 750，開(kāi)口 750上覆導(dǎo)體線660-1上的著陸區(qū)661-la。開(kāi)口 750具有遠(yuǎn)離(distal)長(zhǎng)度側(cè)壁751a及鄰近(proximal)長(zhǎng)度側(cè)壁751b，以定義開(kāi)口 750的長(zhǎng)度 752。開(kāi)口 750的長(zhǎng)度752至少跟下伏的著陸區(qū)661-la的長(zhǎng)度701 —樣，使得用于著陸區(qū) 661-la的導(dǎo)體680-1可穿過(guò)導(dǎo)體線660-2。導(dǎo)體線660-2也包括開(kāi)口 755，開(kāi)口 755上覆著陸區(qū)661-lb。開(kāi)口 755具有遠(yuǎn)離及鄰近長(zhǎng)度側(cè)壁756a、756b，以定義開(kāi)口 755的長(zhǎng)度757。開(kāi)口 755的長(zhǎng)度757至少跟下伏的著陸區(qū)661-lb的長(zhǎng)度703 —樣，使得用于著陸區(qū)661-lb的導(dǎo)體680-1可穿過(guò)導(dǎo)體線 660-2。導(dǎo)體線660-2也包括分別鄰接開(kāi)口 750、755的第一及第二著陸區(qū)661-h、661-2b。 第一及第二著陸區(qū)661-h、661-2b為用于接觸垂直導(dǎo)體的導(dǎo)體線660-2的一部分。圖14C為包括第一、第二著陸區(qū)661-3a、661_3b及內(nèi)連結(jié)構(gòu)內(nèi)的開(kāi)口 760、765的部分導(dǎo)體線660-3的平面圖。如圖14C所示，導(dǎo)體線660-3包括開(kāi)口 760，開(kāi)口 760經(jīng)排列以上覆導(dǎo)體線660-1上的著陸區(qū)661-la及導(dǎo)體線660-2上的著陸區(qū)661_加。開(kāi)口 760具有遠(yuǎn)離及鄰近長(zhǎng)度側(cè)壁761a、761b，以定義開(kāi)口 760的長(zhǎng)度762。開(kāi)口 760的長(zhǎng)度762至少跟下伏的著陸區(qū)661-la及661- 的長(zhǎng)度701及705 —樣，使得用于著陸區(qū)661_la及661- 的導(dǎo)體680-1及680-2可穿過(guò)導(dǎo)體線660-3。開(kāi)口 760的遠(yuǎn)離長(zhǎng)度側(cè)壁761a與下伏的開(kāi)口 750的遠(yuǎn)離長(zhǎng)度側(cè)壁751a垂直對(duì)準(zhǔn)。 如上所述，可使用單一刻蝕掩模中的開(kāi)口且形成在單一刻蝕掩模中的開(kāi)口上的額外掩模來(lái)形成開(kāi)口，且刻蝕額外掩模的工藝不需要關(guān)鍵對(duì)準(zhǔn)步驟，導(dǎo)致形成沿單一刻蝕掩模周圍的具有遠(yuǎn)離長(zhǎng)度側(cè)壁(761a、751a等)的開(kāi)口，這些遠(yuǎn)離長(zhǎng)度側(cè)壁(761a、751a等)為垂直對(duì)準(zhǔn)。導(dǎo)體線660-3也包括開(kāi)口 765，開(kāi)口 765上覆導(dǎo)體線660-1上的著陸區(qū)661_lb及導(dǎo)體線660-2上的著陸區(qū)661-沘。開(kāi)口 765具有外側(cè)及內(nèi)側(cè)長(zhǎng)度側(cè)壁766a、766b，以定義開(kāi)口 765的長(zhǎng)度767。開(kāi)口 765的外側(cè)長(zhǎng)度側(cè)壁766a與下伏的開(kāi)口 755的外側(cè)長(zhǎng)度側(cè)壁 756a垂直對(duì)準(zhǔn)。開(kāi)口 765的長(zhǎng)度767至少跟下伏的著陸區(qū)及開(kāi)口的長(zhǎng)度總和一樣，使得用于著陸區(qū)的導(dǎo)體680-1及680-2可穿過(guò)導(dǎo)體線660-3。導(dǎo)體線660-3也包括分別鄰接開(kāi)口 760、765的第一及第二著陸區(qū)661-3a、661-3b。 第一及第二著陸區(qū)661-3a、661-;3b為用于接觸導(dǎo)體680-3的導(dǎo)體線660-3的一部分。如圖 14C所示，著陸區(qū)661-3a鄰接開(kāi)口 760且具有在寬度方向上的寬度714及在長(zhǎng)度方向上的長(zhǎng)度715。著陸區(qū)661- 鄰接開(kāi)口 765且具有在寬度方向上的寬度716及在長(zhǎng)度方向上的長(zhǎng)度717。在圖示的實(shí)施例中，各種導(dǎo)體線660-1至660-3中的開(kāi)口在寬度方向上具有實(shí)質(zhì)上相同的寬度?；蛘?，開(kāi)口的寬度可以延長(zhǎng)度方向改變，例如以類似階梯(step-like)的方式，以適于具有不同寬度的著陸區(qū)。在圖13的剖面中，內(nèi)連結(jié)構(gòu)內(nèi)的開(kāi)口導(dǎo)致在兩邊上具有類似樓梯 (staircase-like)的水平面。也就是說(shuō)，在每一水平面中的兩個(gè)開(kāi)口以垂直長(zhǎng)度及寬度方向兩者的軸呈對(duì)稱的，且在每一水平面中的兩個(gè)著陸區(qū)以上述軸呈對(duì)稱的。在此處所使用的，術(shù)語(yǔ)“對(duì)稱的”意指適于使用單一刻蝕掩模中的開(kāi)口及多個(gè)刻蝕工藝(在開(kāi)口的尺寸中可產(chǎn)生變異)形成開(kāi)口中的制造公差。在替代性實(shí)施例中，其中每一水平面包括單一開(kāi)口及單一著陸區(qū)，水平面僅在一側(cè)上具有類似樓梯的圖案。圖15顯示一實(shí)例，實(shí)行于適于用作圖1顯示的柱存取元件陣列的存取元件陣列。 如圖15所示，在包括絕緣材料810的襯底中實(shí)行存取層804，存取層804具有上表面且接點(diǎn) (例如，接點(diǎn)812)陣列曝露于其上。在漏極接點(diǎn)808的上表面提供用于個(gè)別柱的接點(diǎn)，漏極接點(diǎn)808耦合至存取層中MOS晶體管的漏極端點(diǎn)。存取層804包括具有源極區(qū)842與漏極區(qū)836在其中的半導(dǎo)體主體。在柵介電層上及源極區(qū)842與漏極區(qū)836之間提供多晶硅字線834。在所示的實(shí)施例中，鄰接的MOS晶體管共享源極區(qū)842，制造雙晶體管結(jié)構(gòu)848。 在字線834之間定位源極接點(diǎn)840，且源極接點(diǎn)840接觸襯底838內(nèi)的源極區(qū)842。源極接點(diǎn)840可連接至金屬層中的位線(未繪示)，位線垂直字線且在漏極接點(diǎn)808的圓柱之間。 硅化物頂蓋844覆蓋字線834。介電層845覆蓋字線834及頂蓋844。隔離溝道846從相鄰的雙晶體管結(jié)構(gòu)分開(kāi)雙晶體管結(jié)構(gòu)848。在此實(shí)例中，晶體管用作存取元件。個(gè)別柱可以耦合至接點(diǎn)812，且通過(guò)控制源極接點(diǎn)840及字線834的偏壓可以個(gè)別地選擇個(gè)別柱。當(dāng)然可使用其它結(jié)構(gòu)來(lái)實(shí)行存取元件陣列，包括(例如)垂直MOS元件陣列。圖16為根據(jù)本發(fā)明一實(shí)施例的集成電路的簡(jiǎn)化方塊圖。集成電路線975包括半導(dǎo)體襯底上的3D雙存儲(chǔ)單元單元結(jié)構(gòu)、反熔絲存儲(chǔ)器陣列960，實(shí)行如此處所描述。供應(yīng)總線(bus)965上的地址至行譯碼器963、列譯碼器961及左/右平面譯碼器958。用于個(gè)別柱的存取元件陣列下伏陣列960，且耦合至列譯碼器961及行譯碼器963，如圖1所示的用于陣列的實(shí)施例。在方塊966中的感測(cè)放大器(sense amplifiers)及入數(shù)據(jù)(data—in) 結(jié)構(gòu)經(jīng)數(shù)據(jù)總線967耦合至本實(shí)例中的陣列。從集成電路975上的輸入/輸出端口經(jīng)由入數(shù)據(jù)線971提供數(shù)據(jù)，或從集成電路975之內(nèi)或之外的數(shù)據(jù)源提供數(shù)據(jù)至方塊966的數(shù)據(jù)輸入結(jié)構(gòu)。在說(shuō)明的實(shí)施例中，在集成電路上包括其它電路974，例如通用處理器或特定目的應(yīng)用電路、或模塊合并(提供由存儲(chǔ)單元陣列支持的系統(tǒng)單芯片(system-on-a-chip)功能)。從方塊966的感應(yīng)放大器經(jīng)出數(shù)據(jù)(data-out)線972提供數(shù)據(jù)至集成電路975上的輸入/輸出端，或者至集成電路975之內(nèi)或之外的其它數(shù)據(jù)終點(diǎn)。此實(shí)例實(shí)行的控制器使用偏壓排列狀態(tài)機(jī)臺(tái)969來(lái)控制偏壓排列供給電壓(在方塊968中經(jīng)電壓供應(yīng)或供給而產(chǎn)生及提供)的應(yīng)用，例如讀取及編程電壓?？刂破骺梢允褂帽绢I(lǐng)域已知的特定目的邏輯電路。在替代性實(shí)施例中，控制器包括通用處理器，其可以使用在相同的集成電路上，執(zhí)行計(jì)算機(jī)編程以控制元件的操作。在又一些實(shí)施例中，控制器可以是特定目的邏輯電路和通用處理器的合并使用。三維疊層對(duì)半導(dǎo)體存儲(chǔ)器而言是減少每位的成本的有效方法，特別是，對(duì)一給定平面，當(dāng)達(dá)到存儲(chǔ)器構(gòu)件的尺寸的物理極限時(shí)。處理3D陣列的先前技術(shù)需要多個(gè)關(guān)鍵光刻步驟來(lái)制作每一疊層層中最小的特征尺寸構(gòu)件。此外，用于存儲(chǔ)器陣列的驅(qū)動(dòng)器晶體管由于平面的數(shù)目而以數(shù)目倍增。此處描述的技術(shù)包括高密度3D陣列，其中僅需要一個(gè)光刻步驟來(lái)圖案化所有的層。存儲(chǔ)器通孔及層內(nèi)連通孔的圖案化步驟互相共享。此外，層可以共享字線及位線譯碼器來(lái)減小先前技術(shù)的多水平面結(jié)構(gòu)的面積的不利結(jié)果。再者，描述用于反熔絲或其它可編程電阻存儲(chǔ)器的獨(dú)特的雙存儲(chǔ)單元單元結(jié)構(gòu)，其中在存儲(chǔ)器柱的兩側(cè)的每一者上提供數(shù)據(jù)點(diǎn)。使用存取元件陣列來(lái)選擇個(gè)別存儲(chǔ)器柱。使用左及右字線來(lái)選擇在選擇平面上的個(gè)別存儲(chǔ)單元。當(dāng)通過(guò)參照以上詳述的較佳實(shí)施例及實(shí)例來(lái)揭露本發(fā)明，應(yīng)了解這些實(shí)例是用以說(shuō)明，而非以限制的觀點(diǎn)。對(duì)本領(lǐng)域技術(shù)人員而言，深知修改及合并將輕易地發(fā)生，修改及合并將在本發(fā)明的精神及隨附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種存儲(chǔ)器元件，其特征在于，包括存取元件陣列；多個(gè)圖案化導(dǎo)體層，互相分開(kāi)且通過(guò)絕緣層與所述存取元件陣列分開(kāi)，所述多個(gè)圖案化導(dǎo)體層包括左側(cè)及右側(cè)導(dǎo)體；導(dǎo)體柱陣列，延伸穿過(guò)所述多個(gè)圖案化導(dǎo)體層，所述陣列中的所述導(dǎo)體柱接觸所述存取元件陣列中對(duì)應(yīng)的存取元件，且定義所述導(dǎo)電柱與鄰接所述多個(gè)圖案化導(dǎo)體層中對(duì)應(yīng)的圖案化導(dǎo)體層中左側(cè)及右側(cè)導(dǎo)體之間的左側(cè)及右側(cè)界面區(qū)；以及存儲(chǔ)器構(gòu)件，在所述左側(cè)及右側(cè)的界面區(qū)中，每一所述存儲(chǔ)器構(gòu)件包括可編程構(gòu)件。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件，其特征在于，包括列譯碼電路及行譯碼電路，耦合至所述存取元件陣列，所述列譯碼電路及行譯碼電路經(jīng)排列以選擇所述導(dǎo)體柱陣列中的導(dǎo)體柱；以及左及右平面譯碼電路，耦合至所述多個(gè)圖案化導(dǎo)體層中的所述左側(cè)及右側(cè)導(dǎo)體，所述左及右平面譯碼電路經(jīng)排列以正向偏壓選擇圖案化導(dǎo)體層中左側(cè)或右側(cè)界面區(qū)中選擇存儲(chǔ)單元中的整流器，而反向偏壓非選擇存儲(chǔ)單元中的整流器。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件，其特征在于，所述導(dǎo)體柱陣列中的導(dǎo)體柱包括導(dǎo)體，與對(duì)應(yīng)的存取元件電性交流；以及存儲(chǔ)器材料的層，在所述導(dǎo)體及所述多個(gè)圖案化導(dǎo)體層之間，其中每一所述存儲(chǔ)器構(gòu)件中的所述可編程構(gòu)件包括在所述界面區(qū)的所述存儲(chǔ)器材料的層中的主動(dòng)區(qū)。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件，其特征在于，所述存取元件陣列中的存取元件包括晶體管，具有柵極、第一端點(diǎn)及第二端點(diǎn)；以及所述陣列，包括耦合至所述第一端點(diǎn)的位線、耦合至所述柵極的字線，且其中所述第二端點(diǎn)耦合至所述導(dǎo)體柱陣列中對(duì)應(yīng)的導(dǎo)體柱。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件，其特征在于，所述存取元件陣列中的存取元件包括垂直晶體管，具有耦合至所述導(dǎo)體柱陣列中對(duì)應(yīng)的導(dǎo)體柱的第一源極/漏極端點(diǎn)；以及所述陣列，包括耦合至所述垂直晶體管的所述第一源極/漏極端點(diǎn)的源極線或位線， 以及提供環(huán)繞的柵極結(jié)構(gòu)的字線。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件，其特征在于，所述導(dǎo)體柱陣列中的導(dǎo)體柱包括具有第一導(dǎo)電型的半導(dǎo)體材料；以及所述多個(gè)圖案化導(dǎo)體層中的所述左側(cè)及右側(cè)導(dǎo)體包括具有第二導(dǎo)電型的摻雜半導(dǎo)體材料，使得每一所述存儲(chǔ)器構(gòu)件中的整流器包括p-n結(jié)。
7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件，其特征在于，所述多個(gè)圖案化導(dǎo)體層中的所述左側(cè)及右側(cè)導(dǎo)體經(jīng)組態(tài)以接觸對(duì)應(yīng)的左側(cè)及右側(cè)平面譯碼電路。
8.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件，其特征在于，所述存取元件陣列在所述多個(gè)圖案化導(dǎo)體層的下方。
9.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件，其特征在于，每一層中的所述左側(cè)及右側(cè)導(dǎo)體具有著路區(qū)，所述著路區(qū)不會(huì)被上覆的圖案化導(dǎo)體層中任何所述左側(cè)及右側(cè)導(dǎo)體所覆蓋；以及包括延伸穿過(guò)所述多個(gè)圖案化導(dǎo)體層及接觸所述著路區(qū)的導(dǎo)體線；以及左側(cè)及右側(cè)連接器在所述多個(gè)圖案化導(dǎo)體層上方且接觸所述導(dǎo)體線；以及左及右平面譯碼電路耦合至所述左側(cè)及右側(cè)連接器。
10.一種存儲(chǔ)器元件的制造方法，其特征在于，包括 形成存取元件陣列；形成多個(gè)圖案化導(dǎo)體層，所述多個(gè)圖案化導(dǎo)體層互相分開(kāi)且通過(guò)絕緣層與所述存取元件陣列分開(kāi)，所述多個(gè)圖案化導(dǎo)體層包括左側(cè)及右側(cè)導(dǎo)體；形成延伸穿過(guò)所述多個(gè)圖案化導(dǎo)體層的導(dǎo)體柱陣列，所述陣列中的所述導(dǎo)體柱接觸所述存取元件陣列中對(duì)應(yīng)的存取元件，且定義所述導(dǎo)電柱與鄰接所述多個(gè)圖案化導(dǎo)體層中對(duì)應(yīng)的圖案化導(dǎo)體層中左側(cè)及右側(cè)導(dǎo)體之間的左側(cè)及右側(cè)界面區(qū)；以及在所述左側(cè)及右側(cè)的界面區(qū)中形成存儲(chǔ)器構(gòu)件，每一所述存儲(chǔ)器構(gòu)件包括可編程構(gòu)件。
11.根據(jù)權(quán)利要求10所述的存儲(chǔ)器元件的制造方法，其特征在于，形成所述多個(gè)圖案化導(dǎo)體層的步驟包括形成多個(gè)導(dǎo)體材料的毯覆層；在所述多個(gè)導(dǎo)體材料的毯覆層之間形成絕緣材料的毯覆層，以形成疊層；以及刻蝕包括所述多個(gè)導(dǎo)體材料的毯覆層的疊層，以定義所述左側(cè)及右側(cè)導(dǎo)體。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器元件的制造方法，其特征在于，刻蝕所述疊層的步驟包括刻蝕溝道以穿過(guò)所述多個(gè)圖案化導(dǎo)體層，且形成所述導(dǎo)體柱陣列的步驟包括在所述溝道的側(cè)壁上沉積存儲(chǔ)器材料；在所述側(cè)壁上所述存儲(chǔ)器材料上方以電極材料填入所述溝道；以及將所述溝道內(nèi)的所述電極材料圖案化，以形成所述導(dǎo)體柱陣列。
13.根據(jù)權(quán)利要求12所述的存儲(chǔ)器元件的制造方法，其特征在于，所述電極材料包括摻雜半導(dǎo)體，且所述多個(gè)圖案化導(dǎo)體層包括具有相反導(dǎo)電型的摻雜半導(dǎo)體材料，以定義所述界面區(qū)中的p-n結(jié)。
14.根據(jù)權(quán)利要求10所述的存儲(chǔ)器元件的制造方法，其特征在于，所述可編程構(gòu)件包括反熔絲。
15.根據(jù)權(quán)利要求10所述的存儲(chǔ)器元件的制造方法，其特征在于，包括將所述多個(gè)圖案化導(dǎo)體層圖案化，使得每一層中的所述左側(cè)及右側(cè)導(dǎo)體具有著陸區(qū)， 所述著路區(qū)不會(huì)被上覆的圖案化導(dǎo)體層中任何所述左側(cè)及右側(cè)導(dǎo)體所覆蓋； 形成曝露所述著路區(qū)的通孔； 在所述通孔中形成導(dǎo)體線；以及形成連接器，所述連接器在所述多個(gè)圖案化導(dǎo)體層的上方且接觸所述通孔中的所述導(dǎo)體線，所述連接器適于連接譯碼電路。
16.一種存儲(chǔ)器元件，其特征在于，包括 存取元件陣列；導(dǎo)體插塞，垂直及電性耦合至所述存取元件陣列； 第一及第二導(dǎo)體線，與所述導(dǎo)體插塞交叉且在所述存取元件陣列的上方； 第一存儲(chǔ)器構(gòu)件，在所述第一導(dǎo)體線及所述導(dǎo)體插塞之間；以及第二存儲(chǔ)器構(gòu)件，在所述第二導(dǎo)體線及所述導(dǎo)體插塞之間，其中第一存儲(chǔ)單元在第二存儲(chǔ)單元的上方。
全文摘要
本發(fā)明公開(kāi)了一種集成電路三維存儲(chǔ)器陣列及制造方法，涉及基于導(dǎo)體柱陣列及多個(gè)圖案化導(dǎo)體平面的三維存儲(chǔ)器元件及其制造方法，多個(gè)圖案化導(dǎo)體平面包括鄰接左側(cè)及右側(cè)界面區(qū)的導(dǎo)體柱的左側(cè)及右側(cè)導(dǎo)體。左側(cè)及右側(cè)界面區(qū)中的存儲(chǔ)器構(gòu)件包括一個(gè)可編程構(gòu)件及一個(gè)整流器?？墒褂枚S譯碼來(lái)選擇導(dǎo)體柱，且使用在第三維上的譯碼，結(jié)合左及右側(cè)的選擇，來(lái)選擇多個(gè)平面中的左側(cè)及右側(cè)導(dǎo)體。
文檔編號(hào)H01L21/768GK102214638SQ20101024379
公開(kāi)日2011年10月12日 申請(qǐng)日期2010年7月30日 優(yōu)先權(quán)日2010年4月6日
發(fā)明者龍翔瀾 申請(qǐng)人:旺宏電子股份有限公司