專利名稱：柱狀結(jié)構(gòu)及其形成方法、倒裝芯片接合結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及倒裝芯片接合方法，且特別涉及一種銅柱凸塊(Cu pillar bump)。
背景技術(shù)：
倒裝芯片(flip chip)或控制崩潰芯片接合工藝(Controlled Collapse Chip Connection, C4)是一種將半導(dǎo)體元件(例如集成電路芯片與MEMS)連接到具有焊料凸塊 (solder bump)外部線路的方法，其中焊料凸塊是在晶片工藝的最后步驟中沉積于晶片上 側(cè)的芯片焊盤上。為了接合芯片到外部電路(例如，電路板或其他的芯片或晶片)，將芯片 反轉(zhuǎn)使得其上側(cè)表面面向下，并將芯片對準(zhǔn)到外部線路對應(yīng)的焊盤上，之后回焊焊料以完 成內(nèi)連線。公知的倒裝芯片接合方法使用標(biāo)準(zhǔn)(球型)凸塊，其具有下述缺點(1)芯片與基 材之間存在不一致的間隔(inconsistent gap) ； (2)縮小的接點間距(reduced pitch)降 低了芯片與基材之間的間隔；(3)基材焊料掩模的開口變異改變了間隔；以及(4)凸塊尺寸 的變異造成不一致的底部填充物(underfill)。相反的，柱狀凸塊倒裝芯片接合方法使用柱狀凸塊取代球型凸塊且具有下述優(yōu) 點⑴芯片與基材之間存在一致的間隔(inconsistent gap)(堅固的凸塊)；(2)具有凸 塊高度一致且細(xì)微接點間距的凸塊，因此降低芯片的尺寸(例如，80μπι接點間距)；(3)因 不具有焊料掩模(solder mask, SM)而消除了與焊料掩模相關(guān)的缺陷；(4)柱狀結(jié)構(gòu)的凸塊 具有一致的底部填充物；以及(5)可改變的焊盤位置，以解決關(guān)鍵設(shè)計的瓶頸。特別的是，銅柱焊料凸塊(copper pillar solder bumps, CPB)具有下述優(yōu)點(1) 較佳的熱/電性表現(xiàn)；(2)較高的電流承載能力；(3)較佳的耐電子遷移力，因此凸塊壽命 較長；(4)減少鑄造孔隙(molding voids)，亦即于銅柱凸塊之間具有較一致的間隔。此外， 通過使用銅柱控制焊料擴(kuò)散(Cu-piliar controlled solder spreading)，消除無鉛液滴 狀(lead-free teardrop)的設(shè)計，以及使用細(xì)微接點間距的無掩模基材與裸銅焊盤，可以 獲得較低成本的基材。再者，銅柱焊料凸塊(copper pillar solder bumps，CPB)對于敏 感性元件(例如存儲器芯片)可以提供軟錯誤防護(hù)(soft error protection)，例如，通過 銅柱距離提供“ α-粒子防護(hù)(Alpha emission)”。銅柱焊料凸塊(copper pillar solder bumps, CPB)也可使用無鉛柱狀凸塊。焊料中的銅會影響介金屬化合物(intermetallic compound, IMC)的粘著性。于 含銅焊料合金中，界面的介金屬化合物(IMC)(例如錫-銅-鎳(Sn-Cu-Ni))可粘著至無電 鍍凸塊底層金屬(UBM，例如鎳-磷(Ni-P))。若不含銅(例如鎳-錫(Ni-Sn)或鎳-錫-銀 (Ni-Sn-Ag))，介金屬化合物(例如針狀型鎳錫合金(needle-type Ni3Sn4))會失去粘著性 且自無電鍍凸塊底層金屬(electroless UBM)界面(例如鎳-磷(Ni-P))剝離。然而，此處關(guān)心的是于退火(annealing)與電流壓縮(current stressing)期 間，在銅柱凸塊中介金屬化合物(IMC)與克肯達(dá)孔洞生長(Kirkendall void growth)的 問題。當(dāng)使用錫焊料材料，從銅柱提供足夠的銅，且通過銅與錫進(jìn)行反應(yīng)以形成厚的介金屬化合物(IMC)，例如六銅五錫(Cu6Sn5)與三銅錫(Cu3Sn)。因為介金屬化合物(IMC)脆 性較高(brittle)，因此厚的介金屬化合物(IMC)會降低銅柱凸塊的機械強度。介金屬化 合物(IMC)變成扇貝型(scalloped)且從界面剝除。較厚的錫焊料(例如，20mm)需要較 長的退火工藝，且需要充足的銅來源，使三銅錫(Cu3Sn)變厚且使六銅五錫(Cu6Sn5)的尺 寸變大。軟的焊料全部轉(zhuǎn)變成較硬的介金屬化合物(IMC)，會降低結(jié)構(gòu)的剪切強度(shear strength) 0此外，較厚的介金屬化合物(IMC)會造成粘著性較差。再者，克肯達(dá)孔洞 (Kirkendall void)會形成于柱狀結(jié)構(gòu)與三銅錫(Cu3Sn)之間的界面，造成銅柱結(jié)構(gòu)與三銅 錫(Cu3Sn)之間具有不良的界面與較差的接觸。因此，業(yè)界亟需提出一種于銅柱結(jié)構(gòu)之上形成良好粘著性的介金屬化合物(IMC) 的新的方法與結(jié)構(gòu)，以提供可靠的結(jié)構(gòu)完整性。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)中的上述缺陷，本發(fā)明提供一種柱狀結(jié)構(gòu)(pillar structure) 的形成方法，包括以下步驟形成一銅柱層(copper-containing pillar layer)；沉積 一擴(kuò)散阻擋層(diffusion barrier layer)于該銅柱層之上；以及形成一介金屬化合物 (intermetallic compound, IMC)于該擴(kuò)散阻擋層之上。本發(fā)明另提供一種柱狀結(jié)構(gòu)(pillar structure)，包括一銅柱層；一擴(kuò)散阻擋 層形成于該銅柱層之上；一介金屬化合物(intermetallic compound, IMC)形成于該擴(kuò)散 阻擋層之上；以及一焊料層于該介金屬化合物(IMC)之上。本發(fā)明也提供一種倒裝芯片接合結(jié)構(gòu)，包括一印刷電路板(printed circuit board)；以及一半導(dǎo)體晶片，其與該印刷電路板倒裝芯片接合，其中該半導(dǎo)體晶片包括一柱 狀結(jié)構(gòu)，該柱狀結(jié)構(gòu)包括一銅柱層；一擴(kuò)散阻擋層形成于該銅柱層之上；一介金屬化合物 (intermetallic compound, IMC)形成于該擴(kuò)散阻擋層之上；以及一焊料層，用以倒裝芯片 接合該印刷電路板。本發(fā)明的優(yōu)點包括于銅柱凸塊上形成良好粘著性的介金屬化合物(IMC)，且形成 整體可靠的結(jié)構(gòu)。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉出優(yōu)選實施 例，并配合附圖，進(jìn)行詳細(xì)說明。


圖1為一剖面圖，用以說明本發(fā)明一優(yōu)選實施例于銅柱凸塊之上形成良好粘著性 的介金屬化合物(IMC)的示范結(jié)構(gòu)。圖2A 圖2K為一系列剖面圖，用以說明本發(fā)明另一優(yōu)選實施例的于銅柱凸塊之 上形成良好粘著性的介金屬化合物(IMC)的工藝。圖3A-圖3B為一系列剖面圖，用以說明本發(fā)明另一優(yōu)選實施例經(jīng)由圖2A-圖2K 的工藝后，將此結(jié)構(gòu)倒裝芯片結(jié)合至印刷電路板(PCB)上的示范結(jié)構(gòu)。其中，附圖標(biāo)記說明如下102 半導(dǎo)體晶片103 金屬線層
104 保護(hù)層106 籽晶層108 銅柱110 擴(kuò)散阻擋層112 銅蓋層114 焊料層116 介金屬化合物層(IMC layer)202 光致抗蝕劑層204 印刷電路板206 導(dǎo)電層208 擴(kuò)散阻擋層210 介金屬化合物層(IMC layer)
具體實施例方式以下特舉出本發(fā)明的實施例，并配合附圖作詳細(xì)說明。以下實施例的元件和設(shè)計 是為了簡化所公開的發(fā)明，并非用以限定本發(fā)明。本發(fā)明提供一種于銅柱凸塊之上形成良好粘著性的介金屬化合物(IMC)的新的 方法與結(jié)構(gòu)。于各實施例與附圖中，相同的元件用相同的元件參考符號標(biāo)示。依據(jù)本發(fā)明的一實施例，圖1顯示于銅柱凸塊之上形成良好粘著性的介金屬化合 物(IMC)的示范結(jié)構(gòu)。該結(jié)構(gòu)為一半導(dǎo)體晶片(例如，硅)102，其具有圖案化菊鏈?zhǔn)脚渚€ (patterned daisy chain)(菊鏈?zhǔn)脚渚€指一群與短金屬線相連接的導(dǎo)通孔)。金屬線層 103 (例如，鋁(Al)、銅(Cu)或鋁銅合金(AlCu))、保護(hù)層(具有開口)104、籽晶層106 (例 如鈦鎢/銅(Tiff/Cu)、鈦/銅(Ti/Cu)或鈦/銅/鎳金(Ti/Cu/NiAu)等)、銅柱108、擴(kuò)散 阻擋層110(例如鎳(Ni)、含磷的鎳(Ni (P))、含釩的鎳(Ni(V))等)、銅蓋層112與焊料層 114(例如錫銀合金(Sn-Ag)JM (Sn)或摻雜銅的錫銀合金(Sn-Ag(Cu))，其中銅含量小于 0.3重量百分比，等等)。擴(kuò)散阻擋層110阻擋銅從銅柱118擴(kuò)散到焊料層114。如果不存在擴(kuò)散阻擋層 110，從銅柱118提供充足的銅來源，于焊料層114的界面會形成非常厚的介金屬化合物 (IMC)。如此一來，會造成弱的強度與較差的粘著性。為了提高濕潤性(wettability)，也可 于擴(kuò)散阻擋層110的頂部沉積一薄層(例如，金)。薄的銅蓋層112僅能提供有限的銅來源以與焊料層114(例如，錫)反應(yīng)，且薄的 銅蓋層112也會與擴(kuò)散阻擋層110 (例如，鎳)反應(yīng)。銅蓋層112的厚度為約0. 1 μ m-1. 5 μ m, 以在進(jìn)行回焊焊接(reflow soldering)之后，形成可控制的介金屬化合物(IMC)(例如， (Cu,Ni)xSny)?；睾负附?reflow soldering)是一種工藝，此工藝中利用焊料膏(粉末狀的 焊料與助熔劑的粘稠混合物)將成分暫時地固定在其附著的焊盤上，之后為了焊接接點， 小心地加熱此組合(assembly)。可通過紅外光燈(infrared lamp)加熱此組合，或?qū)⒋私M 合通過一個精進(jìn)控制的烘箱(oven)，或者用焊接筆(hot air pencil)進(jìn)行焊接。經(jīng)過回焊之后，介金屬化合物層(IMC layer)116形成于銅蓋層112、擴(kuò)散阻 擋層110(例如，鎳)與焊料層114(例如，錫)之間。舉例而言，當(dāng)銅蓋層的厚度為約0. 1 μ m-1. 5 μ m，且搭配鎳擴(kuò)散阻擋層110與錫焊料層114時，則銅-鎳-錫介金屬化合物層 (Cu-Ni-Sn IMC layer)的厚度可控制為小于7 μ m。銅-鎳-錫介金屬化合物層(Cu-Ni-Sn IMC layer)提供較佳的界面粘著性。如果不存在銅(例如，鎳錫合金(Ni-Sn)或鎳錫銀合 金(Ni-Sn-Ag))，則介金屬化合物(例如，針狀型鎳錫合金(needle-type Ni3Sn4)))會失去 粘著性且會自界面剝離。銅柱108的厚度(高度)為約5μπι-150μπι。可通過電鍍或無電極電鍍形成擴(kuò) 散阻擋層110(例如鎳(Μ)、含磷的鎳(Ni (P))、含釩的鎳(Ni(V))等)，且其厚度為約 0. 5 μ m-4 μ m。如果一濕潤性較佳的薄層(例如，金)沉積于擴(kuò)散阻擋層110的頂部，此薄 層的厚度為約0. 01 μ m-o. 1 μ m。焊料層114可由錫(Sn)、錫銀合金(SnAg)、錫鉛合金(Sn-Pb)、錫銀銅合金 (SnAgCu)(其中銅含量為小于0. 3重量百分比)、錫銀鋅合金(SnAgZn)、錫鋅合金(SnZn)、 錫鉍銦合金(SnBi-In)、錫銦合金(Sn-In)、錫金合金(Sn-Au)、錫鉛合金(SnPb)、錫銅合金 (SnCu)、錫鋅銦合金(SnZnIn)或錫銀銻合金(SnAgSb)所組成。于熱退火過程中，焊料體積 不會改變。如果焊料層114為錫銀合金(SnAg)，于界面會形成一可控制的且具有良好粘著 性的銅鎳錫介金屬化合物層((Cu，Ni)xSny IMC layer)。雖然錫銀合金(Ag3Sn)具有不錯的 耐電子遷移(electromigration，EM)能力，但是仍然需要控制銀的含量，以避免形成大尺 寸的錫銀合金(Ag3Sn)。依據(jù)本發(fā)明的另一實施例，圖2A-圖2K顯示于銅柱凸塊之上形成良好粘著性的介 金屬化合物(IMC)的示范工藝。在圖2A中，于半導(dǎo)體晶片102 (例如，硅)之上形成一保護(hù) 層104。保護(hù)是一種工藝，此工藝于兩種材料結(jié)合之前，使一種材料與另一種材料之間為鈍 性(去活化)。于此工藝中，使半導(dǎo)體表面上具有化學(xué)與電子活性的斷裂鍵(broken bonds) 達(dá)到飽和(saturated)，且通過與其他特定元素反應(yīng)以達(dá)到去活化(例如，氫保護(hù)表面上斷 裂的硅鍵結(jié)；氧生長于硅表面也同樣具有保護(hù)功能)。于圖2B中，沉積籽晶層106(例如鈦鎢/銅(TiW/Cu)、鈦/銅(Ti/Cu)或鈦/銅/ 鎳/金(Ti/Cu/Ni/Au)等)。于圖2C中，沉積光致抗蝕劑層202，且于圖2D中，部分地移除 光致抗蝕劑層202。于圖2E中，通過鍍層技術(shù)(例如電鍍或無電極電鍍)沉積銅柱層108。 于圖2F中，通過電鍍或無電極電鍍沉積擴(kuò)散阻擋層110(例如鎳(Ni)、含磷的鎳(Ni (P))、 含釩的鎳(Ni(V))等)，其中擴(kuò)散阻擋層110是為阻止銅柱層108的擴(kuò)散阻擋。并且視需要 地沉積一濕潤性較佳的薄層(例如，金)于擴(kuò)散阻擋層110的頂部。于圖2G中，薄銅蓋層 112沉積于擴(kuò)散阻擋層110之上，以提供有限的銅來源，使得薄銅蓋層112與焊料(例如， 錫)和擴(kuò)散阻擋層110 (例如，鎳)進(jìn)行反應(yīng)。于圖2H中，焊料層114 (例如，錫)沉積于銅 蓋層112的頂部上，且于圖21中，光致抗蝕劑被剝除。于圖2J中，籽晶層106被蝕刻。在圖 2K中，于進(jìn)行回焊工藝(reflow process)期間，提供良好粘著性的介金屬化合物層116 (例 如鎳銅錫合金(Ni-Cu-Sn))形成于擴(kuò)散阻擋層110與焊料層114之間。依據(jù)本發(fā)明的另一實施例，圖3A-圖3B中顯示經(jīng)由圖2A-圖2K于銅柱凸塊之上 形成良好粘著性的介金屬化合物(IMC)后，將此結(jié)構(gòu)倒裝芯片結(jié)合至一印刷電路板(PCB) 上的示范結(jié)構(gòu)。圖3A顯示焊料層114的厚度小于8 μ m，而圖3B顯示焊料層114的厚度大 于8μπι。于圖2Κ中的結(jié)構(gòu)反轉(zhuǎn)向下且附著到位于底部的印刷電路板(PCB)204上。印刷電 路板(PCB) 204具有一導(dǎo)電層206與形成于其上的擴(kuò)散阻擋層208，以及形成一介金屬化合
6物層210 (例如，銅鎳錫合金(Cu-Ni-Sn))。于印刷電路板(PCB) 204的另一個的薄銅蓋層上 也形成介金屬化合物層210。焊料層114可由錫(Sn)、錫銀合金(SnAg)、錫鉛合金(Sn-Pb)、錫銀銅合金 (SnAgCu)(其中銅含量為小于0. 3重量百分比)、錫銀鋅合金(SnAgZn)、錫鋅合金(SnZn)、 錫鉍銦合金(SnBi-In)、錫銦合金(Sn-In)、錫金合金(Sn-Au)、錫鉛合金(SnPb)、錫銅合金 (SnCu)、錫鋅銦合金(SnZnIn)或錫銀銻合金(SnAgSb)或任何合適的材料所組成。如果焊 料層114原本包含銅(例如，錫銀銅合金(SnAgCu，SAC)或錫銅合金(Sn-Cu)等)，則薄的 銅蓋層112可提供銅來源，以與擴(kuò)散阻擋層110和焊料層114反應(yīng)形成一銅鎳錫合金介金 屬化合物((Cu，Ni)xSny IMC)。銅鎳錫合金介金屬化合物((Cu，Ni)xSny IMC)對于焊料具有 良好粘著性。此外，經(jīng)由回焊與其他熱退火之后，焊料的體積并不會改變，若體積改變可能 會引起可靠度的問題(reliability issue)。本發(fā)明的優(yōu)點包括于銅柱凸塊上形成良好粘著性的介金屬化合物(IMC)，且形成 整體可靠的結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員應(yīng)能了解的是，本發(fā)明也有許多其他實施例的變化。雖然本發(fā)明已以多個優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明，任何所屬 技術(shù)領(lǐng)域中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動與潤飾， 因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
一種柱狀結(jié)構(gòu)的形成方法，包括以下步驟形成一銅柱層；沉積一擴(kuò)散阻擋層于該銅柱層之上；以及形成一介金屬化合物于該擴(kuò)散阻擋層之上。
2.如權(quán)利要求1所述的柱狀結(jié)構(gòu)的形成方法，其中形成該介金屬化合物包括以下步驟沉積一銅蓋層于該擴(kuò)散阻擋層之上； 沉積一焊料層于該銅蓋層之上；以及 熱處理該銅蓋層與該焊料層以形成該介金屬化合物。
3.如權(quán)利要求2所述的柱狀結(jié)構(gòu)的形成方法，為了決定該介金屬化合物的厚度，還包 括控制該銅蓋層的厚度。
4.如權(quán)利要求2所述的柱狀結(jié)構(gòu)的形成方法，其中熱處理以形成該介金屬化合物，其 中該介金屬化合物由銅-鎳-錫合金所組成且厚度為約7 μ m。
5.如權(quán)利要求1所述的柱狀結(jié)構(gòu)的形成方法，形成該介金屬化合物之前還包括沉積一 厚度為約0. 01 μ m-o. 1 μ m的金于該擴(kuò)散阻擋層之上。
6.如權(quán)利要求1所述的柱狀結(jié)構(gòu)的形成方法，其中該擴(kuò)散阻擋層包括鎳、含磷的鎳、含 釩的鎳或上述的組合。
7.一種柱狀結(jié)構(gòu)，包括 一銅柱層；一擴(kuò)散阻擋層形成于該銅柱層之上；一介金屬化合物形成于該擴(kuò)散阻擋層之上；以及一焊料層于該介金屬化合物之上。
8.如權(quán)利要求7所述的柱狀結(jié)構(gòu)，其中該擴(kuò)散阻擋層包括鎳、含磷的鎳、含釩的鎳或上 述的組合。
9.如權(quán)利要求7所述的柱狀結(jié)構(gòu)，其中該介金屬化合物由銅-鎳-錫合金所組成且厚 度為約7 μ m。
10.一種倒裝芯片接合結(jié)構(gòu)，包括 一印刷電路板；以及一半導(dǎo)體晶片，其與該印刷電路板倒裝芯片接合，其中該半導(dǎo)體晶片包括一柱狀結(jié)構(gòu)， 該柱狀結(jié)構(gòu)包括 一銅柱層；一擴(kuò)散阻擋層形成于該銅柱層之上；一介金屬化合物形成于該擴(kuò)散阻擋層之上；以及一焊料層，用以倒裝芯片接合該印刷電路板。
全文摘要
本發(fā)明提供一種于銅柱結(jié)構(gòu)之上形成良好粘著性的介金屬化合物的柱狀結(jié)構(gòu)的形成方法與柱狀結(jié)構(gòu)及倒裝芯片接合結(jié)構(gòu)。該方法包括沉積銅以形成銅柱層；沉積擴(kuò)散阻擋層于銅柱層之上；沉積銅蓋層于擴(kuò)散阻擋層之上，其中于銅蓋層與擴(kuò)散阻擋層之間形成介金屬化合物(IMC)；以及焊料層形成于銅蓋層之上。介金屬化合物對于銅柱結(jié)構(gòu)具有良好的粘著性，且介金屬化合物的厚度由銅蓋層的厚度決定，且擴(kuò)散阻擋層限制銅從銅柱層中擴(kuò)散到焊料層。于沉積銅蓋層之前，方法中還包括沉積一薄層于擴(kuò)散阻擋層之上，以增進(jìn)濕潤性(wetability)。本發(fā)明的優(yōu)點包括于銅柱凸塊上形成良好粘著性的介金屬化合物(IMC)，且形成整體可靠的結(jié)構(gòu)。
文檔編號H01L23/495GK101944496SQ20101022259
公開日2011年1月12日 申請日期2010年7月2日 優(yōu)先權(quán)日2009年7月2日
發(fā)明者余振華, 林俊成 申請人:臺灣積體電路制造股份有限公司