專利名稱：增強芯片封裝時抗壓能力的方法及其芯片的制作方法
技術領域：
本發(fā)明涉及半導體制造技術，尤其涉及一種增強芯片封裝時抗壓能力的方法及其芯片。
背景技術：
以下簡單介紹65nm以下半導體器件的制造工藝如圖IA所示，在襯基101上形成有源區(qū)及間隔有源區(qū)的隔離槽102，所述有源區(qū) 包括形成于所述襯基101表面上的柵極以及形成于所述襯基101表面下方、所述柵極兩側 的源區(qū)和漏區(qū)，所述隔離槽102位于所述襯基101表面下方，所述柵極的兩側形成有側墻 106 ；在圖IA中，柵極103a、源區(qū)104a和漏區(qū)105a形成P型場效應晶體管，柵極103b、 源區(qū)104b和漏區(qū)105b形成N型場效應晶體管；如圖IB所示，在所述襯基101、隔離槽102、柵極及側墻106的表面上淀積第一金 屬層間絕緣層107，拋光該第一金屬層間絕緣層107使所述第一金屬層間絕緣層107的表面 平坦；如圖IC所示，通過光刻、刻蝕，在所述第一金屬層間絕緣層107內刻蝕出通孔 108 (vias)，所述通孔108用于形成連接有源區(qū)與金屬互連線的金屬塞；如圖ID所示，淀積金屬填充所述通孔108，該金屬覆蓋所述第一金屬層間絕緣層 107的表面，接著拋光所述金屬，直至露出所述第一金屬層間絕緣層107，在所述第一金屬 層間絕緣層107內形成金屬塞109 ；所述金屬為銅；如圖IE所示，在所述第一金屬層間絕緣層107和金屬銅塞109的表面上淀積第一 絕緣介質層110，拋光該第一絕緣介質層110使所述第一絕緣介質層110的表面平坦；如圖IF所示，通過光刻、刻蝕，在所述第一絕緣介質層110內刻蝕出通孔111，所述 通孔111用于形成金屬互連線，所述金屬互連線用于連接所述襯基101上的元件；如圖IG所示，淀積金屬銅填充所述通孔111，拋光所述金屬銅，直至露出所述第一 絕緣介質層110，在所述第一絕緣介質層110內形成第一金屬互連線112 ；如圖IH所示，淀積第二金屬層間絕緣層113，拋光該第二金屬層間絕緣層113使所 述第二金屬層間絕緣層113的表面平坦；如圖II所示，通過光刻、刻蝕，在所述第二金屬層間絕緣層113內刻蝕出通孔114， 所述通孔114用于連接所述第一金屬互連線112與下一金屬互連線；如圖IJ所示，淀積金屬銅填充所述通孔114，拋光所述金屬銅，直至露出所述第二 金屬層間絕緣層113，在所述第二金屬層間絕緣層113內形成金屬銅塞115 ；如圖IK所示，采用相同方法制作第二絕緣介質層及其內的第二金屬互連線、第三 金屬層間絕緣層及其內的金屬銅塞、第三絕緣介質層及其內的第三金屬互連線、第四金屬 層間絕緣層及其內的金屬銅塞、第四絕緣介質層及其內的第四金屬互連線116，再淀積一鈍化層117，該鈍化層覆蓋整個表面。為減小介電系數(shù)(dielectric coefficient)，在65nm以下的半導體器件的制 造工藝中，通過淀積無定形材料(amorphous materials)形成每一層金屬層間絕緣層 (intermetal dielectric, IMD)和絕緣介質層。由無定形材料淀積形成的金屬層間絕緣 層IMD和絕緣介質層其內存在空洞，因此，這樣的金屬層間絕緣層IMD和絕緣介質層非常脆 弱，抗壓能力差，在后續(xù)芯片封裝(chippackage)鍵合引線時，脆弱的金屬層間絕緣層IMD 和絕緣介質層容易在壓力作用下坍塌，從而使芯片報廢。

發(fā)明內容
本發(fā)明的目的在于提供一種增強芯片封裝時抗壓能力的方法及其芯片，可提高芯 片抗壓力能力，從而提高芯片制造的可靠性(reliability)。為了達到上述的目的，本發(fā)明提供一種增強芯片封裝時抗壓能力的方法，在每一 金屬層間絕緣層掩模版的冗余區(qū)及每一金屬互連線掩模版的冗余區(qū)內增設用于形成通孔 的圖案，第η金屬互連線掩模版的冗余區(qū)內增設的圖案與第η金屬層間絕緣層掩模版的冗 余區(qū)內增設的圖案相對應，第η+1金屬層間絕緣層掩模版的冗余區(qū)內增設的圖案與第η金 屬互連線掩模版的冗余區(qū)內增設的圖案相對應，其中，η = 1,2,3,……，N。上述增強芯片封裝時抗壓能力的方法，其中，該芯片包括一襯基、多個依次交替疊 置的金屬層間絕緣層和絕緣介質層及一鈍化層，使用所述第η金屬層間絕緣層掩模版在芯 片第η金屬層間絕緣層的冗余區(qū)內刻蝕出通孔，使用所述第η金屬互連線掩模版在芯片第 η絕緣介質層的冗余區(qū)內刻蝕出通孔。上述增強芯片封裝時抗壓能力的方法，其中，所述第η絕緣介質層的冗余區(qū)內的 通孔與所述第η金屬層間絕緣層的冗余區(qū)內相應的通孔相通，所述第η+1金屬層間絕緣 層的冗余區(qū)內的通孔與所述第η絕緣介質層的冗余區(qū)內相應的通孔相通，其中，η = 1,2, 3，......，Ν0上述增強芯片封裝時抗壓能力的方法，其中，所述金屬層間絕緣層的冗余區(qū)內的 通孔與所述絕緣介質層的冗余區(qū)內的通孔依次交替疊加從所述襯基延伸至所述鈍化層。上述增強芯片封裝時抗壓能力的方法，其中，所述第η金屬層間絕緣層的冗余區(qū) 內的各個通孔相互隔離，所述第η絕緣介質層的冗余區(qū)內的各個通孔相互隔離。本發(fā)明提供的另一技術方案是，一種芯片，包括一襯基、多個依次交替疊置的金屬 層間絕緣層和絕緣介質層及一鈍化層，該芯片的冗余區(qū)內設有至少一金屬柱子，所述金屬 柱子從所述襯基延伸至所述鈍化層，該金屬柱子在所述襯基內設有接地端。上述芯片，其中，所述金屬柱子與該芯片的其他電路電學隔離。上述芯片，其中，所述金屬柱子由所述金屬層間絕緣層的冗余區(qū)內的金屬塞與所 述絕緣介質層的冗余區(qū)內的金屬線依次交替疊加形成。上述芯片，其中，所述金屬柱子為銅柱子。本發(fā)明的增強芯片封裝時抗壓能力的方法及其芯片，芯片冗余區(qū)內的銅柱子在芯片封裝鍵合引線的過程中起支撐作用，保護各金屬層間絕緣層IMD和絕緣介質層不坍塌， 提高了 65nm以下芯片制造的可靠性；本發(fā)明的增強芯片封裝時抗壓能力的方法及其芯片，不需要額外增加掩模版，只需要對現(xiàn)有技術的掩模版的圖案稍作修改即可，不增加制作成本；本發(fā)明的增強芯片封裝時抗壓能力的方法及其芯片，芯片冗余區(qū)內的各根銅柱子 從所述襯基一直延伸至所述鈍化層，有效防止產生不期望的電容，影響芯片電學性能。


本發(fā)明的增強芯片封裝時抗壓能力的方法及其芯片由以下的實施例及附圖給出。圖IA 圖IK是現(xiàn)有技術中制造65nm以下半導體器件的工藝流程圖。圖2A 圖21是使用本發(fā)明增強芯片封裝時抗壓能力的方法制造65nm以下半導 體器件的工藝流程圖。
具體實施例方式以下將結合圖2A 圖21對本發(fā)明的增強芯片封裝時抗壓能力的方法及其芯片作 進一步的詳細描述。本發(fā)明增強芯片封裝時抗壓能力的方法，在每一金屬層間絕緣層掩模版的冗余區(qū) 及每一金屬互連線掩模版的冗余區(qū)內增設用于形成通孔的圖案，第η金屬互連線掩模版的 冗余區(qū)內增設的圖案與第η金屬層間絕緣層掩模版的冗余區(qū)內增設的圖案相對應，第η+1 金屬層間絕緣層掩模版的冗余區(qū)內增設的圖案與第η金屬互連線掩模版的冗余區(qū)內增設 的圖案相對應，其中，η = 1，2，3，……，N。參見圖21，本發(fā)明芯片包括一襯基201、多個依次交替疊置的金屬層間絕緣層和 絕緣介質層及一鈍化層217，該芯片的冗余區(qū)內設有至少一金屬柱子224，所述金屬柱子 224從所述襯基201延伸至所述鈍化層217。仍以65nm以下半導體器件的制造工藝為例，詳細說明本發(fā)明增強芯片封裝時抗 壓能力的方法及其芯片參見圖2A，在襯基201的表面上形成有柵極，所述柵極的兩側形成有側墻206，在 所述襯基201表面下方、所述柵極的兩側形成有源區(qū)和漏區(qū)，圖2A中，柵極203a、源區(qū)204a 和漏區(qū)205a形成P型場效應晶體管，柵極203b、源區(qū)204b和漏區(qū)205b形成N型場效應晶
體管；在所述襯基201的表面下方還形成有隔離槽202，所述隔離槽202用于隔離所述襯 基201上的元件(如，場效應晶體管)；在所述襯基201、隔離槽202、柵極及側墻206的表面上淀積第一金屬層間絕緣層 207，拋光該第一金屬層間絕緣層207使所述第一金屬層間絕緣層207的表面平坦；接下來要在所述第一金屬層間絕緣層207內制作通孔，現(xiàn)有技術中，制作通孔的 目的是為形成連接襯基上的元件與金屬互連線的金屬塞，而本發(fā)明中，在所述第一金屬層 間絕緣層207內，除了制作用于連接元件與金屬互連線的通孔外，還在所述第一金屬層間 絕緣層207的冗余區(qū)(dummy area)內制作一些通孔，所述冗余區(qū)內的通孔不用于連接元件 與金屬互連線；本發(fā)明中，在所述第一金屬層間絕緣層207內制作通孔的步驟是，在所述第一金 屬層間絕緣層207的表面上旋涂一層光刻膠301，在光刻機內，將第一金屬層間絕緣層掩模 版302上的圖案復制到所述光刻膠301上，如圖2B所示，所述第一金屬層間絕緣層掩模版302在其冗余區(qū)內增加了用于形成通孔的圖案，圖2B中，所述第一金屬層間絕緣層掩模版 302上的圖案303a、303b、303c、303d、303e、303f和303g用于形成連接元件與金屬互連線的 通孔(現(xiàn)有技術的掩模版上也設有這些圖案)，所述第一金屬層間絕緣層掩模版302冗余區(qū) 內的圖案304用于在所述第一金屬層間絕緣層207的冗余區(qū)內形成通孔(現(xiàn)有技術的掩模 版上未設有該圖案)，圖2B中，所述第一金屬層間絕緣層掩模版302的冗余區(qū)內只顯示了一 個用于形成通孔的圖案，實際上，所述第一金屬層間絕緣層掩模版302的冗余區(qū)內可包含 多個用于形成通孔的圖案，所述第一金屬層間絕緣層掩模版302上的圖案復制到所述光刻 膠301上后，通過顯影、刻蝕，在所述第一金屬層間絕緣層207內刻蝕出通孔，接著去除所述 第一金屬層間絕緣層207表面上的光刻膠301，完成在所述第一金屬層間絕緣層207內制作 通孔的步驟，如圖2C所示；在圖2C中，通孔208a、208b、208c、208d、208e、208f和208g用于連接元件與金屬 互連線，而冗余區(qū)內的通孔218的作用不在于連接元件與金屬互連線；參見圖2D，淀積金屬銅填充所述第一金屬層間絕緣層207內的所有通孔 ，拋光所 述金屬銅，直至露出所述第一金屬層間絕緣層207，在所述第一金屬層間絕緣層207內形成 金屬銅塞；圖2D中，對應于所述通孔208a、208b、208c、208d、208e、208f和208g的金屬銅塞 分別是209a、209b、209c、209d、209e、209f和209g，對應于所述通孔218的金屬銅塞是219 ；參見圖2E，在所述第一金屬層間絕緣層207和金屬銅塞的表面上淀積第一絕緣介 質層210，拋光該第一絕緣介質層210使所述第一絕緣介質層210的表面平坦；接著要在所述第一絕緣介質層210內制作通孔，現(xiàn)有技術中，在所述第一絕緣介 質層210內制作通孔是為了形成金屬互連線，形成的金屬互連線用于連接所述襯基201上 的元件，而本發(fā)明中，在所述第一絕緣介質層210內，除了制作用于形成連接元件的金屬互 連線的通孔外，還在所述第一絕緣介質層210的冗余區(qū)內制作一些通孔，所述第一絕緣介 質層210冗余區(qū)內的各個通孔既互不相通，也不與非冗余區(qū)內的通孔相通(非冗余區(qū)內有 些通孔是相通的)；在所述第一絕緣介質層210內制作通孔的步驟是，在所述第一絕緣介質層210的 表面上旋涂一層光刻膠401，在光刻機內，將第一金屬互連線掩模版402上的圖案復制到 所述光刻膠401上，如圖2F所示，所述第一金屬互連線掩模版402在其冗余區(qū)內增加了用 于形成通孔的圖案，圖2F中，所述第一金屬互連線掩模版402上的圖案403a、403b、403c、 403d.403e.403f和403g用于形成連接元件的金屬互連線的通孔(現(xiàn)有技術的掩模版上也 設有這些圖案)，所述第一金屬互連線掩模版402冗余區(qū)內的圖案404用于在所述第一絕緣 介質層210的冗余區(qū)內形成通孔(現(xiàn)有技術的掩模版上未設有該圖案)，所述第一金屬互連 線掩模版402上的圖案復制到所述光刻膠401上后，通過顯影、刻蝕，在所述第一絕緣介質 層210內刻蝕出通孔，接著去除所述第一絕緣介質層210表面上的光刻膠401，完成在所述 第一絕緣介質層210內制作通孔的步驟，如圖2G所示；在圖2G中，通孔211a、211b、211c、211d、211e、211f和211g用于形成連接元件的 金屬互連線，而冗余區(qū)內的通孔220的作用不在于形成連接元件的金屬互連線；圖2G中，所述第一絕緣介質層210冗余區(qū)內的通孔220與所述第一金屬層間絕緣 層207冗余區(qū)內的金屬銅塞219相通；
參見圖2H，淀積金屬銅填充所述第一絕緣介質層210內的所有通孔，拋光所述金 屬銅，直至露出所述第一絕緣介質層210，在所述第一絕緣介質層210的非冗余區(qū)內形成金 屬互連線212a、212b、212c、212d、212e、212f和212g，在所述第一絕緣介質層210的冗余區(qū) 內形成金屬線221，所述金屬互連線212a、212b、212c、212d、212e、212f和212g用于連接所 述襯基201上的元件，所述金屬線221與所述金屬銅塞219相通，所述金屬線221的作用不 在于連接所述襯基201上的元件；之后，制作第二金屬層間絕緣層及其內的金屬銅塞，制作第二金屬層 間絕緣層及 其內的金屬銅塞的方法與制作第一金屬層間絕緣層及其內的金屬銅塞的方法相同，同樣 地，在第二金屬層間絕緣層掩模版的冗余區(qū)內增加用于形成通孔的圖案，在所述第二金屬 層間絕緣層的冗余區(qū)形成金屬銅塞222，該金屬銅塞222與所述金屬線221相通；制作第二絕緣介質層及其內的金屬互連線/金屬線的方法與制作第一絕緣介質 層及其內的金屬互連線/金屬線的方法相同，同樣地，在第二金屬互連線掩模版的冗余區(qū) 內增加用于形成通孔的圖案，在所述第二絕緣介質層的冗余區(qū)內形成金屬線223，所述金屬 線223與金屬銅塞222相通；采用相同方法制作出第三金屬層間絕緣層及其內的金屬銅塞、第三絕緣介質層及 其內的金屬互連線/金屬線、第四金屬層間絕緣層及其內的金屬銅塞、第四絕緣介質層及 其內的金屬互連線/金屬線，再淀積一鈍化層217，該鈍化層覆蓋整個表面，如圖21所示；各金屬層間絕緣層及各絕緣介質層的材料均采用無定形材料。同一金屬層間絕緣層冗余區(qū)內的各個金屬銅塞既互不相通，也不與同一金屬層間 絕緣層非冗余區(qū)內的金屬銅塞相通；同一絕緣介質層冗余區(qū)內的各個金屬線既互不相通， 也不與同一絕緣介質層非冗余區(qū)內的金屬線相通；第η絕緣介質層冗余區(qū)內的各個金屬線 與第η金屬層間絕緣層冗余區(qū)內相應的金屬銅塞相通，第η+1金屬層間絕緣層冗余區(qū)內的 各個與第η絕緣介質層冗余區(qū)內相應的金屬線相通，其中η = 1,2,3,……，N ；如圖21所 示，這樣在芯片的冗余區(qū)內形成一根根銅柱子224 (見圖21虛線圈)，所述芯片冗余區(qū)內的 各根銅柱子之間不形成電連接，即各根銅柱子之間互不相通，所述芯片冗余區(qū)內的各根銅 柱子與芯片非冗余區(qū)內的金屬銅塞、金屬互連線之間不形成電連接，即各根銅柱子與芯片 非冗余區(qū)內的金屬銅塞、金屬互連線之間互不相通；所述芯片冗余區(qū)內的各根銅柱子從所 述襯基201 —直延伸至所述鈍化層217。所述芯片冗余區(qū)內的各根銅柱子在所述襯基201內均設有接地端，防止各根銅柱 子之間產生不期望的電容，影響芯片電學性能。所述芯片冗余區(qū)內的各根銅柱子起到支撐芯片的作用，大大增強了芯片的抗壓力 能力，在后續(xù)芯片封裝鍵合引線的過程中，由于存在銅柱子的支撐作用，各金屬層間絕緣層 IMD和絕緣介質層不會坍塌，也就不會使芯片報廢，提高了 65nm以下芯片制造的可靠性。制作芯片冗余區(qū)內的銅柱子不需要額外增加掩模版，只需要對現(xiàn)有技術的掩模版 的圖案稍作修改即可，因此，不會增加制作成本。
權利要求
一種增強芯片封裝時抗壓能力的方法，其特征在于，在每一金屬層間絕緣層掩模版的冗余區(qū)及每一金屬互連線掩模版的冗余區(qū)內增設用于形成通孔的圖案，第n金屬互連線掩模版的冗余區(qū)內增設的圖案與第n金屬層間絕緣層掩模版的冗余區(qū)內增設的圖案相對應，第n+1金屬層間絕緣層掩模版的冗余區(qū)內增設的圖案與第n金屬互連線掩模版的冗余區(qū)內增設的圖案相對應，其中，n＝1，2，3，……，N。
2.如權利要求1所述的增強芯片封裝時抗壓能力的方法，其特征在于，該芯片包括一 襯基、多個依次交替疊置的金屬層間絕緣層和絕緣介質層及一鈍化層，使用所述第n金屬 層間絕緣層掩模版在芯片第n金屬層間絕緣層的冗余區(qū)內刻蝕出通孔，使用所述第n金屬 互連線掩模版在芯片第n絕緣介質層的冗余區(qū)內刻蝕出通孔。
3.如權利要求2所述的增強芯片封裝時抗壓能力的方法，其特征在于，所述第n絕緣 介質層的冗余區(qū)內的通孔與所述第n金屬層間絕緣層的冗余區(qū)內相應的通孔相通，所述第 n+1金屬層間絕緣層的冗余區(qū)內的通孔與所述第n絕緣介質層的冗余區(qū)內相應的通孔相 通，其中，n = 1,2,3,……，N。
4.如權利要求3所述的增強芯片封裝時抗壓能力的方法，其特征在于，所述金屬層間 絕緣層的冗余區(qū)內的通孔與所述絕緣介質層的冗余區(qū)內的通孔依次交替疊加從所述襯基 延伸至所述鈍化層。
5.如權利要求3或4所述的增強芯片封裝時抗壓能力的方法，其特征在于，所述第n金 屬層間絕緣層的冗余區(qū)內的各個通孔相互隔離，所述第n絕緣介質層的冗余區(qū)內的各個通 孔相互隔離。
6.一種芯片，包括一襯基、多個依次交替疊置的金屬層間絕緣層和絕緣介質層及一鈍 化層，其特征在于，該芯片的冗余區(qū)內設有至少一金屬柱子，所述金屬柱子從所述襯基延伸 至所述鈍化層，該金屬柱子在所述襯基內設有接地端。
7.如權利要求6所述的芯片，其特征在于，所述金屬柱子與該芯片的其他電路電學隔罔。
8.如權利要求6或7所述的芯片，其特征在于，所述金屬柱子由所述金屬層間絕緣層的 冗余區(qū)內的金屬塞與所述絕緣介質層的冗余區(qū)內的金屬線依次交替疊加形成。
9.如權利要求8所述的芯片，其特征在于，所述金屬柱子為銅柱子。
全文摘要
本發(fā)明涉及增強芯片封裝時抗壓能力的方法及其芯片，該方法在每一金屬層間絕緣層掩模版的冗余區(qū)及每一金屬互連線掩模版的冗余區(qū)內增設用于形成通孔的圖案，第n金屬互連線掩模版的冗余區(qū)內增設的圖案與第n金屬層間絕緣層掩模版的冗余區(qū)內增設的圖案相對應，第n+1金屬層間絕緣層掩模版的冗余區(qū)內增設的圖案與第n金屬互連線掩模版的冗余區(qū)內增設的圖案相對應，其中，n＝1，2，3，……，N。本發(fā)明的增強芯片封裝時抗壓能力的方法及其芯片，可提高芯片抗壓力能力，從而提高芯片制造的可靠性。
文檔編號H01L21/60GK101834153SQ20101015370
公開日2010年9月15日 申請日期2010年4月22日 優(yōu)先權日2010年4月22日
發(fā)明者劉正超, 沈亮, 雷強 申請人:上海宏力半導體制造有限公司