技術(shù)編號(hào)：6943683
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造技術(shù)，尤其涉及一種增強(qiáng)芯片封裝時(shí)抗壓能力的方法及其芯片。背景技術(shù)以下簡(jiǎn)單介紹65nm以下半導(dǎo)體器件的制造工藝如圖IA所示，在襯基101上形成有源區(qū)及間隔有源區(qū)的隔離槽102，所述有源區(qū) 包括形成于所述襯基101表面上的柵極以及形成于所述襯基101表面下方、所述柵極兩側(cè) 的源區(qū)和漏區(qū)，所述隔離槽102位于所述襯基101表面下方，所述柵極的兩側(cè)形成有側(cè)墻 106 ；在圖IA中，柵極103a、源區(qū)104a和漏區(qū)105a形成P型場(chǎng)效應(yīng)晶體管，柵...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。