專利名稱：Ldmos及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種LDMOSdaterally diffused M0S，橫向擴散MOS晶體管)器件。
背景技術(shù)：
請參閱圖1，這是現(xiàn)有的LDMOS的剖面示意圖。在ρ型襯底10上具有η型埋層11， 再往上則是η阱12。η阱12的深度通常大于2 μ m,也稱為深η阱。η阱12中有多個隔離 區(qū)13，這些隔離區(qū)13將η阱12中的η阱171和ρ阱172相互隔離。η阱171中具有η型 重摻雜區(qū)181，作為LDMOS器件的漏極。ρ阱172中具有η型重摻雜區(qū)182和ρ型重摻雜區(qū) 183，兩者相連作為LDMOS器件的源極。η阱12之上具有柵氧化層13，再往上為柵極14，作 為LDMOS器件的柵極。柵氧化層13和柵極14兩側(cè)具有側(cè)墻15。柵極14的下方包括隔離 區(qū)13、η阱12和ρ阱172三個部分。上述LDMOS的漂移區(qū)由η阱12和η阱171共同組成。但是η阱171的結(jié)構(gòu)可以省 略，此時漂移區(qū)則只由η阱12所組成。增加η阱171有利于提高LDMOS器件的擊穿電壓。上述LDMOS中，將各部分結(jié)構(gòu)的摻雜類型變?yōu)橄喾?，也是可行的。圖1所示的LDMOS 為對稱結(jié)構(gòu)，實際器件并不要求一定為對稱結(jié)構(gòu)。上述LDMOS中，漏端181和襯底10之間只有一個PN結(jié)隔離，所述PN結(jié)的P區(qū)為 P型襯底10，N區(qū)為η型埋層11、η阱12、η阱171和η型重摻雜區(qū)181。在感性負載和某 些特殊應(yīng)用下，漏端181的電位可能低于零電位，而襯底10始終為零電位，此時漏端181和 襯底10之間的所述PN結(jié)會正向?qū)ǎ@會導(dǎo)致LDMOS器件出現(xiàn)漏電。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種LDMOS器件，杜絕了漏端和襯底之間可能 會導(dǎo)通的問題。為解決上述技術(shù)問題，本發(fā)明LDMOS在襯底10上具有埋層11，再往上則是外延層 20 ；外延層20中有多個隔離區(qū)13，這些隔離區(qū)13將外延層20中的阱12、阱171和阱172 相互隔離；阱12的底部與埋層11相接觸；阱12中具有阱173 ；阱173中具有重摻雜區(qū)184 ； 阱171中具有重摻雜區(qū)181，作為LDMOS器件的漏極；阱172中具有重摻雜區(qū)182和重摻雜 區(qū)183，兩者相連作為LDMOS器件的源極；阱12之上具有柵氧化層13，再往上為柵極14，作 為LDMOS器件的柵極；柵氧化層13和柵極14兩側(cè)具有側(cè)墻15 ；柵極14的下方包括隔離區(qū) 13、η阱171、外延層20和阱172四個部分。上述LDMOS中，襯底10、外延層20、阱172、重摻雜區(qū)183為ρ型；埋層11、阱12、 阱171、重摻雜區(qū)181、重摻雜區(qū)182、重摻雜區(qū)184為η型?；蛘撸鲜鯨DMOS中，襯底10、外延層20、阱172、重摻雜區(qū)183為η型；埋層11、阱 12、阱171、重摻雜區(qū)181、重摻雜區(qū)182、重摻雜區(qū)184為ρ型。上述LDMOS的制造方法包括如下步驟第1步，在ρ型襯底10中以離子注入工藝形成η型埋層11 ；
第2步，在η型埋層11之上以外延工藝生長一層ρ型外延層20 ；第3步，在ρ型外延層20中以離子注入工藝形成η阱12 ；第4步，在ρ型外延層20中形成多個隔離區(qū)13 ；第5步，在ρ型外延層20中以離子注入工藝形成η阱171，同時在η阱12中形成 η 阱 173 ；第6步，在硅片表面形成柵氧化層14、柵極15 ；第7步，在ρ型外延層20中以離子注入工藝形成ρ阱172 ；第8步，在硅片表面形成側(cè)墻16 ；第9步，在η阱171中以離子注入工藝形成η型重摻雜區(qū)181，同時在ρ阱172中 形成η型重摻雜區(qū)182，同時在η阱173中形成η型重摻雜區(qū)184 ；在ρ阱172中以離子注入工藝形成ρ型重摻雜區(qū)183。上述方法中，各步驟離子注入類型相反，所形成的各部分結(jié)構(gòu)的摻雜類型相反，也 是可行的。本發(fā)明LDMOS中，漏端181和襯底之間有兩個PN結(jié)隔離。第一個PN結(jié)的P區(qū)為ρ 型襯底10，N區(qū)為η型埋層11。第二個PN結(jié)的P區(qū)為ρ型外延層20，N區(qū)為η講171和η 型重摻雜區(qū)181。并且LDMOS器件周圍由隔離環(huán)進行隔離，所述隔離環(huán)由η型重摻雜區(qū)184、 η阱173和η阱12所組成。這便完全杜絕了感性負載和某些特殊應(yīng)用下，漏端181和襯底 10之間可能會導(dǎo)通的問題。


圖1是現(xiàn)有的LDMOS的剖面示意圖；圖2是本發(fā)明LDMOS的剖面示意圖。圖中附圖標記說明10為ρ型襯底；11為η型埋層；12為η阱；13為隔離區(qū)；14為柵氧化層；15為柵 極；16為側(cè)墻；171、173為η阱；172為ρ阱；181、182、184為η型重摻雜區(qū)；183為ρ型重 摻雜區(qū)；20為ρ型外延層。
具體實施例方式請參閱圖2，本發(fā)明LDMOS的結(jié)構(gòu)為ρ型襯底10上具有η型埋層11，再往上則是 P型外延層20。ρ型外延層20中有多個隔離區(qū)13，這些隔離區(qū)13將ρ型外延層20中的η 阱12、η阱171和ρ阱172相互隔離。η阱12的底部與η型埋層11相接觸，也就是說η阱 12的深度至少與ρ型外延層20的厚度相同，因此η阱12也稱為深η阱。η阱12中具有η 阱173，η阱173后續(xù)將作為低壓應(yīng)用，因此也稱為低壓η阱。η阱173中具有η型重摻雜區(qū) 184。η阱171后續(xù)也將作為低壓應(yīng)用，因此也稱為低壓η阱。η阱171中具有η型重摻雜 區(qū)181，η型重摻雜區(qū)181作為LDMOS器件的漏極。ρ阱172中具有η型重摻雜區(qū)182和ρ 型重摻雜區(qū)183，η型重摻雜區(qū)182和ρ型重摻雜區(qū)183兩者相連作為LDMOS器件的源極。 η阱12之上具有柵氧化層13，再往上為柵極14。柵極14通常為多晶硅材料，作為LDMOS器 件的柵極。柵氧化層13和柵極14兩側(cè)具有側(cè)墻15，通常為氮化硅材料。柵極14的下方包 括隔離區(qū)13、η阱171、外延層20和阱172四個部分。
上述LDMOS器件中，襯底10、外延層20、阱172、重摻雜區(qū)183改為η型；埋層11、 阱12、阱171、重摻雜區(qū)181、重摻雜區(qū)182、重摻雜區(qū)184改為ρ型，則成為本發(fā)明LDMOS器 件的另一實施例。本發(fā)明LDMOS的漂移區(qū)為η阱171。該漂移區(qū)橫向擴散到柵極14的下方，該漂移 區(qū)的橫向擴散有利于減小LDMOS器件的導(dǎo)通電阻。本發(fā)明LDMOS器件在漏端181和襯底10之間有兩個PN結(jié)隔離。第一個PN結(jié)的 P區(qū)為P型襯底10，N區(qū)為η型埋層11。第二個PN結(jié)的P區(qū)為ρ型外延層20，N區(qū)為η講 171和η型重摻雜區(qū)181。這兩個PN結(jié)可以有效阻止漏端181和襯底10之間可能會導(dǎo)通 的問題。本發(fā)明LDMOS器件的四周還設(shè)置了隔離環(huán)，所述隔離環(huán)由η型重摻雜區(qū)184、η阱 173和η阱12組成。由于η阱12底部與η型埋層11相接觸，因此整個隔離環(huán)底部與η型 埋層11相接觸。圖2所示僅為剖面示意圖，如果從俯視的角度觀察整個電路版圖，則本發(fā) 明LDMOS器件的四周完全被所述隔離環(huán)所包圍，所述隔離環(huán)還與LDMOS器件底部的η型埋 層11相連接形成碗狀結(jié)構(gòu)。如果不設(shè)置所述隔離環(huán)結(jié)構(gòu)，則漏端181和襯底10之間可能 會從隔離環(huán)外圍電路導(dǎo)通。而設(shè)置了所述隔離環(huán)結(jié)構(gòu)之后，漏端181和襯底10之間只能通 過串聯(lián)的兩個PN結(jié)相連接。圖2所示的LDMOS為對稱結(jié)構(gòu)，實際器件并不要求一定為對稱結(jié)構(gòu)。本發(fā)明LDMOS的制造方法包括如下步驟第1步，在ρ型襯底10中以離子注入工藝注入η型雜質(zhì)，如磷、砷、銻等，從而在ρ 型襯底10的表面區(qū)域形成η型埋層11。第2步，在η型埋層11之上以外延工藝生長一層ρ型單晶硅，作為P型外延層20。第3步，在ρ型外延層20中以離子注入工藝注入η型雜質(zhì)，再進行高溫爐退火或 快速熱退火工藝，從而在P型外延層20中形成η阱12。所形成的η阱12的底部要接觸到 η型埋層11上表面，即η阱12的深度至少要等于ρ型外延層20的厚度。η阱12通常也稱 為深η阱、高壓η阱。第4步，在ρ型外延層20中以場氧隔離(LOCOS)工藝或淺槽隔離(STI)工藝制造 多個隔離區(qū)13，這些隔離區(qū)13在ρ型外延層20的上表面處，隔離區(qū)13通常為氧化硅或其 他介質(zhì)材料。第5步，在ρ型外延層20中以離子注入工藝注入η型雜質(zhì)，從而在ρ型外延層20 中形成η阱171，同一步離子注入也同時在η阱12中形成η阱173。η阱171、173通常也稱 為低壓η阱。所述η阱171至少將一個隔離區(qū)13在橫向上包圍。第6步，在硅片表面淀積或熱氧化生長一層氧化硅，再淀積一層多晶硅，以光刻和 刻蝕工藝刻蝕所述多晶硅和氧化硅，形成柵極15及其下方的柵氧化層14。柵極15通常為 多晶硅，也可以是其他高k金屬。此時，柵極15的下方已包括隔離區(qū)13、η阱171和ρ型外延層20。第7步，在ρ型外延層20中以離子注入工藝注入ρ型雜質(zhì)，從而在ρ型外延層20 中形成ρ阱172。P阱172通常也稱為低壓P阱。如圖2所示，這一步離子注入窗口在兩個柵極14之間，所形成的ρ阱172延伸到柵極15的下方，但不與η阱171相接觸。η阱171和ρ阱172之間還具有部分的ρ型外延 層20。此時，柵極15的下方包括隔離區(qū)13、η阱171、ρ型外延層20和ρ阱172。第8步，在硅片表面淀積一層介質(zhì)，如氮化硅等，反刻該層介質(zhì)直至刻蝕到ρ型外 延層20時停止刻蝕，此時在柵氧化層14和多晶硅柵極15的兩側(cè)形成有側(cè)墻16。第9步，在η阱171中以離子注入工藝(源漏注入)注入η型雜質(zhì)，從而在η阱 171中形成η型重摻雜區(qū)181，同一步離子注入也同時在ρ阱172中形成η型重摻雜區(qū)182， 且同時在η阱173中形成η型重摻雜區(qū)184。在ρ阱172中以離子注入工藝注入ρ型雜質(zhì)，從而在ρ阱172中形成ρ型重摻雜 區(qū) 183。上述方法中，各步驟離子注入類型相反，所形成的各部分結(jié)構(gòu)的摻雜類型相反，也 是可行的。上述方法各步驟的順序、工藝僅為示例，在相同原理下，半導(dǎo)體集成電路制造領(lǐng)域 的一般技術(shù)人員可以采用其他順序或工藝的制造方法。綜上所述，本發(fā)明公開了一種LDMOS及其制造方法，可以有效避免漏端和襯底之 間在特殊應(yīng)用時的導(dǎo)通問題。
權(quán)利要求
1.一種LDM0S，其特征是，在襯底(10)上具有埋層(11)，再往上則是外延層00)；外延 層(20)中有多個隔離區(qū)(13)，這些隔離區(qū)(13)將外延層(20)中的阱(12)、阱(171)和阱 (172)相互隔離；講(12)的底部與埋層(11)相接觸；講(12)中具有阱(173)；講(173)中 具有重摻雜區(qū)(184)；阱(171)中具有重摻雜區(qū)(181)，作為LDMOS器件的漏極；阱(172)中 具有重摻雜區(qū)(182)和重摻雜區(qū)(183)，兩者相連作為LDMOS器件的源極；講(12)之上具有 柵氧化層(13)，再往上為柵極(14)，作為LDMOS器件的柵極；柵氧化層(13)和柵極(14)兩 側(cè)具有側(cè)墻(15)；柵極(14)的下方包括隔離區(qū)(13)、η阱(171)、外延層(20)和阱(172) 四個部分。
2.根據(jù)權(quán)利要求1所述的LDM0S，其特征是，所述襯底(10)、外延層(20)、阱(172)、重 摻雜區(qū)(183)為ρ型；埋層(11)、阱(12)、阱(171)、重摻雜區(qū)(181)、重摻雜區(qū)(182)、重摻 雜區(qū)(184)為η型；或者，所述襯底(10)、外延層(20)、阱(172)、重摻雜區(qū)(183)為η型；埋層(11)、阱 (12)、阱(171)、重摻雜區(qū)(181)、重摻雜區(qū)(182)、重摻雜區(qū)(184)為ρ型。
3.根據(jù)權(quán)利要求1所述的LDM0S，其特征是，所述漏端(181)和襯底(10)之間有兩個 PN結(jié)隔離；第一個PN結(jié)的P區(qū)為ρ型襯底(10)，Ν區(qū)為η型埋層(11)；第二個PN結(jié)的P區(qū) 為P型外延層00)，N區(qū)為η阱(171)和η型重摻雜區(qū)(181)。
4.根據(jù)權(quán)利要求1所述的LDM0S，其特征是，所述LDMOS的四周有隔離環(huán)結(jié)構(gòu)，所述隔 離環(huán)結(jié)構(gòu)由η型重摻雜區(qū)(184)、η阱(173)和η阱(12)組成，所述隔離環(huán)結(jié)構(gòu)底部與η型 埋層(11)相接觸。
5.根據(jù)權(quán)利要求1所述的LDM0S，其特征是，所述LDMOS的漂移區(qū)為η阱(171)，η阱 (171)延伸到柵極(14)的下方。
6.如權(quán)利要求1所述的LDMOS的制造方法，其特征是，包括如下步驟 第1步，在P型襯底(10)中以離子注入工藝形成η型埋層(11)；第2步，在η型埋層(11)之上以外延工藝生長一層ρ型外延層00)； 第3步，在ρ型外延層00)中以離子注入工藝形成η阱(12)； 第4步，在ρ型外延層00)中形成多個隔離區(qū)(13)；第5步，在ρ型外延層00)中以離子注入工藝形成η阱(171)，同時在η阱(12)中形 成η 阱(173)；第6步，在硅片表面形成柵氧化層(14)、柵極(15)； 第7步，在ρ型外延層00)中以離子注入工藝形成ρ阱(172)； 第8步，在硅片表面形成側(cè)墻(16)；第9步，在η阱(171)中以離子注入工藝形成η型重摻雜區(qū)(181)，同時在ρ阱(172) 中形成η型重摻雜區(qū)(182)，同時在η阱(173)中形成η型重摻雜區(qū)(184)； 在ρ阱(172)中以離子注入工藝形成ρ型重摻雜區(qū)(183)。
全文摘要
本發(fā)明公開了一種LDMOS，在漏端(181)和襯底(10)之間有兩個PN結(jié)隔離。第一個PN結(jié)的P區(qū)為p型襯底(10)，N區(qū)為n型埋層(11)。第二個PN結(jié)的P區(qū)為p型外延層(20)，N區(qū)為n阱(171)和n型重摻雜區(qū)(181)。本發(fā)明LDMOS器件的四周還設(shè)置了隔離環(huán)，所述隔離環(huán)由n型重摻雜區(qū)(184)、n阱(173)和n阱(12)組成。整個隔離環(huán)底部與n型埋層(11)相接觸。本發(fā)明還公開了所述LDMOS的制造方法。本發(fā)明可以有效阻止漏端(181)和襯底(10)之間可能會導(dǎo)通的問題。
文檔編號H01L21/761GK102088022SQ200910201890
公開日2011年6月8日 申請日期2009年12月3日 優(yōu)先權(quán)日2009年12月3日
發(fā)明者張帥, 董科 申請人:上海華虹Nec電子有限公司