專利名稱：橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件及其制 造方法。
背景技術(shù)：
橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)是一種多數(shù)載流子器件 (majority carrier device)，也是具有快速切換響應(yīng)和高輸入阻抗的橫向型電 源器件的代表。圖1是顯示傳統(tǒng)LDMOS器件結(jié)構(gòu)的橫截面圖。參見該圖，半導(dǎo)體襯底 100被器件隔離層(device isolation layer) 105劃分成設(shè)置在左邊的低壓MOS (LVMOS)區(qū)A和設(shè)置在右邊的高壓MOS (HVMOS)區(qū)B。LVMOS區(qū)A和HVMOS區(qū)B包括柵電極115和125、柵極介電層135 和200、源極區(qū)145和180、源電極155和185、漏極區(qū)150和190、漏電極 160和195、間隔件120和130以及P型阱區(qū)140和165。 HV MOS區(qū)B還 包括N型阱區(qū)170。另夕卜，HV MOS區(qū)B包括在P型阱區(qū)165中形成的P 型體(P-typebody) 175和用作漏極擴(kuò)展的器件隔離層110。通常，在HV MOS區(qū)超過30V的情形中，漏極擴(kuò)展器件隔離層110形 成在柵電極125和漏極區(qū)190之間，以防止電場(chǎng)在柵電極125的邊緣的聚集 中(concentration)。漏極擴(kuò)展器件隔離層IIO可以是局部氧化硅(LOMOS) 層。在亞微型(submicnm) HV MOS的情況中，漏極擴(kuò)展器件隔離層110 可以具有淺溝槽隔離(STI)結(jié)構(gòu)。這里，漏極擴(kuò)展器件隔離層IIO可以是擴(kuò)展以延長(zhǎng)高壓電流的通道的柵極介電層200的一部分。源極區(qū)180產(chǎn)生的電流流過(passing through)臨 近漏極擴(kuò)展器件隔離層U0表面的硅、沿(along)該硅流動(dòng)或流入該硅，以 流向漏極區(qū)190。盡管上述結(jié)構(gòu)的器件隔離層可提高擊穿電壓，但另一方面，其增加導(dǎo)通電阻Ron。因此，電流驅(qū)動(dòng)能力可能低于理想情況。尤其是，當(dāng)器件隔離層U0具有STI結(jié)構(gòu)，鄰接?xùn)艠O介電層200的邊界部分易受高壓電流的影響。因此，當(dāng)電場(chǎng)聚集時(shí)，可能引起表面擊穿。因此， 設(shè)計(jì)一種具有最小導(dǎo)通電阻、同時(shí)保持與導(dǎo)通電阻處于這種關(guān)系的擊穿電壓 的電源器件變得很重要。發(fā)明內(nèi)容因此，本發(fā)明指向一種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件 及其制造方法，其基本避免了由現(xiàn)有技術(shù)的局限和缺陷所引起的一種或多種 問題。本發(fā)明的目的在于提供一種能夠增大擊穿電壓、同時(shí)降低器件導(dǎo)通電阻 (例如，具有與現(xiàn)有技術(shù)基本相同的尺寸)的LDMOS器件及其制造方法。在隨后的說明書中將部分地闡述本發(fā)明的其它優(yōu)點(diǎn)、目的和特征，本發(fā) 明的一部分優(yōu)點(diǎn)、目的和特征通過以下分析對(duì)本領(lǐng)域技術(shù)人員來說是顯而易 見的，或可以通過實(shí)踐本發(fā)明而得到。通過在撰寫的說明書、權(quán)利要求書以 及隨附的附圖中具體指出的結(jié)構(gòu)可以實(shí)現(xiàn)并獲得本發(fā)明的目的和其它優(yōu)點(diǎn)。為了達(dá)到這些目的并獲得其它優(yōu)點(diǎn)，根據(jù)本發(fā)明的目的，如在此實(shí) 施和寬泛描述的，LDMOS器件包括形成在半導(dǎo)體襯底上的器件隔離層 和具有深度比器件隔離層淺的雙溝槽結(jié)構(gòu)的漏極擴(kuò)展器件隔離層；柵極 介電層和柵電極，形成在所述半導(dǎo)體襯底上以與所述漏極擴(kuò)展器件隔離 層鄰接；間隔件，位于所述柵電極的兩側(cè)上；源極區(qū)，形成在所述柵電 極一側(cè)的阱區(qū)中；以及漏極區(qū)，位于所述柵電極的相對(duì)側(cè)的包括所述漏 極擴(kuò)展器件隔離層的阱區(qū)中。本發(fā)明的另一方面中， 一種LDMOS器件的制造方法，包括在半導(dǎo) 體襯底上形成氧化層；通過局部地蝕刻所述氧化層和所述半導(dǎo)體襯底，形成 第一溝槽和第二溝槽；形成與所述第二溝槽重疊的小溝槽，以使所述第二溝槽具有階梯形式；以及嵌入介電層，以使所述第一溝槽形成用于限定半導(dǎo) 體器件區(qū)的器件隔離層，并且使具有所述階梯結(jié)構(gòu)的所述第二溝槽形成 漏極擴(kuò)展器件隔離層。應(yīng)理解的是，上文對(duì)本發(fā)明的一般性闡述和隨后的詳細(xì)闡述都是示例 性、解釋性的，旨在提供對(duì)所要求保護(hù)的發(fā)明的進(jìn)一步解釋。


所包括的附圖提供對(duì)本發(fā)明的進(jìn)一步理解，其被并入并構(gòu)成本申請(qǐng)一部 分，所述附圖示出了本發(fā)明的實(shí)施例，并與說明書一起用來解釋本發(fā)明的原 理，其中-圖1是顯示傳統(tǒng)橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件的結(jié)構(gòu) 的橫截面圖；圖2是顯示根據(jù)本發(fā)明實(shí)施例的示例性LDMOS器件的前驅(qū)物 (precursor)結(jié)構(gòu)的橫截面圖，其中，在該LDMOS器件中，氧化層和氮化 層形成在半導(dǎo)體襯底上；圖3是根據(jù)本發(fā)明實(shí)施例的示例性LDMOS器件進(jìn)一步的前驅(qū)物結(jié)構(gòu)的 橫截面圖，其中，在該LDMOS器件中，第一溝槽和第二溝槽形成在半導(dǎo)體 襯底上；圖4是示例性LDMOS器件的又進(jìn)一步的前驅(qū)物結(jié)構(gòu)的橫截面圖，其中， 在該LDMOS器件中形成第二光致抗蝕劑圖案；圖5是示例性LDMOS器件的示例性襯底結(jié)構(gòu)的橫截面圖，在該LDMOS 器件中形成具有階梯結(jié)構(gòu)的第二溝槽；圖6是示例性LDMOS器件的示例性襯底結(jié)構(gòu)的橫截面圖，在該LDMOS 器件中形成器件隔離層；圖7是示例性LDMOS前驅(qū)物器件的橫截面圖，在該LDMOS前驅(qū)物器件中形成柵電極；以及圖8是顯示根據(jù)本發(fā)明實(shí)施例的示例性LDMOS器件的橫截面圖。
具體實(shí)施方式
將詳細(xì)參考根據(jù)本發(fā)明的示例性實(shí)施例的橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件，在附圖中圖示了本發(fā)明的實(shí)例。只要可能，在所有附 圖中使用相同的附圖標(biāo)記來標(biāo)示相同或相似的部件。在下文的描述中，將僅僅解釋與本發(fā)明直接相關(guān)的特征，而省略關(guān)于眾 所周知的功能、結(jié)構(gòu)和組件的描述，以便不混淆本發(fā)明。應(yīng)理解的是，當(dāng)將諸如層、區(qū)、圖案或結(jié)構(gòu)之類的元件描述為在另一元 件"上"或"以下"時(shí)，該元件可以"直接"設(shè)置在另一元件上，或者該元 件和另一元件之間有一個(gè)或更多個(gè)插入元件從而"間接"設(shè)置在另一元件上。參見圖8，根據(jù)本發(fā)明實(shí)施例的LDMOS器件包括由器件隔離層310分 隔開的低壓MOS (LVMOS)晶體管(或A區(qū))和高壓漏極擴(kuò)展MOS (HV DEMOS)晶體管(或B區(qū))。由于本發(fā)明的示例性LDMOS器件與HV DEMOS 區(qū)B的結(jié)構(gòu)相關(guān)，所以在圖2至圖7中僅示出了 HV DEMOS區(qū)B。圖2是顯示了在半導(dǎo)體襯底300上形成氧化層375a和氮化層430的狀 態(tài)下的LDMOS器件區(qū)的橫截面圖。更具體地，例如通過物理或化學(xué)氣相沉 積(PVD或CVD)或通過濕式或干式熱氧化，在半導(dǎo)體襯底300上形成氧 化層375a。半導(dǎo)體襯底300可包括例如單晶硅襯底或主要由例如單晶硅襯底 構(gòu)成。接著，通常通過PVD或CVD，在氧化層375a上形成氮化層430。例 如，氧化層375a可包括例如厚度約為100-150 A的Si02層、或主要由例如 厚度約為100-150 A的SK)2層構(gòu)成。氮化層540可包括例如厚度約為500-600 A的SigN4層、或主要由例如厚度約為500-600 A的Si3N4層構(gòu)成。氮化層430被用作蝕刻掩膜(例如，用于蝕刻一個(gè)或多個(gè)隔離溝槽的硬 掩膜)。通過隨后的工藝，氧化層375a可形成柵極介電層，這將在下文進(jìn) 行解釋。圖3是顯示了在半導(dǎo)體襯底300中形成第一溝槽310a和第二溝槽320a 的狀態(tài)下的示例性LDMOS器件區(qū)的橫截面圖。在氧化層375a的上部或表面上敷涂或沉積第一光致抗蝕劑。隨后，進(jìn) 行刻線對(duì)齊(reticle alignment)、曝光和顯影，從而形成第一光致抗蝕劑圖 案(未顯示)。接著，使用第一光致抗蝕劑圖案作為蝕刻掩膜，蝕刻氮化層 430、氧化層375a和半導(dǎo)體襯底300上側(cè)的一部分，然后去除第一光致抗蝕 劑圖案。從而，在氮化層430和氧化層375a中形成開口區(qū)。在半導(dǎo)體襯底 300的與氮化層430和氧化層375a中開口區(qū)相對(duì)應(yīng)的位置處形成第一溝槽310a和第二溝槽320a。提供第一溝槽310a以形成器件隔離層，該器件隔離層將LV MOS區(qū)A 與HV DEMOS區(qū)B分隔開，和/或?qū)蓚€(gè)相鄰的HV DEMOS區(qū)彼此隔開。 提供第二溝槽320a以形成至少一部分漏極擴(kuò)展器件隔離層。第二溝槽320a比第一溝槽310a淺。通過調(diào)節(jié)第一光致抗蝕劑圖案的開 口區(qū)的各自的尺寸可控制溝槽310a和320a的深度。例如，氮化層430和氧 化層375a在第二溝槽320a之上的開口可以為0.10至0.35微米，而氮化層 430和氧化層375a在第一溝槽310a之上的開口可以為0.15至1.0微米。可 選擇地，第二溝槽320a的深度可以是1000A-3500A，第一溝槽310a的深度 可以是1500A-6000A。因此，氮化層430和氧化層375a在第二溝槽320a之 上的開口與氮化層430和氧化層375a在第一溝槽310a之上的開口的比率和/ 或第二溝槽320a的深度與第一溝槽310a的深度的比率可以分別為約0.5:1 至約0.8:1。圖4是形成第二光致抗蝕劑圖案440的LDMOS器件的橫截面圖。 用光致抗蝕劑填充第一溝槽310a和第二溝槽320a，并且在經(jīng)圖案化的 氮化層430上形成第二光致抗蝕劑圖案440。第二光致抗蝕劑圖案440的開 口設(shè)置為接近第二溝槽320a，其尺寸小于第二溝槽320a?？蛇x擇地，第二光 致抗蝕劑圖案440中的開口的尺寸(例如寬度)可以與第二溝槽320a相似 或者比第二溝槽320a更大，在這種情況下，開口可以與第二溝槽320a重疊。 圖5是在以階梯結(jié)構(gòu)形成第二溝槽320a和320b的狀態(tài)下的LDMOS器 件的橫截面圖。使用第二光致抗蝕劑圖案440作為蝕刻掩膜，蝕刻氮化層430、氧化層 375a和半導(dǎo)體襯底300上側(cè)的一部分。可相對(duì)于氧化層375a和襯底300選 擇性地蝕刻氮化層430，并且可相對(duì)于襯底300選擇性地蝕刻氧化層375a。 這種蝕刻可以是濕式的(例如使用水性蝕刻劑(aqueous etchant)，如在氮 化層430的情況下使用磷酸水溶液(aqueous phosphoric acid)或在氧化層375a 的情況下使用氫氟酸水溶液(aqueous hydrofluoric acid))。將襯底300蝕 刻到深度小于溝槽320a的深度，從而形成斜坡式側(cè)壁。第二溝槽部分3Mb 的深度可以為第二溝槽部分3203深度的30%-80% (例如40%-65%)。第二 溝槽部分320b的斜度可以相對(duì)于襯底300的水平表面成75。 88° (例如，80° 85° )。然后去除第二光致抗蝕劑圖案440。由此，形成與第二溝槽320a重疊的小溝槽320b，從而將第二溝槽320a 構(gòu)造成階梯式雙溝槽結(jié)構(gòu)。圖6是在形成器件隔離層310和320的狀態(tài)下的LDMOS器件的橫截面圖。用介電層填充第一溝槽310a和第二溝槽320a，該介電層還形成在氮化 層430上。介電層可包括氧化硅(如二氧化硅)，并且可通過化學(xué)氣相沉積 (例如高密度等離子體輔助CVD)來沉積該介電層。在沉積形成淺溝槽隔離 (STI)結(jié)構(gòu)310和320的氧化物之前，可以在溝槽310a、 320a和320b的 暴露區(qū)域中生長(zhǎng)薄的熱氧化層。接著，例如通過化學(xué)機(jī)械拋光(CMP)，使用氮化層430作為拋光停止 層將介電層平坦化，從而形成STI結(jié)構(gòu)310和320。圖7是在形成柵電極380的狀態(tài)下的LDMOS器件的橫截面圖。去除氮化層430，以便形成如圖7所示的器件隔離層310和320。這里， 可使用磷酸溶液通過濕式蝕刻，去除氮化層430。這里，將嵌入到第一溝槽 310a和第二溝槽320a中的介電層的上邊緣圓化，從而得到如圖7所示的器 件隔離層310和320的形狀。在完成器件隔離層310和320之后，通過光刻掩膜和離子注入形成阱區(qū) 350、 395和400 (圖8)。接著，(通常通過熱氧化)在襯底300上形成薄的氧化硅層375a，并且 在器件隔離層310和320以及氧化層375a上形成多晶硅層。氧化層375a的 厚度可以為20-100 A。氧化層375a的厚度可取決于施加到覆蓋的多晶硅柵 電極上的電壓。此外，在沉積多晶硅層之前，可掩蓋(mask)襯底300的相 對(duì)低電壓(LV)區(qū)，并且可以使HV DEMOS區(qū)中的氧化層375a更厚(例 如厚10-50A，例如通過濕式或干式熱氧化)。將多晶硅層和氧化層375a圖 案化，從而形成靠近漏極擴(kuò)展器件隔離層320的柵電極380和柵極介電層 390。一般通過共形毯覆式沉積(conformal blanket deposition) —層或多層介 電層(例如氧化硅和/或氮化硅)并且通過各向異性蝕刻，在柵電極380的兩 側(cè)形成間隔件385。在一個(gè)實(shí)施例中，柵電極380的厚度可以是約200-300A;在另一個(gè)實(shí)施 例中，柵電極的厚度可以是約2000-3000A。圖8是顯示根據(jù)本發(fā)明的示例性實(shí)施例的LDMOS器件的橫截面圖，其 中該LDMOS器件包括LV MOS區(qū)A和HV DEMOS區(qū)B。盡管根據(jù)圖2-圖7只解釋了 HV DEMOS區(qū)B，但可以與HV DEMOS區(qū)B的相應(yīng)部件一起 制造LV MOS區(qū)A的器件隔離層310、 P型阱區(qū)350、柵極介電層375、柵 電極330和間隔件335。在LV MOS區(qū)A的P型阱區(qū)350中注入N+離子，從而在器件隔離層310 和間隔件335之間形成源極區(qū)355和漏極區(qū)365。此外，在HV DEMOS區(qū)B 的P型阱區(qū)395中注入P+離子和N+離子，從而形成P型體405和源極區(qū)410。此外，在HV DEMOS區(qū)B的N型阱區(qū)400中注入N+離子，從而在漏 極擴(kuò)展器件隔離層320和器件隔離層310之間形成漏極區(qū)425。接著，執(zhí)行硅化物處理[例如，對(duì)硅化物形成金屬進(jìn)行毯覆式沉積(例如 通過濺射)，所述金屬例如為鈦、鉭、鎢、鉬、鎳或鈷，然后進(jìn)行退火以形 成導(dǎo)電金屬硅化物]，以分別在LV MOS區(qū)A和HV DEMOS區(qū)B的源極區(qū) 355、405和410以及漏極區(qū)365和425中形成源電極360、415和漏電極370、 420。根據(jù)上述實(shí)施例，由于雙溝槽的階梯結(jié)構(gòu)，使得漏極擴(kuò)展器件隔離層320 的深度可以減小，并且還可改善易受影響的柵極邊緣。結(jié)果，與傳統(tǒng)結(jié)構(gòu)相 比，可縮短電流路徑(path of current)。而且，可阻止施加到漏極端420高 壓偏壓聚集在柵極邊緣。結(jié)果，可降低半導(dǎo)體器件的導(dǎo)通電阻，同時(shí)增大擊 穿電壓。通過以上闡述顯而易見的是，根據(jù)本發(fā)明上述實(shí)施例中任一實(shí)施例的 LDMOS器件及其制造方法，通過使用雙溝槽器件隔離層能夠提高LDMOS 器件的擊穿電壓，同時(shí)降低導(dǎo)通電阻。結(jié)果，可增強(qiáng)半導(dǎo)體器件運(yùn)行的可靠性。對(duì)本領(lǐng)域技術(shù)人員顯而易見的是，在不脫離本發(fā)明的精神和范圍下可對(duì) 本發(fā)明進(jìn)行各種改進(jìn)和變化。因此，本發(fā)明旨涵蓋本公開的改進(jìn)和變化只要 這種改迸和變化落在隨附權(quán)利要求和其等同物的范圍內(nèi)。
權(quán)利要求
1.一種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件的制造方法，即LDMOS器件的制造方法，所述方法包括在半導(dǎo)體襯底上形成氧化層；通過局部地蝕刻所述氧化層和所述半導(dǎo)體襯底，形成第一溝槽和第二溝槽；形成與所述第二溝槽重疊的小溝槽，以使所述第二溝槽具有階梯結(jié)構(gòu)；以及將一層或多層介電層沉積到所述第一溝槽和所述第二溝槽中，以使所述第一溝槽形成用于限定半導(dǎo)體器件區(qū)的器件隔離層，并且使具有所述階梯結(jié)構(gòu)的所述第二溝槽形成漏極擴(kuò)展器件隔離層。
2. 根據(jù)權(quán)利要求1所述的方法，其中形成所述第一溝槽和所述第二溝槽包括在所述氧化層上形成第一光致抗蝕劑圖案，以限定用于所述第一溝槽和所述第二溝槽的區(qū)域；以及使用所述第一光致抗蝕劑圖案作為蝕刻掩膜，蝕刻所述第一溝槽和所述第二溝槽。
3. 根據(jù)權(quán)利要求1所述的方法，其中形成所述小溝槽包括在包括所述第一溝槽、所述第二溝槽和所述氧化層的所述半導(dǎo)體襯底上形成第二光致抗蝕劑圖案，以限定與所述第二溝槽相鄰的用于所述小溝槽的區(qū)域；以及使用所述第二光致抗蝕劑圖案作為蝕刻掩膜，蝕刻所述小溝槽。
4. 根據(jù)權(quán)利要求1所述的方法，其中所述小溝槽比所述第二溝槽淺，所述第二溝槽比所述第一溝槽淺。
5. 根據(jù)權(quán)利要求3所述的方法，其中所述第一溝槽的深度和所述第二溝槽的深度取決于所述第一光致抗蝕劑圖案中相應(yīng)開口的尺寸。
6. 根據(jù)權(quán)利要求4所述的方法，其中所述小溝槽的深度取決于所述第二光致抗蝕劑圖案中相應(yīng)開口的尺寸。
7. 根據(jù)權(quán)利要求1所述的方法，其中，在所述半導(dǎo)體襯底上形成所述氧化層還包括在所述氧化層上形成氮化層；形成所述第一溝槽和所述第二溝槽還包括蝕刻一部分所述氮化層；以及形成所述漏極擴(kuò)展器件隔離層還包括在所述氮化層上沉積介電層并且用所述介電層填充所述第一溝槽和所述第二溝槽，以及使用所述氮化層作為拋光停止層將所述介電層平坦化；以及去除所述氮化層。
8. 根據(jù)權(quán)利要求1所述的方法，其中，所述氮化層包括氮化硅，并且所述氮化層的厚度約為500 600A。
9. 根據(jù)權(quán)利要求8所述的方法，其中，在由所述器件隔離層限定的高壓漏極擴(kuò)展MOS區(qū)中，即HV DEMOS區(qū)中，形成所述漏極擴(kuò)展器件隔離層、阱區(qū)、柵電極、柵極介電層、間隔件、漏極區(qū)和源極區(qū)；以及在制造所述HV DEMOS區(qū)中的各對(duì)應(yīng)部分期間，也在由所述器件隔離層限定的低壓MOS區(qū)上，即LVMOS區(qū)上，形成與所述阱區(qū)、所述柵電極、所述柵極介電層、所述間隔件、所述漏極區(qū)和所述源極區(qū)對(duì)應(yīng)的組成部分。
10. —種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，即LDMOS器件，包括-位于半導(dǎo)體襯底中的器件隔離層和位于所述襯底中的漏極擴(kuò)展器件隔離層，所述漏極擴(kuò)展器件隔離層具有深度比所述器件隔離層淺的雙溝槽結(jié)構(gòu)；柵極介電層和柵電極，位于所述半導(dǎo)體襯底上，與所述漏極擴(kuò)展器件隔離層鄰接；間隔件，位于所述柵電極的兩側(cè)；源極區(qū)，位于所述柵電極一側(cè)的阱區(qū)中；以及漏極區(qū)，位于所述柵電極的相對(duì)側(cè)的圍繞所述漏極擴(kuò)展器件隔離層的阱區(qū)中。
11. 根據(jù)權(quán)利要求10所述的LDMOS器件，其中所述漏極擴(kuò)展器件隔離層具有雙溝槽結(jié)構(gòu)，包括第二溝槽部分，所述第二溝槽的深度小于形成所述器件隔離層的第一溝槽的深度；以及小溝槽部分，所述小溝槽部分的深度小于所述第二溝槽的深度，且所述小溝槽部分位于所述第二溝槽和所述柵電極之間，所述小溝槽部分在其一側(cè)上與所述第二溝槽重疊。
12. 根據(jù)權(quán)利要求10所述的LDMOS器件，其中所述漏極擴(kuò)展器件隔離層、所述阱區(qū)、所述柵電極、所述柵極介電層、所述間隔件、所述漏極區(qū)以及所述源極區(qū)位于由所述器件隔離層限定的高壓漏極擴(kuò)展MOS區(qū)中，即HVDEMOS區(qū)中；以及與所述阱區(qū)、所述柵電極、所述柵極介電層、所述間隔件、所述漏極區(qū)以及所述源極區(qū)對(duì)應(yīng)的組成部分也位于由所述器件隔離層限定的低壓MOS區(qū)中，即LVMOS區(qū)中。
13. 根據(jù)權(quán)利要求12所述的LDMOS器件，其中所述小溝槽的深度是所述第二溝槽的深度的30-80%。
14. 根據(jù)權(quán)利要求12所述的LDMOS器件，其中所述第二溝槽的深度是所述第一溝槽的深度的50-80%。
15. 根據(jù)權(quán)利要求14所述的LDMOS器件，其中位于所述HV DEMOS區(qū)中的柵極介電層比位于所述LV區(qū)中的柵極介電層厚。
16. 根據(jù)權(quán)利要求12所述的LDMOS器件，其中位于所述HV DEMOS區(qū)中的柵電極的厚度與位于所述LV區(qū)中的柵電極的厚度相同。
全文摘要
一種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上形成氧化層；通過局部蝕刻氧化層和半導(dǎo)體襯底來形成第一溝槽和第二溝槽；形成與第二溝槽重疊的小溝槽，以使第二溝槽具有階梯結(jié)構(gòu)；以及沉積一層或多層介電層，使第一溝槽形成用于限定半導(dǎo)體器件區(qū)的器件隔離層，并且使具有所述階梯結(jié)構(gòu)的第二溝槽形成漏極擴(kuò)展器件隔離層。本發(fā)明可提高LDMOS器件的擊穿電壓，同時(shí)降低導(dǎo)通電阻，從而提高器件的操作可靠性。
文檔編號(hào)H01L21/8234GK101625998SQ200910140250
公開日2010年1月13日 申請(qǐng)日期2009年7月9日 優(yōu)先權(quán)日2008年7月9日
發(fā)明者李镕俊 申請(qǐng)人:東部高科股份有限公司