專利名稱：包括驅動晶體管的半導體裝置的制作方法
技術領域：
在此描述的本發(fā)明涉及一種半導體裝置，更具體而言，涉 及一種包括驅動晶體管的半導體裝置。
背景技術：
半導體裝置包括用于存儲數(shù)據(jù)的存儲器裝置、用于處理數(shù) 據(jù)和執(zhí)行計算的邏輯裝置以及用于同時執(zhí)行各種功能的混合裝置。存 儲器裝置的類型包括如果電源中斷則丟失其存儲數(shù)據(jù)的易失性存儲器 裝置和如果去除電源仍保持其存儲數(shù)據(jù)的非易失性存儲器裝置。對高度集成的半導體裝置的要求已提高很多，然而，如果 通過簡單的按比例縮小來將半導體裝置高度集成，則可能存在各種限 制。例如，如果將最小線寬縮小至幾十納米，則用于制造半導體裝置 的工藝裕度會變得縮小。另外，可能難以使半導體裝置中的具有各種 功能的單個組件(例如裝置中的各種驅動電路和/或存儲器單元)的所
有特性最優(yōu)化。

發(fā)明內容
本發(fā)明提供一種針對高度集成而最優(yōu)化的包括驅動晶體 管的半導體裝置。
本發(fā)明還提供一種針對高度集成而最優(yōu)化的包括驅動晶 體管和存儲器單元的半導體裝置。根據(jù)本發(fā)明的一方面， 一種半導體裝置可以包括在襯底中
限定的驅動有源區(qū)和在驅動有源區(qū)處設置的至少三個驅動晶體管。所 述至少三個驅動晶體管共享一個公共源極/漏極；所述至少三個驅動晶
體管分別包括至少三個單獨源極/漏極；所述至少三個單獨源極/漏極相 互獨立，并且所述公共源極/漏極和所述至少三個單獨源極/漏極被設置 在驅動有源區(qū)中。在某些實施例中，驅動有源區(qū)可以包括公共部分和至少三 個分支部分。分支部分可以從公共部分延伸并且可以相互間隔開。分 別地，公共源極/漏極可以設置在至少公共部分中，并且單獨源極/漏極 可以設置在分支部分中。每個驅動晶體管可以包括驅動柵極圖案，該 驅動柵極圖案設置在單獨源極/漏極與公共源極/漏極之間的分支部分 上。在某些實施例中，半導體裝置還可以包括分別與至少三個 驅動晶體管相對應的至少三個單元串。每個單元串可以包括第一選擇 柵極線、多個單元柵極線以及第二選擇柵極線，其中，第一選擇柵極 線、多個單元柵極線以及第二選擇柵極線中的一個被電連接到單獨源 極/漏極中的每一個。在某些實施例中，驅動晶體管控制高于電源電壓的驅動電壓。根據(jù)本發(fā)明的另一方面， 一種半導體裝置可以包括驅動 有源區(qū)，其被限定在襯底中，該驅動有源區(qū)包括公共部分及第一分支 部分、第二分支部分以及第三分支部分，第一至第三分支部分從所述
公共部分延伸并相互間隔開；第一驅動柵極圖案、第二驅動柵極圖案以及第三驅動柵極圖案，其分別與第一分支部分、第二分支部分和第 三分支部分交叉；公共源極/漏極，其設置在至少公共部分中；以及第 一單獨源極/漏極、第二單獨源極/漏極和第三單獨源極/漏極，其分別設
置在第一、第二和第三驅動柵極圖案的一側處的第一、第二和第三分 支部分中，第一至第三單獨源極/漏極相互間隔開。在某些實施例中，半導體裝置還可以包括在襯底的單元區(qū)
中設置的第一單元串、第二單元串以及第三單元串，其中，第一單元
串包括電連接到第一單獨源極/漏極的柵極線；第二單元串包括被電連 接到第二單獨源極/漏極的柵極線；以及第三單元串包括被電連接到第 三單獨源極/漏極的柵極線。在某些實施例中，第一至第三單元串中的每一個可以包括 第一選擇線、多個單元柵極線以及第二選擇柵極線，并且被電連接到 第一至第三單獨源極/漏極的柵極線可以具有相同的類型。
在某些實施例中，可以沿著第一方向順序地布置第一分支 部分、公共部分以及第三分支部分，并且可以沿著與第一方向垂直的 第二方向順序地布置公共部分和第二分支部分。在某些實施例中，半導體裝置還可以包括第一接合 (landing)傳導圖案，其設置在第一單獨源極/漏極上并且平行于第一 驅動柵極圖案；第二接合傳導圖案，其設置在第二單獨源極/漏極上并 且平行于第二驅動柵極圖案；第三接合傳導圖案，其設置在第三單獨 源極/漏極上并且平行于第三驅動柵極圖案；以及公共接合傳導圖案， 其設置在公共源極/漏極上。在某些實施例中，半導體裝置還可以包括第一互連線、
第二互連線以及第三互連線，其分別被電連接到第一至第三單獨源極/
漏極；以及驅動線，其被電連接到公共源極/漏極。
在某些實施例中，驅動有源區(qū)還可以包括從公共部分延伸
并且與第一至第三分支部分間隔開的第四分支部分。在這種情況下，
所述半導體裝置還可以包括第四驅動柵極圖案，其與第四分支部分 交叉；以及第四單獨源極/漏極，其設置在第四驅動柵極圖案的一側處
的第四分支部分中并且與第一至第三單獨源極/漏極間隔開。在某些實施例中，可以沿著第一方向順序地布置第一分支 部分、公共部分以及第三分支部分，并且可以沿著與第一方向垂直的 第二方向順序地布置第二分支部分、公共部分以及第四分支部分。在某些實施例中，半導體裝置還可以包括在襯底的單元
區(qū)中設置的第一單元串、第二單元串、第三單元串以及第四單元串。 第一單元串可以包括被電連接到第一單獨源極/漏極的柵極線，第二單
元串可以包括被電連接到第二單獨源極/漏極的柵極線，第三單元串可 以包括被電連接到第三單獨源極/漏極的柵極線，以及第四單元串可以 包括被電連接到第四單獨源極/漏極的柵極線。在某些實施例中，可以向公共源極/漏極提供比電源電壓更 高的驅動電壓。根據(jù)本發(fā)明的另一方面，半導體裝置可以包括多個驅動
有源區(qū)，其被二維地布置在襯底的驅動電路區(qū)中，每個驅動有源區(qū)包 括公共部分及第一分支部分、第二分支部分以及第三分支部分，第一
至第三分支部分從所述公共部分延伸；第一驅動柵極圖案、第二驅動 柵極圖案以及第三驅動柵極圖案，設置在每個驅動有源區(qū)上，第一、 第二和第三驅動柵極圖案分別與第一分支部分、第二分支部分和第三
分支部分交叉；在每個驅動有源區(qū)中設置的第一單獨源極/漏極、第二 單獨源極/漏極和第三單獨源極/漏極，第一、第二和第三單獨源極/漏極 分別設置在第一至第三驅動柵極圖案的一惻處的第一、第二和第三分支部分中并且相互間隔開；以及在每個驅動有源區(qū)中設置的公共源極/ 漏極，公共源極/漏極被至少設置在公共部分中。在某些實施例中，半導體裝置還可以包括在襯底的單元區(qū) 中設置的第一單元串、第二單元串以及第三單元串。所述驅動有源區(qū) 可以形成多個行?？梢詫⒌谝粏卧牡谝贿x擇柵極線、多個單元柵 極線以及第二選擇柵極線分別電連接到一行中的第一單獨源極/漏極。 可以將第二單元串的第一選擇柵極線、多個單元柵極線以及第二選擇 柵極線分別電連接到一行中的第二單獨源極/漏極?？梢詫⒌谌龁卧?的第一選擇柵極線、多個單元柵極線以及第二選擇柵極線分別電連接 到一行中的第三單獨源極/漏極。在某些實施例中，所述驅動有源區(qū)可以包括第一驅動有 源區(qū)，其構成多個第一行和多個第一列；以及第二驅動有源區(qū)，其構 成多個第二行和多個第二列，其中，在第一方向上交替地布置第一列 和第二列并且在與第一方向垂直的第二方向上交替地布置第一行和第 二行。在某些實施例中，可以沿著第一方向布置每個第一驅動有 源區(qū)的第一分支部分、公共部分以及第三分支部分，并且可以沿著第 一方向布置每個第二驅動有源區(qū)的第一分支部分、公共部分以及第三 分支部分。在這種情況下，在相互鄰近的第一和第二行中，每個第一 驅動有源區(qū)的第二分支部分可以朝著第二行延伸并且每個第二驅動有 源區(qū)的第二分支部分可以朝著第一行延伸。第一方向可以是襯底的單 元區(qū)中的柵極線的縱向方向。在某些實施例中，在相互鄰近的第一行和第二行中，第一 行的第二分支部分和第二行的第二分支部分可以在第一方向上重疊。在某些實施例中，可以沿著第二方向布置每個第一驅動有源區(qū)的第一分支部分、公共部分以及第三分支部分，并且可以沿著第 二方向布置每個第二驅動有源區(qū)的第一分支部分、公共部分以及第三 分支部分。在這種情況下，在相互鄰近的第一列和第二列中，每個第 一驅動有源區(qū)的第二分支部分可以朝著第二列延伸并且每個第二驅動 有源區(qū)的第二分支部分可以朝著第一列延伸。所述第一方向可以是襯 底的單元區(qū)中的柵極線的縱向方向。在某些實施例中，在相互鄰近的第一列和第二列中，第一 列的第二分支部分和第二列的第二分支部分可以在第二方向上重疊。在某些實施例中，可以將相互鄰近的第一列和第二列中的
公共源極/漏極電連接到一個驅動線。在某些實施例中，每個驅動有源區(qū)還可以包括從公共部分
延伸的第四分支部分。在這些實施例中，半導體裝置還可以包括第
四驅動柵極圖案，其在每個驅動有源區(qū)上被設置為與第四分支部分交
叉；以及第四單獨源極/漏極，其設置在每個驅動有源區(qū)中的第四驅動 柵極圖案的一側處的第四分支部分中。在某些實施例中，半導體裝置還可以包括在襯底的單元區(qū) 中設置的第一單元串、第二單元串、第三單元串以及第四單元串。驅 動有源區(qū)可以形成多個行。在這種情況下，可以將第一單元串的第一 選擇柵極線、多個單元柵極線以及第二選擇柵極線分別電連接到一行 中的第一單獨源極/漏極?？梢詫⒌诙卧牡谝贿x擇柵極線、多個
單元柵極線以及第二選擇柵極線分別電連接到一行中的第二單獨源極/ 漏極?？梢詫⒌谌龁卧牡谝贿x擇柵極線、多個單元柵極線以及第 二選擇柵極線分別電連接到一行中的第三單獨源極/漏極?？梢詫⒌谒?單元串的第一選擇柵極線、多個單元柵極線以及第二選擇柵極線分別 電連接到一行中的第四單獨源極/漏極。
在某些實施例中，在每個驅動有源區(qū)中，可以沿著第一方 向布置第一分支部分、公共部分以及第三分支部分，并且可以沿著與 第一方向垂直的第二方向布置第二分支部分、公共部分以及第四分支 部分。


如附圖所示，根據(jù)對本發(fā)明的優(yōu)選實施例進行的更具體的 說明，使本發(fā)明的前述和其他特征以及優(yōu)點顯而易見，在附圖中，相 同的附圖標記在不同的附圖中始終表示相同部分。附圖不一定按比例， 而是著重于說明本發(fā)明的原理。在附圖中，為了清楚，將層和區(qū)域的 厚度放大。圖1是示出根據(jù)本發(fā)明的第一實施例的半導體裝置的等效 電路圖。圖2是根據(jù)本發(fā)明的一個實施例的半導體裝置的俯視圖。圖3是沿圖2的線i-r、 n-n'以及iii-m'截取的橫截面圖。圖4是示出圖2的驅動有源區(qū)的俯視圖。圖5是示出圖3的半導體裝置的單元晶體管的橫截面圖。圖6是沿圖2的線i-r、 n-n'以及m-m'截取的橫截面圖， 其示出根據(jù)第一實施例的半導體裝置的修改。圖7是沿圖2的線i-r、 n-n'以及in-nr截取的橫截面圖， 其示出根據(jù)第一實施例的半導體裝置的另一修改。圖8是沿圖2的線i-r、 n-n'以及in-m'截取的橫截面圖， 其示出根據(jù)第一實施例的半導體裝置的另一修改。圖9是沿圖2的線i-r、 n-ir以及m-iir截取的橫截面圖， 其示出根據(jù)第一實施例的半導體裝置的另一修改。圖io是示出根據(jù)本發(fā)明的一個實施例的半導體裝置中的 驅動有源區(qū)和驅動晶體管的一種布置的俯視圖。圖11是示出根據(jù)本發(fā)明的一個實施例的半導體裝置中的
驅動有源區(qū)和驅動晶體管的另一種布置的俯視圖。圖12是示出圖11的半導體裝置中的驅動線的修改的俯視圖。圖13是示出根據(jù)本發(fā)明的一個實施例的半導體裝置中的 驅動有源區(qū)和驅動晶體管的另一種布置的俯視圖。圖14是示出根據(jù)本發(fā)明的另一實施例的半導體裝置的等 效電路圖。圖15是示出根據(jù)本發(fā)明的另一實施例的半導體裝置的俯 視圖。圖16是示出圖15的驅動有源區(qū)的俯視圖。圖17是示出在根據(jù)本發(fā)明的另一實施例的半導體裝置中 包括的驅動有源區(qū)的一種布置的俯視圖。圖18是示出在根據(jù)本發(fā)明的另一實施例的半導體裝置中 包括的驅動有源區(qū)的另一種布置的俯視圖。圖19是示出包括根據(jù)本發(fā)明的實施例的半導體裝置的電 子系統(tǒng)的框圖。圖20是示出具有根據(jù)本發(fā)明的實施例的半導體裝置的存 儲卡的框圖。
具體實施例方式下面將參照附圖來更詳細地描述本發(fā)明的優(yōu)選實施例。然 而，可以以不同的形式來實現(xiàn)本發(fā)明并且不應將其理解為局限于在此 所闡述的實施例。相反，提供這些實施例是為了使本說明全面且完整， 并且將把本發(fā)明完全傳達給本領域的技術人員。在圖中，為了清楚地 示出，將層和區(qū)域的尺寸放大。還應理解的是當將層(或薄膜)稱為 是在另一層或襯底"上方"時，其可以直接在所述另一層或襯底上， 或者還可以存在中間層。此外，應該理解的是將層稱為在另一層"下 方"時，可以直接在下方，或者也可以存在一個或多個中間層。另外， 還應理解的是當將層稱為是在兩個層"之間"時，其可以是兩個層之 間的唯一層，或者還可以存在一個或多個中間層。圖1是示出根據(jù)本發(fā)明的第一實施例的半導體裝置的等效電路圖。參照圖1，半導體裝置可以包括第一驅動晶體管組DTG1、 第二驅動晶體管組DTG2、第三驅動晶體管組DTG3、第一單元串Sl、 第二單元串S2以及第三單元串S3。第一單元串Sl、第二單元串S2和 第三單元串S3可以分別對應于第一驅動晶體管組DTG1、第二驅動晶 體管組DTG2和第三驅動晶體管組DTG3。第一至第三單元串Sl至S3 中的每一個可以包括串聯(lián)地連接的第一選擇晶體管Tsl、多個單元晶體 管Tcl至Tcn以及第二選擇晶體管Ts2。第一選擇晶體管Tsl的第一源 極/漏極被電連接到位線BL，并且第一選擇晶體管Tsl的第二源極/漏 極被電連接到串聯(lián)地連接的多個單元晶體管Tcl至Ten的一端。第二 選擇晶體管Ts2的第一源極/漏極被電連接到公共源極線CSL，并且第 二選擇晶體管Ts2的第二源極/漏極被連接到多個單元晶體管Tcl至 Tcn的另一端?？梢詫⒆罱咏诘谝贿x擇晶體管Tsl的單元晶體管限定 為第一單元晶體管Tcl，并且可以將最接近于第二選擇晶體管Ts2的單 元晶體管限定為第n個單元晶體管Tcn。單元晶體管Tcl至Ten的數(shù)目 可以是2k(k是自然數(shù))。單元晶體管Tcl至Tcn中的每一個可以包括 電荷儲存部分。單元晶體管Tcl至Ten中的每一個可以是非易失性存 儲器單元。第一驅動晶體管組DTG1可以包括分別與第一單元串Sl 中的第一選擇晶體管Tsl、多個單元晶體管Tcl至Ten以及第二選擇晶 體管Ts2相對應的多個第一驅動晶體管TD1。可以將第一驅動晶體管 TD1的第一源極/漏極分別電連接到第一單元串Sl中的第一選擇晶體 管Tsl的柵極、單元晶體管Tcl至Tcn的柵極以及第二選擇晶體管Ts2 的柵極。第一驅動晶體管組DTG1中的第一驅動晶體管TD1的數(shù)目可 以等于單元晶體管Tcl至Ten的數(shù)目與第一單元串Sl中第一選擇晶體 管Tsl和第二選擇晶體管Ts2的數(shù)目的總和。以同樣的方式，第二驅 動晶體管組DTG2可以包括分別與第二單元串S2中的第一選擇晶體管 Tsl、多個單元晶體管個第二驅動晶體管TD2。第二驅動晶體管TD2的第一源極/漏極分別被 電連接到第二單元串S2中的第一選擇晶體管Tsl的柵極、單元晶體管 Tcl至Ten的柵極以及第二選擇晶體管Ts2的柵極。第三驅動晶體管組 DTG3可以包括分別與第三單元串S3中的第一選擇晶體管Tsl、多個 單元晶體管Tcl至Ten以及第二選擇晶體管Ts2相對應的多個第三驅 動晶體管TD3。第三驅動晶體管TD3的第一源極/漏極分別被電連接到 第三單元串S3中的第一選擇晶體管Tsl的柵極、單元晶體管Tcl至 Ten的柵極以及第二選擇晶體管Ts2的柵極?？梢詫⒌谝或寗泳w管TD1的第二源極/漏極分別電連接 到多個節(jié)點Nl至Nm。以同樣的方式，將第二驅動晶體管TD2的第二 源極/漏極分別電連接到多個節(jié)點Nl至Nm，并且將第三驅動晶體管 TD3的第二源極/漏極分別電連接到多個節(jié)點Nl至Nm。更詳細地，可 以將第一節(jié)點Nl電連接到與第一、第二和第三單元串Sl、 S2和S3 中第一選擇晶體管Tsl的柵極相連接的第一、第二和第三驅動晶體管 TD1、 TD2和TD3的第二源極/漏極?？梢詫⒌诙?jié)點N2電連接到與 第一、第二和第三單元串Sl、 S2和S3中第一單元晶體管Tcl的柵極 相連接的第一、第二和第三驅動晶體管TD1、 TD2和TD3的第二源極/ 漏極?？梢詫⒌趍-l個節(jié)點Nm-l電連接到與第一、第二和第三單元串 Sl、 S2和S3中第n個單元晶體管的柵極相連接的第一、第二和第三驅 動晶體管TD1、 TD2和TD3的第二源極/漏極，以及可以將第m個節(jié) 點Nm電連接到與第一、第二和第三單元串Sl、 S2和S3中第二選擇 晶體管Ts2的柵極相連接的第一、第二和第三驅動晶體管TD1、 TD2 和TD3的第二源極/漏極?？梢苑謩e向多個節(jié)點Nl至Nm提供相互獨立的驅動電壓。 可以分別通過被電連接到節(jié)點Nl至Nm的多個驅動線(未示出)來提 供驅動電壓。第一驅動晶體管TD1的柵極可以電連接到第一驅動柵極 線DGL1，第二驅動晶體管TD2的柵極可以電連接到第二驅動柵極線 DGL2，并且第三驅動晶體管TD3的柵極可以電連接到第三驅動柵極線DGL3?？梢詥为毜乜刂频谝恢恋谌寗訓艠O線DGL1至DGL3。例如， 在選擇第一單元串Sl的情況下，通過第一驅動柵極線DGL1來提供導 通電壓，以使第一驅動晶體管TD1導通。通過第二和第三驅動柵極線 DGL2和DGL3來提供截止電壓，以使第二驅動晶體管TD2和第三驅 動晶體管TD3截止。因此，驅動電壓分別通過節(jié)點Nl至Nm提供到 第一單元串Sl的晶體管Ts2、 Tcl至Tcn、以及Ts2的柵極，并且驅動 電壓不提供到第二單元串S2和第三單元串S3中的柵極。驅動電壓可以是高于電源電壓的高電壓。因此，第一至第 三驅動晶體管TD1至TD3可以控制高電壓。電源電壓可以是半導體裝 置直接接收的操作電壓(即半導體裝置的操作電壓)?？梢酝ㄟ^經由 半導體裝置中的升壓電路來提高電源電壓而獲得高電壓。三個驅動晶體管TD1、 TD2和TD3并聯(lián)連接到節(jié)點Nl至 Nm中的每一個。因此，連接到N1至Nm中的每一個的第一、第二和 第三驅動晶體管TD1、TD2和TD3可以共享一個公共源極/漏極。結果， 減小了并聯(lián)連接的第一、第二和第三驅動晶體管TD1、 TD2和TD3所 占用的面積。也就是說，減小了一個驅動晶體管所占用的面積。因此， 實現(xiàn)了根據(jù)本發(fā)明的高度集成的半導體裝置。另外，驅動晶體管TD1、 TD2和TD3可以控制高電壓。因此，驅動晶體管TD1、 TD2和TD3 中的每一個可以具有比單元晶體管Tcl至Ten中的每一個更大的尺寸。 結果，由于減小了具有相對大尺寸的驅動晶體管TD1至TD3的面積， 所以可以將半導體裝置有效地高度集成?，F(xiàn)在將參照圖2至4來描述根據(jù)本發(fā)明的一個實施例所實 現(xiàn)的半導體裝置。圖2是根據(jù)本發(fā)明的一個實施例的半導體裝置的俯視圖。
圖3是沿圖2的線i-r、 n-n'以及ni-iii'截取的橫截面圖。圖4是示出
圖2的驅動有源區(qū)的俯視圖。圖5是示出圖3的半導體裝置的單元晶體管的橫截面圖。參照圖2和圖3,半導體襯底100 (在下文中稱為襯底) 可以包括單元區(qū)50和驅動電路區(qū)60。例如，驅動電路區(qū)60可以是解 碼器電路區(qū)。在單元區(qū)50中的襯底IOO上設置第一裝置隔離圖案105a 以限定單元有源區(qū)110，并且在驅動電路區(qū)60中的襯底100上設置第 二裝置隔離圖案105b以限定驅動有源區(qū)115a?？梢栽隍寗与娐穮^(qū)60 中沿著第一方向布置多個驅動有源區(qū)U5a以形成一行。第一方向可以 對應于圖2的x軸方向。單元有源區(qū)110可以在單元區(qū)50中與第二方 向平行地延伸，所述第二方向垂直于第一方向。第二方向可以對應于y 軸方向。每個單元有源區(qū)110可以對應于由第一裝置隔離圖案105a圍 繞的襯底IOO的一部分。每個驅動有源區(qū)115a可以對應于由第二裝置 隔離圖案105b圍繞的襯底100的一部分。第一裝置隔離圖案105a和第 二裝置隔離圖案105b可以由溝槽型裝置隔離圖案形成。在驅動有源區(qū) 115a處形成的驅動晶體管可以控制比電源電壓更高的高電壓。因此， 第二裝置隔離圖案105b可以形成為比第一裝置隔離圖案105a更深。也 就是說，第二裝置隔離圖案105b的底表面可以低于第一裝置隔離圖案 105a的底表面。第一單元串Sl中的第一選擇柵極線SSL、多個單元柵極 線WL1至WLn以及第二選擇柵極線GSL跨越單元有源區(qū)110。在第 一單元串Sl中，多個單元柵極線WL1至WLn設置在第一串Sl中的 第一選擇柵極線SSL和第二選擇柵極線GSL之間。第一單元串Sl中 的柵極線SSL、 WL1至WLn以及GSL可以沿著第一方向相互平行地 延伸。也就是說，第一單元串Sl中的柵極線SSL、 WL1至WLn以及 GSL的縱向方向可以與第一方向相同。在單元柵極線WL1至WLn中 的每一個的兩側處的單元有源區(qū)中設置單元源極/漏極120c。在第一選 擇柵極線SSL的一側處的每個單元有源區(qū)110中設置公共漏極120d， 并且在第二選擇柵極線GSL的一側處的每個單元有源區(qū)110中設置公 共源極120s。第一單元串Sl中的柵極線SSL、 WL1至WLn以及GSL設置在公共漏極120d與公共源極120S之間。第一單元串Sl的晶體管
可以設置在柵極線SSL、 WL1至WLn以及GSL與每個有源區(qū)110交 叉的位置處。也就是說，單元柵極線WL1至WLn中的每一個和與其 相鄰的單元源極/漏極120c可以構成圖1的單元晶體管Tcl至Tcn中的 每一個。第一選擇柵極線SSL、公共漏極120d以及與其相鄰的單元源 極/漏極120c可以構成圖1的第一選擇晶體管Tsl。第二選擇柵極線 GSL、公共源極120s以及與其相鄰的單元源極/漏極120c可以構成圖1 的第二選擇晶體管TS2。由于柵極線SSL、 WL1至WLn以及GSL跨 越多個有源區(qū)110，所以多個第一單元串被并聯(lián)連接。在第一單元串Sl中的第二選擇柵極線GSL的一側處設置 公共源極線CSL。公共源極線CSL可以電連接到沿著第一方向布置的 公共源極120s。公共源極線CSL可以平行于第二選擇柵極線GSL。每 個公共漏極120d電連接到位線BL?？梢栽诙鄠€單元有源區(qū)110上方 分別設置多個位線BL。位線BL可以平行于單元有源區(qū)110。位線BL 和單元有源區(qū)110在俯視圖中可以完全重疊。因此，為了使附圖清楚 簡潔，位線BL沒有在圖2中示出，而是在圖3中示出。第二單元串S2中的第一選擇柵極線SSL、多個單元柵極 線WL1至WLn以及第二選擇柵極線GSL可以跨越第一單元串Sl的 一側處的單元有源區(qū)110。第三單元串S3中的第一選擇柵極線SSL、 多個單元柵極線WL1至WLn以及第二選擇柵極線GSL可以跨越第一 單元串Sl的另一側處的單元有源區(qū)110。由于第二單元串S2的柵極線 SSL、 WL1至WLn以及GSL跨越多個單元有源區(qū)110，所以多個第二 單元串S2可以是并聯(lián)連接的。以同樣的方式，由于第三單元串S3的 柵極線SSL、 WL1至WLn以及GSL跨越多個單元有源區(qū)110，所以多 個第三單元串S3可以是并聯(lián)連接的。第二單元串S2相對于公共源極線CSL可以具有與第一單 元串Sl的結構對稱的結構。第三單元串S3相對于公共漏極120d可以具有與第一單元串Sl的結構對稱的結構。相互鄰近的第一單元串SI
和第二單元串S2可以共享公共源極線CSL。類似地，相互鄰近的第一 單元串Sl和第三單元串S3可以共享一個公共漏極120d。將參照圖5來詳細描述每個單元晶體管的柵極結構。圖5 的單元晶體管代表第一單元晶體管。其他單元晶體管可以具有與第一 單元晶體相同的形式。參照圖3和5，第一單元晶體管可以包括跨越單元有源區(qū) 110的第一單元柵極線WL1以及在第一單元柵極線WL1兩側處的單元 有源區(qū)110中設置的單元源極/漏極120c。第一單元柵極線WL1可以 包括順序地堆疊的隧道絕緣層90、電荷儲存層92、阻擋絕緣層94以 及控制柵電極96。控制柵電極96跨越多個單元有源區(qū)110?？刂茤烹?極96可以對應于字線。電荷儲存層92可以包括半導體材料。與此不 同，電荷儲存層92可以包括具有用于儲存電荷的陷阱的絕緣材料。例 如，電荷儲存層92可以包括包含氮化物、氮氧化物、納米點和金屬氧 化物等絕緣材料中的至少一種。納米點可以由金屬或半導體材料形成。 阻擋絕緣層94可以包括具有比隧道絕緣層90更高的介電常數(shù)的高k 材料(例如絕緣金屬氧化物(諸如HF02和/或A10等))。第一單元晶體管的閾值電壓可以通過在電荷儲存層92中 儲存的電荷量的差來改變。通過使用閾值電壓差可以確定在第一單元 晶體管中存儲的數(shù)據(jù)。單元源極/漏極120c可以是摻雜有摻雜劑(例如 n型摻雜劑或p型摻雜劑)的區(qū)域。與此不同，單元源極/漏極120c可 以是由在向控制柵極電極96施加驅動電壓時發(fā)生的邊緣電場所形成的 反型層。公共源極120s和公共漏極120d可以是摻雜有摻雜劑(例如n 型摻雜劑或p型摻雜劑)的區(qū)域。接下來，參照圖4來描述驅動電路區(qū)60的驅動有源區(qū)115a 和驅動晶體管。
參照圖2、 3和4，如上所述，在驅動電路區(qū)60中沿著第 一方向布置多個驅動有源區(qū)115a以形成一行。該行中的驅動有源區(qū) U5a在第一方向上相互間隔開。每個驅動有源區(qū)115a可以包括公共部 分112、第一分支部分113a、第二分支部分113b以及第三分支部分 113c。第一分支部分113a、第二分支部分113b和第三分支部分113c 從公共部分112延伸。第一分支部分113a、第二分支部分113b和第三 分支部分113c被相互間隔開。也就是說，第一分支部分113a、第二分 支部分113b和第三分支部分113c可以從公共部分112的各個不同側延 伸。當然，第一分支部分113a、第二分支部分113b和第三分支部分113c 與公共部分112直接接觸?？梢栽诘谝环较?即，x軸方向或柵極線 SSL、 WL1至WLn以及GSL的縱向方向(longitudinal directions)) 上順序地布置第一分支部分113a、公共部分112以及第三分支部分 113c。在這種情況下，可以在第二方向(即y軸方向)上布置第二分支 部分113b和公共部分112。第一驅動柵極圖案Gdl、第二驅動柵極圖案Gd2以及第三 驅動柵極圖案Gd3分別跨越每個驅動有源區(qū)115a中的第一分支部分 113a、第二分支部分113b和第三分支部分113c。第一驅動柵極圖案 Gdl和第三驅動柵極圖案Gd3可以在第二方向上相互平行地延伸。第 二驅動柵極圖案Gd2可以在第一方向上延伸。也就是說，第一驅動柵 極圖案Gdl和第三驅動柵極圖案Gd3可以垂直于第二驅動柵極圖案 Gd2?？梢詫⒌谝或寗訓艠O圖案Gdl、第二驅動柵極圖案Gd2和第三驅 動柵極圖案Gd3相互間隔開。第一驅動柵極圖案Gdl、第二驅動柵極 圖案Gd2和第三驅動柵極圖案Gd3中的每一個可以包括順序地堆疊的 驅動柵極絕緣層和驅動柵電極。公共源極/漏極125設置在至少公共部分112中?？梢苑謩e 在第一分支部分113a、第二分支部分113b和第三分支部分113c中形 成第一單獨源極/漏極127a、第二單獨源極/漏極127b和第三單獨源極/漏極127c。第一單獨源極/漏極127a、第二單獨源極/漏極127b和第三 單獨源極/漏極127c被相互間隔開并且與公共源極/漏極125間隔開。 也就是說，在公共源極/漏極125與第一單獨源極/漏極127a之間的第 一分支部分113a上設置第一驅動柵極圖案Gdl。以同樣的方式，在公 共源極/漏極125與第二單獨源極/漏極127b之間的第二分支部分113b 上設置第二驅動柵極圖案Gd2，并且在公共源極/漏極125與第三單獨 源極/漏極127c之間的第三分支部分113c上設置第三驅動柵極圖案 Gd3。當將第一、第二和第三驅動柵極圖案Gdl、 Gd2和Gd3與公共部 分112間隔開時，公共源極/漏極125可以延伸到驅動柵極圖案Gdl、 Gd2和Gd3與公共部分112之間的第一、第二和第三分支部分127a、 127b和127c中。第一驅動柵極圖案Gdl、第一單獨源極/漏極127a以 及公共源極/漏極125可以構成圖1的第一驅動晶體管TD1。第二驅動 柵極圖案Gd2、第二單獨源極/漏極127b以及公共源極/漏極125可以 構成圖1的第二驅動晶體管TD2。第三驅動柵極圖案Gd3、第三單獨 源極/漏極127c以及公共源極/漏極125可以構成圖1的第三驅動晶體 管TD3。第一至第三驅動晶體管TD1、 TD2和TD3共享一個公共源極 /漏極125。公共源極/漏極125可以對應于圖1的節(jié)點Nl至Nm中的 每一個。構成行的多個驅動有源區(qū)115a中的公共源極/漏極125對應于 節(jié)點Nl至Nm中的每一個。構成行的驅動有源區(qū)115a的數(shù)目可以與第一單元串Sl中 的柵極線SSL、 WL1至WLn和GSL的數(shù)目相同?？梢詫⒌谝粏卧?Sl中的柵極線SSL、 WLl至WLn和GSL分別電連接到行中的驅動有 源區(qū)115a的第一單獨源極/漏極127a?？梢詫⒌诙卧甋2中的柵極 線SSL、 WL1至WLn禾Q GSL分別電連接到行中的驅動有源區(qū)115a的 第二單獨源極/漏極127b。可以將第三單元串S3中的柵極線SSL、 WL1 至WLn和GSL分別電連接到行中的驅動有源區(qū)115a的第三單獨源極/ 漏極127c?？梢酝ㄟ^第一互連線115a將第一單獨源極/漏極127a分別 電連接到第一單元串Sl中的柵極線SSL、 WLl至WLn禾BGSL?？梢?通過第二互連線155b將第二單獨源極/漏極127b分別電連接到第二單元串S2中的柵極線SSL、 WLl至WLn和GSL?？梢酝ㄟ^第三互連線 155c將第三單獨源極/漏極127c分別電連接到第三單元串S3中的柵極 線SSL、 WL1至WLn和GSL?？梢詫⑿兄械牡谝或寗訓艠O圖案Gdl電連接到一個第一 驅動柵極線DGL1。以同樣的方式，可以將行中的第二驅動柵極圖案 Gd2電連接到一個第二驅動柵極線DGL2，并且將行中的第三驅動柵極 圖案Gd3電連接到一個第三驅動柵極線DGL3?？梢詫⒌谝或寗訓艠O 線DGL1、第二驅動柵極線DGL2和第三驅動柵極線DGL3相互間隔開。在圖2中，為了圖示的清晰起見，用實線示出第一至第三 互連線155a至155c以及驅動柵極線DGL1至DGL3。相反，在圖3中， 為了清楚地進行說明，用放大圖示出互連線155a至155c和驅動柵極線 DGL1至DGL3。驅動電路區(qū)60中的驅動晶體管可以控制高電壓。因 此，驅動晶體管與單元區(qū)50中的選擇晶體管和單元晶體管相比可以具 有更大的尺寸。單元區(qū)50的放大率可以不同于圖2和3中的驅動電路 區(qū)50的放大率?？梢栽诎▎卧甋l、 S2和S3的柵極線SSL、 WL1至 WLn和GSL及驅動柵極圖案Gdl、 Gd2和Gd3的襯底100的整個表面 上設置第一層間絕緣層130。單元區(qū)50中的公共源極線CSL可以填充 形成于第一層間絕緣層130中的凹槽132。凹槽132平行于第二選擇柵 極線GSL，并且可以同時暴露沿著第一方向布置的公共源極120s?？梢栽诿總€第一單獨源極/漏極127a上設置第一接合 (landing)傳導圖案135a。第一接合傳導圖案135a可以平行于第一驅 動柵極圖案Gdl而延伸?？梢栽诿總€第二單獨源極/漏極127b上設置 第二接合傳導圖案135b，并且可以在第三單獨源極/漏極127c上設置 第三接合傳導圖案135c。第二接合傳導圖案135b可以平行于第二驅動 柵極圖案Gd2而延伸，并且第三接合傳導圖案135c可以平行于第三驅動柵極圖案Gd3而延伸。第一至第三接合傳導圖案135a至135c可以 包括傳導材料，該傳導材料具有比第一至第三單獨源極/漏極127a至 127c更低的電阻率?？梢栽诠苍礃O/漏極125上設置公共接合傳導圖 案136。公共接合傳導圖案136可以由與第一至第三接合傳導圖案135a 至135c相同的傳導材料形成。例如，接合傳導圖案135a、 135b、 135c 和136可以包括選自傳導金屬氮化物(例如氮化鈦、氮化鉭等)、金 屬硅化物(例如硅化鎢、硅化鈷等)以及金屬(鎢、鋁、銅、鈦、鉭 等)的至少一種材料。接合傳導圖案135a、 135b、 B5c和136穿過第 一層間絕緣層130并且隨后分別與源極/漏極127a、 127b、 127c和125 接觸。接合傳導圖案135a、 135b、 135c和136可以包括與公共源極線 CSL相同的材料?？梢酝瑫r形成接合傳導圖案135a、 135b、 135c和136 及公共源極線CSL。第一層間絕緣層130、接合傳導圖案135a、 135b、 135c和136以及公共源極線CSL的頂表面可以是共面的。可以在第一層間絕緣層130、接合傳導圖案135a、 135b、 135c和136以及公共源極線CSL上設置第二層間絕緣層140。位線栓 塞150穿透單元區(qū)50中的第二和第一層間絕緣層140和130，以與公 共漏極120d接觸。位線BL設置在單元區(qū)50中的第二層間絕緣層140 上，以與位線栓塞150接觸。位線栓塞150和位線BL可以由傳導材料 形成。可以將第一至第三互連線155a、 155b和155c設置在第二 層間絕緣層140上。第一至第三互連線155a、 155b和155c可以從驅動 電路區(qū)60延伸至單元區(qū)50。驅動電路區(qū)60中的第一至第三互連線 155a、 155b和155c的一部分可以在第一方向上延伸?？梢砸缘乳g隔來 布置第一互連線155a。同樣地，可以以等間隔來布置第二互連線155b， 并且可以以等間隔來布置第三互連線155c。第一至第三互連線155a、 155b和155c可以具有在第二方向上延伸并且分別設置在第一至第三接 合傳導圖案135a、 135b和135c上的部分，用于與第一至第三接合傳導 圖案135a、 135b和135c進行電連接。
可以將第一至第三互連線155a、 155b和155c設置在相同 高度。可以將第一互連線155a的一端連接到穿透第二層間絕緣層140 和第一層間絕緣層130以與第一單元串SI的柵極線SSL、WL1至WLn 以及GSL中的每一個接觸的接觸栓塞151a?？梢詫⒌谝换ミB線155a 的另一端連接到穿透第二層間絕緣層HO以接觸第一接合傳導圖案 135a的接觸栓塞151b。以同樣的方式，可以將第二互連線155b的一端 連接到穿透第二層間絕緣層140和第一層間絕緣層130以與第二單元 串S2的柵極線SSL、 WL1至WLn以及GSL中的每一個接觸的接觸栓 塞?？梢詫⒌诙ミB線155b的另一端連接到穿透第二層間絕緣層140 以與第二接合傳導圖案135b接觸的接觸栓塞?？梢詫⒌谌ミB線155c 的一端連接到穿透第二層間絕緣層140和第一層間絕緣層130以與第 三單元串S3的柵極線SSL、 WL1至WLn以及GSL中的每一個接觸的 接觸栓塞。可以將第三互連線155c的另一端連接到穿透的第二層間絕 緣層140以與第三接合傳導圖案135c接觸的接觸栓塞153?？梢酝瑫r 形成與互連線155a、155b和155c和位線栓塞150接觸的接觸栓塞151a、 151b和153。因此，與互連線155a、 155b和155c接觸的接觸栓塞151a、 151b和153可以包括與位線栓塞150相同的傳導材料。可以同時形成 互連線155a、 155b和155c以及位線BL?？梢詫⒌谝恢恋谌寗訓艠O線DGL1至DGL3設置在驅動 電路區(qū)60中的第二層間絕緣層140上。第一至第三驅動柵極線DGL1 至DGL3可以沿著第一方向延伸?？梢詫⒌谝恢恋谌寗訓艠O線DGL1 至DGL3連接到穿透驅動電路區(qū)60中的第二層間絕緣層140和第三層 間絕緣層130以與第一至第三驅動柵極線DGL1至DGL3接觸的接觸 栓塞?？梢酝瑫r形成第一至第三驅動柵極線DGL1至DGL3以及互連 線155a至155c。也就是說，第一和第三驅動柵極線DGL1至DGL3可 以被設置在相同高度并且包括與互連線155a至155c相同的傳導材料。可以在包括互連線155a、 155b和155c、驅動柵極DGL1至DGL3以及位線BL的襯底100的整個表面上設置上層間絕緣層160。 驅動接觸栓塞165可以穿透上層間絕緣層160和第二層間絕緣層140
以與公共接合傳導圖案136接觸，并且驅動線no可以設置在上層間
絕緣層160上，以與驅動接觸栓塞165接觸。通過驅動線170向公共 源極/漏極125提供驅動電壓。該驅動電壓可以高于電源電壓。多個驅 動線125可以分別電連接到行中的多個公共源極/漏極125。驅動線125 可以相互平行地沿著第二方向延伸?？梢詫⑦B接到行中的驅動晶體管的枏鄰的第一至第三單 元串Sl至S3限定為單元串組。在這種情況下，可以沿著第二方向重 復地布置單元串組和包括與其相對應的多個驅動有源區(qū)115a的行。根據(jù)上述半導體裝置，可以在一個驅動有源區(qū)115a中形 成三個驅動晶體管。因此，三個驅動晶體管共享在驅動有源區(qū)115a中 形成的一個公共源極/漏極125。因此，減小了三個驅動晶體管在半導 體裝置中所占用的面積。結果，實現(xiàn)了針對高度集成而被最優(yōu)化的半 導體裝置。另外，由于驅動晶體管可以控制高電壓，所以它們可以具 有比單元晶體管更大的尺寸。因此，可以通過減小具有大尺寸的驅動
晶體管的面積來將半導體裝置有效且高度地集成。另外，可以將接合傳導圖案135a、 135b、 135c和136分 別設置在驅動晶體管的源極/漏極127a、 127b、 127c和125上。因此， 可以減小用于將源極/漏極127a、 127b、 127c和125與線155a、 155b、 155c和170連接的接觸孔的深度。結果，可以增大用于形成接觸孔的 工藝裕度，并且可以減小接觸孔的縱橫比。此外，在單獨源極/漏極127a、 127b和127c上設置的接合 傳導圖案135a、 135b和135c可以分別具有在驅動柵極圖案Gdl、 Gd2 和Gd3的縱向方向上延伸的條狀形狀(barform)。因此，每個接合傳 導圖案135a、 135b和135c及每個溝道區(qū)(分別限定在驅動柵極圖案Gdl、 Gd2和Gd3下方)之間的距離可以是基本一致的。例如，第一驅 動柵極圖案Gdl下方的溝道區(qū)可以包括中間部分以及與第二裝置隔離 圖案105b相鄰的邊緣部分。中間部分與第一接合傳導圖案135a之間的 最短距離可以被限定為第一距離，并且邊緣部分與第一接合傳導圖案 135a之間的最短距離可以被限定為第二距離。這樣，第一距離和第二 距離之間的差可以最小化。結果，第一驅動晶體管可以輸出基本通過 溝道區(qū)的整個溝道寬度的導通電流的量。也就是說，可以通過接合傳 導圖案135a、 135b和135c來增加驅動晶體管的導通電流的量，并且因 而實現(xiàn)具有優(yōu)良特性的半導體裝置。另外，由于將三個驅動晶體管集 成到驅動有源區(qū)115a中，所以互連線155a、 155b和155c可以是密集 的。由于可以以條狀形狀來形成接合傳導圖案135a、 135b和135c，所 以互連線155a、 155b和155c可以毫無困難地接觸接合傳導圖案135a、 135b和135c?；ミB線155a、 155b和155c可以部分地接觸接合傳導圖 案135a、 135b和135c的上表面。由于接合傳導圖案135a、 135b和135c 包括具有比單獨源極/漏極127a、 127b和127c更低電阻率的傳導材料， 所以減小了互連線155a、 155b和155c與單獨源極/漏極127a、 127b和 127c之間的電阻。另外，即使互連線155a、 155b和155c與接合傳導 圖案135a、 135b和135c的上表面的邊緣接觸，也可以由于接合傳導圖 案135a、135b和135c的低電阻率而將驅動晶體管的輸出驅動電壓充分 地提供給柵極線SSL、 WL1至WLn以及GSL。在上述半導體裝置中，可以將第一至第三互連線115a至 115c和驅動柵極線DGLl至DGL3設置在相同高度?？商孢x地，線155a、 155b、 155c、 DGL1、 DGL2、 DGL3中的至少一個可以被設置在與其他 線不同的高度處。這將參照附圖來描述。圖6是沿圖2的線i-r、 ii-ir以及in-iir截取的橫截面圖，
其示出根據(jù)第一實施例的半導體裝置的修改。參照圖6，驅動柵極線DGL1至DG3可以設置在第二層間絕緣層140上。第一互連線155a、圖2的第二互連線155b以及第三互 連線155c'中的至少一個可以設置在第二層間絕緣層140上，使得可以 將其設置在與驅動柵極線DGLl至DGL3相同的高度。在圖6的示例 性實施例中，第一互連線155a被示為具有與驅動柵極線DGL1至DGL3 相同的高度。第三層間絕緣層142可以設置在第一互連線155a、驅動柵 極線DGL1至DGL3、位線BL以及第二層間絕緣層140上。第三互連 線155c'可以設置在第三層間絕緣層142上。也就是說，可以將第三互 連線155c'設置為高于第一互連線155a和驅動柵極線DGL1至DGL3。 第三互連線155c'與第三接合傳導圖案135c之間的接觸栓塞153'可以連 續(xù)穿透第三層間絕緣層142和第二層間絕緣層140。每個第三互連線 155c'與第三單元串S3的柵極線SSL、 WL1至WLn以及GSL中的每一 個之間的接觸栓塞(未示出)可以連續(xù)穿透第三層間絕緣層142、第二 層間絕緣層140和第一層間絕緣層130。上層間絕緣層160可以設置在第三層間絕緣層142和第三 互連線155c'上。驅動接觸栓塞165可以連續(xù)穿透上層間絕緣層160、 第三層間絕緣層142、第二層間絕緣層140和第一層間絕緣層130，以 與公共傳導圖案136接觸。圖2的第二互連線155b可以設置在與第一互連線155a相 同的高度處，或者設置在與互連線155c'相同的高度處。可替選地，可 以將圖2的第二互連線155b設置為高于第三互連線155c'?？商孢x地，可以將圖2的第二互連線155b設置在與驅動 柵極線DGL1至DGL3相同的高度處，并且可以將第一互連線155a和 第三互連線155c'設置為高于驅動柵極線DGL1至DGL3和圖2的第二 互連線155b。[oo%]圖7是沿著圖2的線i-r、n-ir以及m-m'截取的橫截面圖， 其示出根據(jù)第一實施例的半導體裝置的另一修改。參照圖7，根據(jù)此修改，第一至第三互連線可以設置在與 驅動柵極線DGL1至DGL3不同的高度處。另外，第一至第三互連線 可以設置在相同高度。驅動柵極線DGL1至DGL3可以設置在第二層 間絕緣層140上，并且第三層間絕緣層142可以設置在驅動柵極線 DGL1至DGL3、位線BL以及第二層間絕緣層140上。第一和第三互 連線155a'和155c'可以設置在第三層間絕緣層142上。第一互連線155a' 與第一接合傳導圖案135a之間的接觸栓塞151b'可以連續(xù)穿透第三層 間絕緣層142和第二層間絕緣層140。第一互連線155a'與第一單元串 Sl的柵極線SSL、 WLl至WLn以及GSL中的每一個之間的接觸栓塞 151a'可以連續(xù)穿透第三層間絕緣層142、第二層間絕緣層140和第一層 間絕緣層130。圖2的第二互連線155b可以設置在與第一互連線155a' 和第三互連線155c'相同的高度上。圖8是沿著圖2的線I-I'、II-II'以及III-III'截取的橫截面圖，
其示出根據(jù)第一實施例的半導體裝置的另一修改。參照圖8，根據(jù)此修改，全部的第一至第三互連線可以設 置在與驅動柵極線DGL1至DGL3不同的高度處，并且第一至第三互 連線的一部分可以設置在與第一至第三互連線的其他部分不同的高度 處。例如，第三互連線155c'可以設置在第三層間絕緣層142 上。第四層間絕緣層144可以設置在第三互連線155c'和第三層間絕緣 層142上。第一互連線155a"可以設置在第四層間絕緣層144上。在第 一互連線155a"與第一接合傳導圖案135a之間的接觸栓塞151b"可以連 續(xù)穿透第四層間絕緣層144、第三層間絕緣層142和第二層間絕緣層 140。第一互連線155a"與第一單元串Sl的柵極線SSL、 WL1至WLn以及GSL中的每一個之間的接觸栓塞151a"可以連續(xù)穿透第四層間絕 緣層144、第三層間絕緣層142、第二層間絕緣層140和第一層間絕緣 層130。圖2的第二互連線155b可以設置在與第一互連線155"相 同的高度處，或者可以設置在與第三互連線155c'相同的高度處。可替 選地，圖2的第二互連線155b可以設置在與第一互連線155a"和第三 互連線155c'不同的高度處?？商孢x地，第一互連線155a"和第三互連線155c'可以設置 在相同高度處并且還可以設置在與驅動柵極線DGL1至DGL3不同的 高度處。圖2的第二互連線155b可以設置在與第一互連線155"和第三 互連線155c'以及驅動柵極線DGL1至DGL3不同的高度處。在上述半導體裝置中，單元區(qū)50的公共源極線CSL填充 第一層間絕緣層130中的凹槽132，并且可以直接接觸公共源極120s。 可替選地，單元區(qū)50的公共源極線CSL可以具有不同的形式。這將參 照附圖來描述。圖9是沿著圖2的線i-r、n-n'以及ni-m'截取的橫截面圖，
其示出根據(jù)第一實施例的半導體裝置的另一修改。參照圖9，公共源極線CSL'可以設置在第一層間絕緣層 130上。公共源極線CSL'可以平行于第二選擇柵極線GSL而延伸。公 共源極線CSL'可以覆蓋多個公共源極120s。公共源極栓塞131可以設 置在公共源極線CSL'與每個公共源極120s之間。公共源極栓塞131可 以填充接觸孔130a，所述接觸孔130a穿透第一層間絕緣層130。公共 源極栓塞131可以是柱狀形狀。也就是說， 一個公共源極線CSL'可以 電接觸多個公共源極120s。多個公共源極栓塞131a可以分別插入在多 個公共源極120s與公共源極線CSL'之間。
公共源極線CSL'可以設置在第一層間絕緣層130上方的 第二層間絕緣層140中。例如，公共源極線CSL'可以填充形成在第二 層間絕緣層140中的凹槽141。公共源極線CSL'和第二層間絕緣層140 的頂表面可以是共面的。參照圖2和9，驅動電路區(qū)60的接合傳導圖案135a、135b、 135c和136及公共源極栓塞131可以由相同的材料形成。下面將描述一種制造接合傳導圖案135a、 135b、 135c和 136、公共源極栓塞131以及公共源極線CSL'的方法?？梢酝瑫r形成接 合傳導圖案135a、 135b、 135c和136及公共源極栓塞131。然后，第 二層間絕緣層140被形成為覆蓋襯底100的整個表面?？梢栽趩卧獏^(qū) 50的第二層間絕緣層140中形成凹槽141，然后，可以形成公共源極 線CSL'以填充凹槽141。可替選地，通過雙鑲嵌工藝可以形成公共源極栓塞131和 公共源極線CSL'。例如，可以順序地形成第一層間絕緣層130和第二 層間絕緣層140，然后可以形成接觸孔130a和凹槽141。接下來，可以 形成傳導層，以填充接觸孔130和凹槽141?？梢詫鲗舆M行平坦化， 直至第二層間絕緣層140被暴露，使得可以形成公共源極栓塞131和 公共源極線CSL'。在這種情況下，接合傳導圖案135a、 135b、 135c和 136可以連續(xù)穿透第二層間絕緣層140和第一層間絕緣層130。接合電 圖案135a、 135b、 135c和136、第二層間絕緣層140以及公共源極線 CSL'的頂表面可以是共面的。第三層間絕緣層142可以設置在包括第二層間絕緣層140 和公共源極線CSL'的襯底100的整個表面上。位線BL可以設置在第 三層間絕緣層142上，并且位線栓塞150可以連續(xù)穿透第三層間絕緣 層142、第二層間絕緣層140和第一層間絕緣層130，以接觸公共漏極120d。參照圖2和9，第一、第二和第三互連線155a至155c以 及驅動柵極線DGL1至DGL3可以設置在第三層間絕緣層142上。與 圖3的半導體裝置相比，線155a至155c和DGL1至DGL3下方的接觸 栓塞還可以穿透第三層間絕緣層142。圖7和8的半導體裝置的部件可 以應用于圖9的半導體裝置。也就是說，參照圖2和9，第一至第三互 連線155a至155c以及驅動柵極線DGLl至DGL3中的至少一個可以設 置在與其他線不同的高度處。圖10是示出根據(jù)本發(fā)明的一個實施例的半導體裝置中的 驅動有源區(qū)和驅動晶體管的布置的俯視圖。參照圖10，可以在驅動電路區(qū)60中二維地布置多個驅動 有源區(qū)115a，以形成多個行和多個列。每行中的驅動有源區(qū)115a可以 布置有沿著第一方向(即x軸方向)的行節(jié)距210a，并且每列中的驅 動有源區(qū)115a可以布置有沿著第二方向(即y軸方向)的列節(jié)距210b?？梢栽趩卧獏^(qū)50中沿著第二方向布置與多個行相對應的 多個單元串組。每個單元串組可以包括第一單元串Sl、第二單元串S2 以及第三單元串S3。如圖1至9所示，每個單元串組中的第一至第三 單元串Sl至S3可以耦合到每行中的驅動有源區(qū)115a的第一至第三驅 動晶體管。串Sl至S3的柵極線SSL、 WL1至WLn以及GSL沿著第 一方向延伸。也就是說，第一方向可以是柵極線SSL、 WLl至WLn以 及GSL的縱向方向。在每列的驅動有源區(qū)115a中形成的公共源極/漏極可以電 接觸一個驅動線170。因此，可以在驅動電路區(qū)60中橫向地布置分別 接觸列的多個驅動線170。
列節(jié)距210b可以等于或小于每個單元串組(即第一至第 三單元串Sl至S3)在第二方向上的長度205。特別地，列節(jié)距210b 可以與單元串組在第二方向上的長度205相同?？梢砸粤硪环N形式來布置驅動有源區(qū)115a。這將參照附圖
來描述。圖11是示出根據(jù)本發(fā)明的一個實施例的半導體裝置中的 驅動有源區(qū)和驅動晶體管的另一布置的俯視圖。參照圖11，在驅動電路區(qū)60中二維地布置多個第一驅動 有源區(qū)115a，以形成多個第一行R1和多個第一列Cl。在驅動電路區(qū) 60中二維地布置多個第二驅動有源區(qū)115b，以形成多個第二行R2和 多個第二列C2。沿著第一方向(x軸方向)交替地布置第一列C1和第 二列C2，并且沿著第二方向(y軸方向)交替地布置第一行R1和第二 行R2。每個第一行R1中的第一驅動有源區(qū)115a布置為沿著第一 方向具有第一行節(jié)距220a，并且每個第一列Cl中的第一驅動有源區(qū) 115a布置為沿著第二方向具有第一列節(jié)距220b。每個第二行R2中的 第二驅動有源區(qū)115b布置為沿著第一方向具有第二行節(jié)距230a，并且 每個第二列C2中的第二驅動有源區(qū)115b布置為沿著第二方向具有第 二列節(jié)距230b。第一行節(jié)距220a和第二行節(jié)距230a可以是相同的。 第一列節(jié)距220b和第二列節(jié)距230b可以是相伺的。每個第二驅動有源區(qū)115b可以包括公共部分112以及從 公共部分112延伸的第一分支部分113a、第二分支部分113b和第三分 支部分114c。第一、第二和第三驅動柵極圖案Gdl、 Gd2和Gd3可以 分別跨越第二驅動有源區(qū)115b的第一分支部分113a、第二分支部分 113b和第三分支部分113c?？梢栽诿總€第二驅動有源區(qū)115b的公共部分112中形成公共源極/漏極，并且分別在每個第二驅動有源區(qū)115b中
的第一、第二和第三分支部分113a、 113b和113c中形成第一、第二和 第三單獨源極/漏極。可以沿著第一方向順序地布置每個第二驅動有源 區(qū)115b中的第一分支部分113a、公共部分112以及第三分支部分113c。 第一方向可以是單元區(qū)50中的柵極線SSL、 WL1至WLn以及GSL的 縱向方向?？梢匝刂诙较蝽樞虻匦纬擅總€第二驅動有源區(qū)115b中 的第二分支部分113b和公共部分112。在相鄰的第一行R1和第二行R2中，第一行R1中的第一 驅動有源區(qū)115a的第二分支部分113b可以朝著第二行R2延伸，并且 第二行R2中的第二驅動有源區(qū)115b的第二分支部分113b可以朝著第 一行Rl延伸。相互鄰近的第一行Rl的第二分支部分113b和第二行 R2的第二分支部分113b可以在第一方向上重疊。因此，相鄰第一驅動 有源區(qū)115a的對之間的第一間隔、相鄰第二驅動有源區(qū)115b的對之間 的第二間隔以及相鄰第一與第二驅動有源區(qū)115a和U5b之間的第三間 隔可以基本相等。當然，即使相互鄰近的第一行Rl的第二分支部分 113b和第二行R2的第二分支部分113b可以在第一方向上重疊，它們 也被相互間隔開。可以在第二方向上布置分別與單元區(qū)50中的第一行R1和 第二行R2相對應的單元串組。單元串組的數(shù)目可以是第一行R1的數(shù) 目與第二行R2的數(shù)目的總和。每個單元串組可以包括第一單元串Sl、 第二單元串S2以及第三單元串S3。第一列節(jié)距220b可以等于或小于相鄰單元串組的對在第 二方向上的長度215。特別地，第一列節(jié)距220b可以與該對單元串組 的長度215相同。在相互鄰近的第一列Cl和第二列C2中的第一驅動有源區(qū) 115a和第二驅動有源區(qū)115b中形成的公共源極/漏極可以電連接到一個驅動線170a。因此，第一列C1的數(shù)目可以等于第二列C2的數(shù)目。 另外，第一列Cl的數(shù)目可以等于驅動線170a的數(shù)目。驅動線170a可 以包括第一線部分169a和第二線部分169b。第一線部分169a電連接 到第一列Cl中的公共源極/漏極，并且第二線部分169b被電連接到第 二列C2中的公共源極/漏極。相鄰的第一線部分169a的一端與第二線 部分169b的一端可以相互連接。因此，相鄰的第一列C1和第二列C2 的公共源極/漏極可以電連接到驅動線170a。第一和第二線部分169a 和169b的另一端中的至少一個可以電連接到高電壓電源元件(high voltage supplying Unit)。如果第一和第二線部分169a和169b的另一 端中的一個被電連接到高電壓電源元件，則另一個可以浮置。驅動線170a可以具有其他形式。這將參照附圖來描述。圖12是示出圖11的半導體裝置中的驅動線的修改的俯視圖。參照圖12， 一個驅動線170b被電連接到相互鄰近的第一 列Cl和第二列C2中的公共源極/漏極。驅動線170b可以直接跨越相 互鄰近的第一驅動有源區(qū)115a和第二驅動有源區(qū)115b的源極/漏極。 驅動線170b可以在第二方向上以之字形延伸。圖13是示出根據(jù)本發(fā)明的一個實施例的半導體裝置中的 驅動有源區(qū)和驅動晶體管的另一布置的俯視圖。參照圖13，可以在驅動電路區(qū)60中二維地布置第一驅動 有源區(qū)115a'，以形成多個第一行R1'和多個第一列C1'，并且可以二維 地布置第二驅動有源區(qū)115b',以形成多個第二行R2鄰多個第二列C2'。 在第一方向(x軸方向)上交替地布置第一列Cl'和第二列C2'，并且 在第二方向(y軸方向)上交替地布置第一行R1'和第二行R2'。
每個第一行Rl'中的第一驅動有源區(qū)U5a'沿第一方向(x 軸方向)布置為具有第一行節(jié)距240a，并且每個第一列Cl'中的第一驅 動有源區(qū)115a'沿第二方向(y軸方向)布置為具有第一列節(jié)距240b。 第二行R2'中的第二驅動有源區(qū)115b'沿著第一方向(x軸方向)布置為 具有第二行節(jié)距250a，并且每個第二列C2'中的第二驅動有源區(qū)115b 沿著第二方向布置為具有第二列節(jié)距250b。第一驅動有源區(qū)115a'和第二驅動有源區(qū)115b'中的每個包 括公共部分112以及從公共部分112延伸的第一、第二和第三分支部 分113a、 113b和113c。第一驅動柵極圖案Gdl、第二驅動柵極圖案 Gd2和第三驅動柵極圖案Gd3可以分別跨越第一分支部分113a、第二 分支部分113b和第三分支部分113c。在公共部分112中形成公共源極 /漏極，并且在第一、第二和第三分支部分113a、 113b和113c中分別 形成第一、第二和第三單獨源極/漏極。在第二方向上可以順序地布置每個第一驅動有源區(qū)115a' 的第一分支部分113a、公共部分112以及第三分支部分113c，并且在 第一方向上可以布置每個第一驅動有源區(qū)115a'的第二分支部分113b 和公共部分112。第一方向可以是單元區(qū)50中的柵極線SSL、 WL1至 WLn以及GSL的縱向方向。在第二方向上可以順序地布置每個第二驅 動有源區(qū)114b'的第一分支部分113a、公共部分112以及第三分支部分 113c，并且在第一方向上可以布置第二驅動有源區(qū)115b'的第二分支部 分113b和公共部分112。在相互鄰近的第一列C1'和第二列C2'中，第 一列Cl'的第二分支部分113b可以朝著第二列C2'延伸，并且第二列 C2'的第二分支部分113b可以朝著第一列Cl'延伸。相鄰的第一列Cl' 的第二分支部分113b和第二列C2'的第二分支部分113b可以在第二方 向上重疊。可以將相互鄰近的第一列Cl'和第二列 的公共源極/漏 極電連接到一個驅動線170b?？梢詫Ⅱ寗泳€170b變成圖11的驅動線170a的形式。第一列節(jié)距240b可以等于或小于單元區(qū)50中的相互鄰近 的六個單元串S1、 S2、 S3、 Sl、 S2以及S3在第二方向上的長度235。[第二實施例]根據(jù)本實施例的半導體裝置可以被更加高度地集成。例 如，可以在一個驅動有源區(qū)處形成并聯(lián)連接的四個驅動晶體管。相同 的附圖標記在第一和第二實施例中始終表示相同的部件。圖14是示出根據(jù)本發(fā)明的另一實施例的半導體裝置的等 效電路圖。參照圖14，半導體裝置可以包括第一驅動晶體管組DTG1、 第二驅動晶體管組DTG2、第三驅動晶體管組DTG3和第四驅動晶體管 組DTG4以及與第一至第四驅動晶體管組DTG1至DTG4相對應的第 一單元串S1、第二單元串S2、第三單元串S3和第四單元串S4。將不 再重復第一至第三單元串Sl至S3的詳細說明，因為上文參照圖1對 其進行了描述。第四單元串S4可以具有與第一至第三單元串Sl至S3 相同的結構。也就是說，第四單元串S4可以包括第一選擇晶體管Tsl、 多個單元晶體管Tcl至Tcn以及第二選擇晶體管Ts2。將不再重復第一 至第三驅動晶體管DTG1至DTG3的詳細說明，因為上文參照圖1對 其進行了描述。第四驅動晶體管組DTG4可以包括分別與第四單元串 S4的第一選擇晶體管Tsl、多個單元晶體管Tcl至Ten和第二選擇晶 體管Ts2相對應的多個第四驅動晶體管TD4。多個第四驅動晶體管TD4 的柵極可以電連接到一個第四驅動柵極線DGL4?？梢元毩⒌乜刂频谝?至第四驅動柵極線DGL1至DGL4。第四驅動晶體管TD4的第一源極/漏極可以分別電連接到 第四單元串S4中的第一選擇晶體管Tsl的柵極、單元晶體管Tcl至Ten的柵極以及第二選擇晶體管Ts2的柵極。第四驅動晶體管TD4的 第二源極/漏極可以分別電連接到多個節(jié)點Nl至Nm。如圖1所示，節(jié) 點Nl至Nm分別被電連接到第一至第三驅動晶體管TD1至TD3的第 二源極/漏極。因此，節(jié)點Nl至Nm分別被電連接到第一至第四驅動 晶體管TD1至TD4的第二源極/漏極。通過節(jié)點Nl至Nm可以將第一 至第四驅動晶體管TD1至TD4并聯(lián)連接。第四驅動晶體管TD4可以如 第一至第三驅動晶體管TD1至TD3那樣控制比電源電壓更高的高電 壓。根據(jù)上述半導體裝置，通過節(jié)點Nl至Nm中的每一個， 將四個驅動晶體管TD1至TD4相互并聯(lián)連接。因此，連接到節(jié)點Nl 至Nm中的每一個的第一至第四驅動晶體管TD1至TD4可以共享一個 公共源極/漏極。結果，可以減小第一至第四驅動晶體管TD1至TD4 的面積，以實現(xiàn)更加高度集成的半導體裝置。接下來，參照圖15和16來更詳細地描述根據(jù)本實施例所 實現(xiàn)的半導體裝置。圖15是示出根據(jù)本發(fā)明的另一實施例的半導體裝置的俯 視圖，以及圖16是示出圖15的驅動有源區(qū)的俯視圖。參照圖15和16,由在單元區(qū)50中的襯底IOO上設置的第 一裝置隔離圖案可以限定多個單元有源區(qū)110。另外，由在驅動電路區(qū) 60中的襯底100上設置的第二裝置隔離圖案可以限定多個驅動有源區(qū) 215a。驅動有源區(qū)215a中的驅動晶體管可以控制比電源電壓更高的高 電壓。因此，第二裝置隔離圖案可以形成為比第一裝置隔離圖案更深。 驅動有源區(qū)215a可以是由第二裝置隔離圖案圍繞的襯底100的一部分。在驅動電路區(qū)60中可以將多個驅動有源區(qū)215a布置在第 一方向(即x軸方向)上以形成一行。每個有源區(qū)215a可以包括公共部分112、從公共部分延伸并且相互間隔開的第一分支部分113a、第二 分支部分113b、第三分支部分1113c和第四分支部分U3d。第一至第 四分支部分113a至113d可以從公共部分112的互不相同的側面延伸。 公共部分112以及第一至第四分支部分113a至113d可以直接相互接 觸。在第一方向上可以順序地布置第一分支部分U3a、公共部 分112以及第三分支部分113c，并且在與第一方向垂直的第二方向(即 y軸方向)上可以順序地布置第二分支部分U3b、公共部分112以及 第四分支部分113d。例如，每個驅動有源區(qū)215a可以具有十字形式。 第一、第二、第三和第四驅動柵極圖案Gdl、 Gd2、 Gd3和Gd4可以分 別跨越每個驅動有源區(qū)215a中的第一分支部分113a、第二分支部分 113b、第三分支部分113c和第四分支部分113d。第一驅動柵極圖案 Gdl和第三驅動柵極圖案Gd3可以在第二方向上相互平行地延伸。第 二驅動柵極圖案Gd2和第四驅動柵極圖案Gd4可以在第一方向上相互 平行地延伸。驅動柵極圖案Gdl、 Gd2、 Gd3和Gd4中的每一個可以包 括順序地堆疊的驅動柵極絕緣層和驅動柵電極。在公共部分112中設置公共源極/漏極，并且在第一、第二、 第三和第四分支部分113a、 113b、 113c和113d中分別形成第一、第二、 第三和第四單獨源極/漏極127a、 127b、 127c和127d。第一至第四單獨 源極/漏極127a、 127b、 127c和127d被相互間隔開并且與公共源極/漏 極間隔開。公共源極/漏極可以對應于圖14的節(jié)點Nl至Nm中的每一 個，并且第一至第四單獨源極/漏極127a、 127b、 127c和127d可以與 圖14的第一至第四驅動晶體管TD1至TD4的第一源極/漏極相對應。 當將驅動柵極圖案Gdl至Gd4與公共部分112間隔開時，公共源極/ 漏極可以在驅動柵極圖案Gdl至Gd4與公共部分112之間的第一至第 四分支部分113all3d中延伸。第四驅動柵極圖案Gd4、第四單獨源極/ 漏極127d以及公共源極/漏極構成圖14的第四驅動晶體管。
在第一、第二、第三和第四單獨源極/漏極127a、 127b、 127c和127d上可以分別設置第一、第二、第三和第四接合傳導圖案 135a、 135b、 135c和135d。第四接合傳導圖案135d可以具有平行于第 四驅動柵極Gd4而延伸的條狀形狀?？梢栽趩卧獏^(qū)50中設置第一、第二、第三和第四單元串 Sl、 S2、 S3和S4。第一、第二、第三和第四單元串S1、 S2、 S3和S4 可以分別對應于第一、第二、第三和第四驅動晶體管。單元串Sl至S4 的柵極線SSL、 WL1至WLn以及GSL跨越單元有源區(qū)110。第四單元 串S4的柵極線SSL、 WL1至WLn以及GSL可以具有與第一單元串 S1的柵極線SSL、 WLl至WLn以及GSL相同的結構。第四單元串S4 相對于公共源極線CSL而與第三單元串S3對稱。在驅動電路區(qū)60中可以設置與第一、第二和第三單元串 Sl、 S2和S3相對應的第一、第二和第三互連線155a、 155b和155c。 通過第四互連線155d將第四單元串S4的柵極線SSL、 WL1至WLn以 及GSL可以分別電連接到行中的第四單獨源極/漏極127d。經由第四接 合傳導圖案127d，可以將第四互連線155d電連接到第四單獨源極/漏 極。第四驅動柵極線DGL4被電連接到行中的第四驅動柵極圖案Gd4。 可以單獨控制第四驅動柵極線DGL4以及第一、第二和第三驅動柵極 線DGL1、 DGL2和DGL3。驅動柵極線DGL1至DGL4和互連線155a至155d可以設 置在距襯底100頂表面的相同高度處?？商孢x地，驅動柵極線DGL1 至DGL4以及互連線155a至155d中的至少一個可以設置在與驅動 DGL1至DGL4和互連線155a至155d中的其他線不同的高度處。例如， 互連線155a至155d中的至少一個可以設置在與驅動柵極線DGL1至 DGL4相同的高度處?；ミB線155a至155d中的其他線可以設置在與驅 動柵極線DGL1至DGL4不同的高度處?？商孢x地，驅動柵極線DGL1 至DGL4可以設置在與互連線155a至155d不同的高度處?？商孢x地，可以將第一和第三互連線155a和155c設置在第一高度，并且可以將第 二和第四互連線155b和155d設置在第二高度。在這種情況下，第一 高度和第二高度相互不同。本發(fā)明不限于此。根據(jù)對半導體裝置的需 要可以將驅動柵極線DGL1至DGL4和互連線155a至155d設置在各 種高度和/或位置。根據(jù)上述半導體裝置，在一個驅動有源區(qū)215a中形成四 個驅動晶體管。四個驅動晶體管共享在一個驅動有源區(qū)215a中形成的 一個公共源極/漏極。因此，可以將該半導體裝置更加高度地集成。圖17是示出在根據(jù)本發(fā)明的另一實施例的半導體裝置中 包括的驅動有源區(qū)的一種布置的俯視圖。參照圖17，在驅動電路區(qū)60中可以二維地布置多個驅動 有源區(qū)215a以形成多個行和多個列。每個行中的驅動有源區(qū)215a可以 沿著第一方向(即x軸方向)布置為具有行節(jié)距260a。每個列中的驅 動有源區(qū)215a可以沿著第二方向(即y軸方向)布置為具有列節(jié)距 260b?？梢詫⒁粋€驅動線170電連接到在每個列中的驅動有源區(qū)215a 中形成的公共源極/漏極。在單元區(qū)50中可以設置分別與行相對應的多個單元串組。 每個單元串組可以包括第一、第二、第三和第四單元串S1、 S2、 S3和 S4?？梢栽诘诙较蛏喜贾脝卧M。列節(jié)距260b可以等于或小于相 互鄰近的第一、第二、第三和第四單元串Sl、 S2、 S3和S4在第二方 向上的長度255?？梢砸圆煌男问絹聿贾酶鶕?jù)本實施例的半導體裝置的 驅動有源區(qū)215a。這將參照圖18來描述。圖18是示出在根據(jù)本發(fā)明的另一實施例的半導體裝置中包括的驅動有源區(qū)的另一種布置的俯視圖。參照圖18，在驅動電路區(qū)60中二維地布置多個第一驅動 有源區(qū)215a，以形成多個第一行Rl和多個第一列Cl。在驅動電路區(qū) 60中二維地布置多個第二驅動有源區(qū)215b，以形成多個第二行R2和 多個第二列C2。每個第一行R1中的第一驅動有源區(qū)215a可以沿著第 一方向布置為具有第一行節(jié)距270a。每個第一列Cl中的第一驅動有源 區(qū)215a可以沿著第二方向布置為具有第一列節(jié)距270b。每個第二行 R2中的第二有源區(qū)215b可以沿著第一方向布置為具有第二行節(jié)距 280a。每個第二列C2中的第二驅動有源區(qū)215b可以沿著第二方向布 置為具有第二列節(jié)距280b。第一行節(jié)距270a和第二列節(jié)距280a可以 是相同的。第一列節(jié)距270b和第二列節(jié)距280b可以是相同的?？梢?沿著第一方向交替地布置第一列Cl和第二列C2，并且可以沿著第二 方向交替地布置第一行R1和第二行R2。第二驅動有源區(qū)215b可以具有與第一驅動有源區(qū)215b相 同的結構。第一驅動有源區(qū)215a可以在上下和左右方向上相對于第一 驅動有源區(qū)215a的中心點具有對稱結構。第一行Rl的第二分支部分 113b可以在第一方向上與鄰近于第一行Rl —側的第二行R2的第四分 支部分113b重疊。以同樣的方式，第一行R1的第四分支部分113b可 以在第一方向上與鄰近于第一行Rl另一側的第二行R2的第二分支部 分113b重疊。第一和第二驅動有源區(qū)215a和215b可以相互間隔開。—個驅動線170b可以電連接到相互鄰近的第一列Cl和第 二列C2的公共源極/漏極。驅動線170b可以在第二方向上以之字形延 伸?？商孢x地，驅動線170b可以具有與圖11的驅動線170a相同的形 式。在單元區(qū)50中可以沿第二方向布置與第一行Rl和第二行 R2相對應的多個單元串組。每個單元串組包括第一至第四單元串Sl至S4。第一列節(jié)距270b可以等于或小于兩個單元串組(g卩八個單元串) 在第二方向上的長度265。在上述實施例中，描述了其中將三個驅動晶體管或四個驅 動晶體管電連接到節(jié)點Nl至Nm中的每一個的半導體裝置。然而，本 發(fā)明不限于此?？梢詫⑽鍌€以上的驅動晶體管電連接到節(jié)點Nl至Nm 中的每一個。因此，五個以上的驅動晶體管形成在一個驅動有源區(qū)中， 并且五個以上的驅動晶體管可以共享驅動有源區(qū)中的一個公共源極/漏 極。上述實施例公開了根據(jù)本發(fā)明的NAND型非易失性存儲 器裝置。然而，本發(fā)明不限于此。例如，根據(jù)本發(fā)明的半導體裝置可 以具有包括驅動有源區(qū)和驅動有源區(qū)中的至少三個驅動晶體管的其他 形式的半導體裝置。另外，可以將驅動有源區(qū)和在該驅動有源區(qū)中形 成的至少三個驅動晶體管應用于除了解碼器電路區(qū)之外的其他驅動電 路區(qū)。根據(jù)本發(fā)明的實施例的半導體裝置可以包括在電子系統(tǒng) 中。將參照附圖來描述該電子系統(tǒng)。圖19是示出包括根據(jù)本發(fā)明的實施例的半導體裝置的電 子系統(tǒng).的框圖。參照圖19，電子系統(tǒng)1300可以包括控制器1310、輸入/ 輸出裝置1320以及存儲器裝置1330。通過總線1350可以將控制器 1310、輸入/輸出裝置1320以及存儲器裝置1330相互連接?？偩€1350 可以對應于用于傳輸數(shù)據(jù)和/或實際信號的路徑?？刂破?310可以包括 微處理器、數(shù)字信號處理器以及微控制器中的至少一個或者用于執(zhí)行 它們的類似功能的邏輯裝置中的至少一個。輸入/輸出裝置1320可以包 括袖珍鍵盤、鍵盤以及顯示裝置中的至少一個。存儲器裝置1330可以存儲由控制器1310執(zhí)行的數(shù)據(jù)和/或命令。存儲器裝置1330可以包括 根據(jù)第一實施例和第二實施例的半導體裝置中的至少一個。電子系統(tǒng) 1300還可以包括用于經由通信網絡來發(fā)送數(shù)據(jù)或從通信網絡接收數(shù)據(jù) 的接口 1340。接口 1340可以是有線的或無線的。例如，接口 1340可 以包括天線或有線/無線收發(fā)機。可以用移動系統(tǒng)、個人計算機、工業(yè)計算機或用于執(zhí)行各 種功能的系統(tǒng)來實現(xiàn)電子系統(tǒng)1300。例如，移動系統(tǒng)可以是個人數(shù)字 助理(PDA)、便攜式計算機、web瀏覽板、移動電話、無線電話、膝 上型計算機、存儲卡、數(shù)字音樂系統(tǒng)、或信息發(fā)送/接收系統(tǒng)。如果電 子系統(tǒng)1300是用于無線通信的裝置，則可以將其用作諸如碼分多址 (CDMA)、全球移動通信(GSM)系統(tǒng)、北美數(shù)字蜂窩(NADC)、 E-時分多址(TDMA)、寬帶碼分多址(WCDMA)以及CDMA2000 等第三代通信系統(tǒng)的通信接口協(xié)議?？梢詫⒏鶕?jù)本發(fā)明的實施例的半導體裝置包括在存儲卡 中。這將參照附圖來描述。
C00169]圖20是示出具有根據(jù)本發(fā)明的實施例的半導體裝置的存 儲卡的框圖。參照圖20，存儲卡1400包括存儲器裝置1410和存儲器控 制器1420。存儲器裝置1410存儲數(shù)據(jù)。存儲器裝置1410可以具有即 使沒有電源供應也能保持存儲數(shù)據(jù)的非易失特性。存儲器裝置1410可 以包括第一和第二實施例的半導體裝置中的至少一個。存儲器控制器 1420響應于主機的讀/寫請求而從存儲器裝置1410讀取存儲的數(shù)據(jù)或 將數(shù)據(jù)存儲在存儲器裝置1410中。根據(jù)上述半導體裝置，至少三個驅動晶體管形成在驅動有 源區(qū)中并且共享一個公共源極/漏極。因此，可以減小一個驅動晶體管在半導體裝置中占用的面積。結果，可以實現(xiàn)高度集成的半導體裝置。 由于驅動晶體管控制高電壓，所以其可以具有大尺寸。因此，通過減 小驅動晶體管的尺寸，可以將半導體裝置有效地高度集成。應將上述主題視為說明性而非限制性的，且隨附權利要求 意圖涵蓋落入本發(fā)明的真實精神和范圍內的所有此類修改、改進、及 其他實施例。因此，在法律允許的最大限度內，將由以下權利要求及 其等價物的可能的最廣泛解釋來確定本發(fā)明的范圍，并且本發(fā)明的范 圍不受前述詳細說明的限制或局限。
權利要求
1.一種半導體裝置，包括被限定在襯底中的驅動有源區(qū)；以及被設置在所述驅動有源區(qū)中的至少三個驅動晶體，其中，所述至少三個驅動晶體管共享一個公共源極/漏極；所述至少三個驅動晶體管分別包括至少三個單獨源極/漏極；所述至少三個單獨源極/漏極相互獨立；以及所述公共源極/漏極和所述至少三個單獨源極/漏極被設置在所述驅動有源區(qū)中。
2. 如權利要求l所述的半導體裝置，其中，所述驅動有源區(qū)包括 公共部分和至少三個分支部分，所述分支部分從所述公共部分延伸并 且被相互間隔開；所述公共源極/漏極被設置在至少所述公共部分中； 所述單獨/漏極被分別設置在所述分支部分中；以及 每個驅動晶體管包括驅動柵極圖案，所述驅動柵極圖案被設置在 所述單獨源極/漏極與所述公共源極/漏極之間的分支部分上。
3. 如權利要求l所述的半導體裝置，還包括分別與所述至少三個 驅動晶體管相對應的至少三個單元串，其中，每個所述單元串包括第一選擇柵極線、多個單元柵極線以 及第二選擇柵極線；以及每個所述單元串中的所述第一選擇柵極線、所述多個單元柵極線 以及所述第二選擇柵極線中的一個被電連接到所述單獨源極/漏極中的 每一個。
4. 如權利要求l所述的半導體裝置，其中，所述驅動晶體管控制 比電源電壓高的驅動電壓。
5. —種半導體裝置，包括在襯底中限定的驅動有源區(qū)，所述驅動有源區(qū)包括公共部分和第 一分支部分、第二分支部分以及第三分支部分，所述第一分支部分至 第三分支部分從所述公共部分延伸并且被相互間隔開；分別跨越所述第一分支部分、所述第二分支部分和所述第三分支 部分的第一驅動柵極圖案、第二驅動柵極圖案以及第三驅動柵極圖案；被設置在至少所述公共部分中的公共源極/漏極；以及第一單獨源極/漏極、第二單獨源極/漏極和第三單獨源極/漏極，分別被設置在所述第一驅動柵極圖案、所述第二驅動柵極圖案和所述 第三驅動柵極圖案的一側處的所述第一分支部分、所述第二分支部分 和所述第三分支部分中，所述第一單獨源極/漏極至第三單獨源極/漏極 被相互間隔開。
6. 如權利要求5所述的半導體裝置，還包括在所述襯底的單元區(qū) 中設置的第一單元串、第二單元串以及第三單元串，其中，所述第一單元串包括被電連接到所述第一單獨源極/漏極的 柵極線；所述第二單元串包括被電連接到所述第二單獨源極/漏極的柵極 線；以及所述第三單元串包括被電連接到所述第三單獨源極/漏極的柵極線。
7. 如權利要求6所述的半導體裝置，其中，所述第一單元串至第 三單元串中的每一個包括第一選擇線、多個單元柵極線以及第二選擇柵極線；以及被電連接到所述第一單獨源極/漏極至第三單獨源極/漏極的所述 柵極線具有相同的類型。
8. 如權利要求5所述的半導體裝置，其中，沿著第一方向順序地 布置所述第一分支部分、所述公共部分以及所述第三分支部分；以及沿著與所述第一方向垂直的第二方向順序地布置所述公共部分和 所述第二分支部分。
9. 如權利要求5所述的半導體裝置，還包括第一接合傳導圖案，被設置在所述第一單獨源極/漏極上并且平行 于所述第一驅動柵極圖案；第二接合傳導圖案，被設置在所述第二單獨源極/漏極上并且平行 于所述第二驅動柵極圖案；第三接合傳導圖案，被設置在所述第三單獨源極/漏極上并且平行 于所述第三驅動柵極圖案；以及公共接合傳導圖案，被設置在所述公共源極/漏極上。
10. 如權利要求5所述的半導體裝置，還包括分別被電連接到所述第一單獨源極/漏極、第二單獨源極/漏極和第 三單獨源極/漏極的第一互連線、第二互連線以及第三互連線；以及 被電連接到所述公共源極/漏極的驅動線。
11. 如權利要求5所述的半導體裝置，其中所述驅動有源區(qū)包括第四分支部分，所述第四分支部分從所述公 共部分延伸并且與所述第一分支部分至第三分支部分間隔開；以及 所述半導體裝置還包括跨越所述第四分支部分的第四驅動柵極圖案；以及 第四單獨源極/漏極，被設置在所述第四驅動柵極圖案的一側處的第四分支部分中并且與所述第一單獨源極/漏極至第三單獨源極/漏極 間隔開。
12. 如權利要求ll所述的半導體裝置，其中沿著第一方向順序地布置所述第一分支部分、所述公共部分以及 所述第三分支部分；以及沿著與所述第一方向垂直的第二方向順序地布置所述第二分支部分、所述公共部分以及所述第四分支部分。
13. 如權利要求ll所述的半導體裝置，還包括被設置在所述襯底的單元區(qū)中的第一單元串、第二單元串、第三 單元串以及第四單元串，其中，所述第一單元串包括被電連接到所述第一單獨源極/漏極的 柵極線；所述第二單元串包括被電連接到所述第二單獨源極/漏極的柵極線；所述第三單元串包括被電連接到所述第三單獨源極/漏極的柵極 線；以及所述第四單元串包括被電連接到所述第四單獨源極/漏極的柵極線。
14. 如權利要求5所述的半導體裝置，其中，向所述公共源極/漏 極提供比電源電壓高的驅動電壓。
15. —種半導體裝置，包括-被二維地布置在襯底的驅動電路區(qū)中的多個驅動有源區(qū)，每個所 述驅動有源區(qū)包括公共部分和第一分支部分、第二分支部分以及第三 分支部分，所述第一分支部分至第三分支部分從所述公共部分延伸；被設置在每個所述驅動有源區(qū)上的第一驅動柵極圖案、第二驅動 柵極圖案以及第三驅動柵極圖案，所述第一驅動柵極圖案、所述第二 驅動柵極圖案和所述第三驅動柵極圖案分別跨越所述第一分支部分、 所述第二分支部分和所述第三分支部分；被設置在每個所述驅動有源區(qū)中的第一單獨源極/漏極、第二單獨 源極/漏極以及第三源極/漏極，所述第一單獨源極/漏極、所述第二單獨 源極/漏極和所述第三單獨源極/漏極分別被設置在所述第一驅動柵極 圖案至第三驅動柵極圖案的一側處的所述第一分支部分、所述第二分 支部分和所述第三分支部分中并且相互間隔開；以及被設置在每個所述驅動有源區(qū)中的公共源極/漏極，所述公共源極 /漏極被設置在至少所述公共部分中。
16. 如權利要求15所述的半導體裝置，還包括在所述襯底的單元 區(qū)中設置的第一單元串、第二單元串以及第三單元串，其中，所述驅動有源區(qū)形成多個行；所述第一單元串的第一選擇柵極線、多個單元柵極線以及第二選 擇柵極線分別被電連接到所述多個行的一行中的所述第一單獨源極/漏 極；所述第二單元串的第一選擇柵極線、多個單元柵極線以及第二選 擇柵極線分別被電連接到所述一行中的所述第二單獨源極/漏極；以及所述第三單元串的第一選擇柵極線、多個單元柵極線以及第二選 擇柵極線分別被電連接到所述一行中的所述第三單獨源極/漏極。
17. 如權利要求15所述的半導體裝置，其中，所述驅動有源區(qū)包括第一驅動有源區(qū)，所述第一驅動有源區(qū)構成多個第一行和多個第 一列；以及第二驅動有源區(qū)，所述第二驅動有源區(qū)構成多個第二行和多個第 二列，其中，在第一方向上交替地布置所述第一列和所述第二列，并且 在與所述第一方向垂直的第二方向上交替地布置所述第一行和所述第 二行。
18. 如權利要求17所述的半導體裝置，其中 沿著所述第一方向布置每個所述第一驅動有源區(qū)的所述第一分支部分、所述公共部分以及所述第三分支部分；沿著所述第一方向布置每個所述第二驅動有源區(qū)的所述第一分支 部分、所述公共部分以及所述第三分支部分；在相互鄰近的所述第一行和所述第二行中，每個所述第一驅動有源區(qū)的所述第二分支部分朝著所述第二行延伸，并且每個所述第二驅 動有源區(qū)的所述第二分支部分朝著所述第一行延伸；以及所述第一方向是所述襯底的單元區(qū)中的柵極線的縱向方向。
19. 如權利要求18所述的半導體裝置，其中，在相互鄰近的所述 第一行和所述第二行中，所述第一行的所述第二分支部分和所述第二 行的所述第二分支部分在所述第一方向上重疊。
20. 如權利要求17所述的半導體裝置，其中，沿著所述第二方向 布置每個所述第一驅動有源區(qū)的所述第一分支部分、所述公共部分以 及所述第三分支部分；沿著所述第二方向布置每個所述第二驅動有源區(qū)的所述第一分支 部分，所述公共部分以及所述第三分支部分；在相互鄰近的所述第一列和所述第二列中，每個所述第一驅動有 源區(qū)的所述第二分支部分朝著所述第二列延伸，并且每個所述第二驅 動有源區(qū)的所述第二分支部分朝著所述第一列延伸；以及所述第一方向是所述襯底的單元區(qū)中的柵極線的縱向方向。
21. 如權利要求20所述的半導體裝置，其中，在相互鄰近的所述 第一列和所述第二列中，所述第一列的所述第二分支部分和所述第二 列的所述第二分支部分在所述第二方向上重疊。
22. 如權利要求17所述的半導體裝置，其中，相互鄰近的所述第 一列和所述第二列中的所述公共源極/漏極被電連接到一個驅動線。
23. 如權利要求15所述的半導體裝置，其中，每個所述驅動有源 區(qū)還包括從所述公共部分延伸的第四分支部分；以及所述半導體裝置還包括第四驅動柵極圖案，在每個所述驅動有源區(qū)上被設置為跨越所述 第四分支部分；以及第四單獨源極/漏極，被設置在每個所述驅動有源區(qū)中的所述第四 驅動柵極圖案的一側處的所述第四分支部分中。
24. 如權利要求23所述的半導體裝置，還包括在所述襯底的單元 區(qū)中設置的第一單元串、第二單元串、第三單元串以及第四單元串，其中，所述驅動有源區(qū)形成多個行；所述第一單元串的第一選擇柵極線、多個單元柵極線以及第二選 擇柵極線分別被電連接到所述多個行的一行中的所述第一單獨源極/漏 極；所述第二單元串的第一選擇柵極線、多個單元柵極線以及第二選擇柵極線分別被電連接到所述一行中的所述第二單獨源極/漏極； 所述第三單元串的第一選擇柵極線、多個單元柵極線以及第二選擇柵極線分別被電連接到所述一行中的所述第三單獨源極/漏極；以及 所述第四單元串的第一選擇柵極線、多個單元柵極線以及第二選擇柵極線分別被電連接到所述一行中的所述第四單獨源極/漏極。
25. 如權利要求23所述的半導體裝置，其中，在每個所述驅動有 源區(qū)中，沿著第一方向布置所述第一分支部分、所述公共部分以及所 述第三分支部分，并且沿著與所述第一方向垂直的第二方向布置所述 第二分支部分、所述公共部分以及所述第四分支部分。
全文摘要
本發(fā)明提供一種包括驅動晶體管的半導體裝置。一種半導體裝置包括在襯底中限定的驅動有源區(qū)和在該驅動有源區(qū)處設置的至少三個驅動晶體管。所述驅動晶體管共享一個公共源極/漏極，并且每個驅動晶體管包括相互獨立的單獨源極/漏極。所述公共源極/漏極和單獨源極/漏極被設置在驅動有源區(qū)中。
文檔編號H01L27/105GK101626021SQ20091014019
公開日2010年1月13日 申請日期2009年7月10日 優(yōu)先權日2008年7月11日
發(fā)明者劉民胎, 尹永培, 崔晶東, 張桐熏, 李世薰, 李忠浩, 金基玄, 金宇中, 金泰瑢 申請人:三星電子株式會社