專利名稱：具有雙柵極晶體管器件的恒流cmos輸出驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在半導(dǎo)體器件之間的數(shù)據(jù)傳送，特別是涉及用于恒定電流應(yīng)用的漏極電流控制CMOS輸出驅(qū)動(dòng)電路。
已知在高頻數(shù)據(jù)傳送應(yīng)用中，為了避免導(dǎo)致輸入/輸出信號(hào)的失真和/或振鈴的信號(hào)反射，這種數(shù)據(jù)傳送通常是利用傳輸線和終端電阻來(lái)實(shí)現(xiàn)的。特別是，一終端電阻可被安置在該傳輸線的終端和始端的任一端。這種終端電阻的值是不固定的，但是，典型值可以是50、60、75或100歐姆。應(yīng)了解的是這種(或這些)終端電阻可以如像在Stub Series Terminated(SSTL)EIA/JEDEC標(biāo)準(zhǔn)中所披露的那樣可以連接到地、器件電源、或外部提供的參考電壓上。
例如，

圖1示出了一種稱之為輸出緩沖器的在芯片A上安置的一種片外驅(qū)動(dòng)(OCD)電路。OCD的典型應(yīng)用是將來(lái)自諸如一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)器件之類的半導(dǎo)體存儲(chǔ)器件的輸出數(shù)據(jù)位驅(qū)動(dòng)到另一器件(接收器)中。為了確保該數(shù)據(jù)傳送系統(tǒng)正確的工作，這種OCD通常必須在接收該數(shù)據(jù)位的器件的一輸入級(jí)輸送一規(guī)定的電壓擺動(dòng)。為了保證這樣一個(gè)規(guī)定的電壓擺動(dòng)，它對(duì)該OCD提供一可控制電流源(P溝道晶體管)和電流匯流(n溝道晶體管)是有利的。在這種情況中，該可控電流導(dǎo)致在該終端電阻RT上形成被用作為一輸入電路(接收器/芯片B)的輸入電壓VIN的電壓降。
曾試圖研制輸出電流控制驅(qū)動(dòng)電路。例如1996年2月27日頒發(fā)的美國(guó)專利5,495,184(Des Rosiers等)，披露了一種高速低功率CMOS正偏移ECTI/O發(fā)送器。該發(fā)送器包括有一四個(gè)CMOS晶體管的圖騰柱結(jié)構(gòu)。其頂部二個(gè)CMOS晶體管是PMOS器件和底部二個(gè)晶體管是NMOS器件。該頂部和低部晶體管的功能是作為輸出電流開(kāi)關(guān)，交替地接通和關(guān)斷從源極電源VSS或漏極電源VDD的任一電源流到電阻端負(fù)載Rt的電流。該中間二個(gè)器件連接到DC電源基準(zhǔn)，它控制到使用一精確電流源的負(fù)載和來(lái)自使用一精確電流接收器(Sink)負(fù)載匯流的電流的精確量。用于該精確電流源和電流匯流的參考電壓使用一被稱之為梯形電阻的負(fù)反饋電路和由一帶隙參考源所控制的一電流源。在Des Rosiers等的發(fā)送器的構(gòu)成中，只考慮到ECL電平的芯片定位和參考電壓和電流的控制，而沒(méi)有考慮處理、電壓和溫度的變化，內(nèi)部ECL參考電平信號(hào)VOL和VOH用來(lái)控制該輸出電平。運(yùn)算放大器驅(qū)動(dòng)各個(gè)晶體管，使得在該電流源和匯流晶體管的漏極上的電壓等于ECL參考輸入VOH和VOL。這些控制電壓產(chǎn)生一通過(guò)同樣級(jí)的精確電流并且也被加到輸出級(jí)。在該參考控制電路中的所有器件均被定標(biāo)以減小DC功率損耗。但是，由Des Rosiers等的發(fā)送器所產(chǎn)生的DC電壓參考沒(méi)有考慮連接到該電阻終端負(fù)載Rt的外部參考電壓，不利于控制到該負(fù)載和從一負(fù)載匯流的電流。其結(jié)果使得Des Rosiers等的輸出驅(qū)動(dòng)器的各種數(shù)據(jù)傳送標(biāo)準(zhǔn)的應(yīng)用范圍受到苛刻的限制。
在本發(fā)明的一個(gè)方面中，具有一連接到電阻終端負(fù)載的輸出端的輸出驅(qū)動(dòng)電路包含包括一源極晶體管和一漏極晶體管的一雙柵極pFET器件，每一晶體管分別具有一柵極端、一源極端和一漏極端，該源極晶體管的源極與一電源V相連，該源極晶體管的漏極與該漏極晶體管的源極相連，漏極晶體管的漏極與該輸出驅(qū)動(dòng)電路的輸出端相連；包括一源極晶體管和一漏極晶體管的一雙柵極nFET器件，每一晶體管分別具有一柵極端、一源極端和一漏極端，該源極晶體管的源極端連接到一地電位，源極晶體管的漏極端與漏極晶體管的源極端相連，漏極晶體管的漏極連接到輸出驅(qū)動(dòng)電路的輸出端；第一開(kāi)關(guān)裝置，與該雙柵極pFET器件的源極晶體管的柵極端相連，用來(lái)接通和關(guān)斷從該電源V流經(jīng)該雙柵極pFET器件的源極晶體管的電流；第二開(kāi)關(guān)裝置，與該雙柵極nFET器件的源極晶體管的柵極端相連，用來(lái)接通和關(guān)斷通過(guò)該雙柵極nFET器件的源極晶體管流到地電位的電流；和偏壓產(chǎn)生裝置，具有連接到該雙柵極pFET器件的漏極晶體管的柵極端的第一輸出端并向該漏極晶體管提供第一偏置電壓，該偏壓是與該電阻終端負(fù)載相關(guān)的一參考電壓的函數(shù)并且控制由該雙柵極pFET器件的漏極晶體管提供給該電阻終端負(fù)載的電流量，該偏壓產(chǎn)生電路還具有連接到雙柵極nFET器件的漏極晶體管的柵極端的第二輸出端并向該漏極晶體管提供第二偏置電壓，該偏壓是與該電阻終端負(fù)載相關(guān)的一參考電壓的函數(shù)并且控制由該電阻終端負(fù)載提供給該雙柵極nFET器件的漏極晶體管的電流量。
在本發(fā)明的另一方面中，具有一與一電阻終端負(fù)載相連的輸出端的輸出驅(qū)動(dòng)電路包含包括有一源極晶體管和一漏極晶體管的一雙柵極pFET器件，每一晶體管分別具有一柵極端、一源極端和一漏極端，該源極晶體管的源極端與一電源V相連，源極晶體管的漏極端與漏極晶體管的源極端相連，漏極晶體管的漏極端連接到該輸出驅(qū)動(dòng)電路的輸出端；一包括有一源極晶體管和一漏極晶體管的雙柵極nFET器件，每一晶體管分別具有一柵極端、一源極端和一漏極端，該源極晶體管的源極端連接到一地電位，該源極晶體管的漏極端連接到該漏極晶體管的源極端，該漏極晶體管的漏極端與輸出驅(qū)動(dòng)電路的輸出端相連；第一開(kāi)關(guān)裝置，連接到雙柵極pFET的漏極晶體管的柵極端，用來(lái)接通和關(guān)斷來(lái)自雙柵極pFET器件的源極晶體管的電流；第二開(kāi)關(guān)裝置，連接到雙柵極nFET器件的漏極晶體管的柵極端，用來(lái)接通和關(guān)斷流向雙柵極nFET器件的源極晶體管的電流；和偏壓產(chǎn)生裝置，具有與雙柵極pFET器件的源極晶體管的柵極端相連的第一輸出端并向該源極晶體管提供第一偏置電壓，該偏置電壓是與該電阻終端負(fù)載相關(guān)的一參考電壓的函數(shù)并且控制提供給和通過(guò)雙柵極pFET的漏極晶體管提供給該電阻終端負(fù)載的電流量，該偏壓產(chǎn)生裝置還具有連接到雙柵極nFET的源極晶體管的柵極端的第二輸出端并且向該源極晶體管提供一第二偏置電壓，該第二偏置電壓是與該電阻終端負(fù)載相關(guān)的該參考電壓的函數(shù)，并且控制由該電阻終端負(fù)載提供和通過(guò)雙柵極nFET的漏極晶體管提供的電流量。
應(yīng)當(dāng)了解該偏置電壓發(fā)生器最好包括電流鏡電路結(jié)構(gòu)和多級(jí)電路結(jié)構(gòu)，用來(lái)產(chǎn)生用于控制由本發(fā)明的輸出驅(qū)動(dòng)電路提供(Sourced)和接收(Sunk)的電流量的偏置電壓。這種偏壓產(chǎn)生裝置的最佳實(shí)施例以及輸出驅(qū)動(dòng)電路的最佳實(shí)施例將在這里詳述。
本發(fā)明提供了一種用于恒流應(yīng)用(最好在一半導(dǎo)體存儲(chǔ)器件中用作一片外驅(qū)動(dòng)器OCD)的被控制漏極電流的CMOS輸出驅(qū)動(dòng)電路，在其中使用了一外部電阻終端負(fù)載，即SSTL-2,SSTL-3,HSTL,ECT。在上拉通道(由雙柵極pFET器件提供)和下拉通道(由雙柵極nFET器件接收)中的漏極電流是分別由本發(fā)明的有利的考慮一外部終端參考電壓的電路所產(chǎn)生的柵極偏置電壓來(lái)控制的。
在結(jié)合附圖對(duì)本發(fā)明的示例性實(shí)施例作了詳細(xì)說(shuō)明之后可對(duì)本發(fā)明的這些和其它的目的、特性和優(yōu)點(diǎn)有更清楚的認(rèn)識(shí)。
圖1是一采用一外部終端電阻的常規(guī)高頻應(yīng)用數(shù)據(jù)傳送系統(tǒng)；
圖2是一本發(fā)明的輸出驅(qū)動(dòng)器電路的一實(shí)施例的示意圖；圖3A是本發(fā)明的一輸出驅(qū)動(dòng)電路的一偏壓發(fā)生器的一實(shí)施例的示意圖；圖3B是圖3A所示的該輸出驅(qū)動(dòng)器電路的另一實(shí)施例的示意圖；圖4A和4B示出了本發(fā)明的輸出驅(qū)動(dòng)器電路的輸出電流曲線圖；圖5是本發(fā)明的輸出驅(qū)動(dòng)器電路的另一實(shí)施例的示意圖；圖6A是本發(fā)明的一輸出驅(qū)動(dòng)器電路的偏壓發(fā)生器的另一實(shí)施例的示意圖；圖6B是圖6A中所示的輸出驅(qū)動(dòng)器電路的另一實(shí)施例的示意圖；和圖7A和7B示出了本發(fā)明的輸出驅(qū)動(dòng)器電路的輸出電流曲線圖。
參見(jiàn)圖2，圖2示出了用來(lái)向一電阻終端負(fù)載提供恒定漏極電流控制的根據(jù)本發(fā)明的一輸出驅(qū)動(dòng)器電路的第一實(shí)施例。應(yīng)當(dāng)了解的是，本發(fā)明的該輸出驅(qū)動(dòng)器電路最好是用作在一半導(dǎo)體存儲(chǔ)器件(即一DRAM器件中的一片外-驅(qū)動(dòng)器(OCD)，但是，本發(fā)明并不限于此，這樣一種獨(dú)特的輸出驅(qū)動(dòng)電路可以用于由本技術(shù)領(lǐng)域的技術(shù)人員所期望的各種其它的數(shù)據(jù)傳送應(yīng)用中。在圖2中該虛線所劃分的術(shù)語(yǔ)“芯片”和“外部”指明該輸出驅(qū)動(dòng)電路是由作為用來(lái)驅(qū)動(dòng)數(shù)據(jù)的該芯片或半導(dǎo)體器件的部分而構(gòu)成的。虛線另一側(cè)的元件是該芯片的外部和因此是本發(fā)明的輸出驅(qū)動(dòng)電路外部的元件。
詳細(xì)地說(shuō)，該輸出驅(qū)動(dòng)電路10包括構(gòu)成該輸出驅(qū)動(dòng)電路的一上拉通道的一雙柵極P溝道場(chǎng)效應(yīng)晶體管(pFET)器件12。該雙柵極pFET器件12本身包括一源極晶體管12A和一漏極晶體管12B，每一晶體管都具有一源極端S、一柵極端G、和一漏極端D。該晶體管12A的源極端連接到一自外部提供給該芯片的電源V(即，芯片電源)。該漏極晶體管12B的漏極連接到該輸出驅(qū)動(dòng)電路10的輸出端。
該輸出驅(qū)動(dòng)電路10還包括有構(gòu)成該輸出驅(qū)動(dòng)電路的一下拉通道的一雙柵極n溝道場(chǎng)效應(yīng)晶體管(nFET)器件14。該雙柵極nFET器件14本身包括一漏極晶體管14A和一源極晶體管14B，每一晶體管具有一源極端S、一柵極端G、和一漏極端D。該源極晶體管14B的源極端與地電位相連。另外，該源極晶體管14B的漏極端連接到該漏極晶體管14A的源極端。該漏極晶體管14A的漏極端連接到該輸出驅(qū)動(dòng)電路10的輸出端。
該pFET器件的源極晶體管12A的柵極端與一開(kāi)關(guān)反相器16的輸出端相連，同時(shí)該nFET器件的源極晶體管14B的柵極端連接到一開(kāi)關(guān)反相器18的輸出端。該開(kāi)關(guān)器件16響應(yīng)于P溝道輸入信號(hào)IN-P而用來(lái)接通和關(guān)閉源極晶體管12A，從而接通和關(guān)閉從電源V流經(jīng)雙柵極pFET器件的源極晶體管12A的電流。類似地，開(kāi)關(guān)器件18響應(yīng)于n溝道輸入信號(hào)IN-N，用來(lái)接通和關(guān)閉源極晶體管14B，從而接通和關(guān)閉經(jīng)過(guò)該雙柵極nFET器件的源極晶體管14B到該地電位的電流。
該pFET器件的漏極晶體管12B的柵極端連接到一偏壓發(fā)生器20的第一輸出端。偏壓發(fā)生器20產(chǎn)生如下面將要詳述的偏壓vBIASP，并且將vBIASP提供給漏極晶體管12B的柵極端，以便控制由pFET器件的漏極晶體管12B所提供的電流量。類似地，該nFET的漏極晶體管14A的柵極端14A與該偏壓發(fā)生器20的第二輸出端相連接。偏壓發(fā)生器20產(chǎn)生如下將要詳述的偏壓vBIASN，并且將vBISN提供給該漏極晶體管14A的柵極端，以便控制提供給nFET器件的漏極晶體管14A的電流量。
在該漏極晶體管12B和14A的漏極端的交點(diǎn)處所構(gòu)成的該輸出驅(qū)動(dòng)電路10的輸出端被連接到一終端電阻22的第一端點(diǎn)，同時(shí)該終端電阻22的第二端點(diǎn)被連接到一外部參考電源VTT。該輸出驅(qū)動(dòng)電路10的輸出端還連接到接收來(lái)自該電路10的數(shù)據(jù)的該器件(未示出)的輸入端?，F(xiàn)在來(lái)說(shuō)明給出這種在元件之間的最佳連接的輸出驅(qū)動(dòng)電路10的操作。
本發(fā)明的輸出驅(qū)動(dòng)電路提供了用于pFET上拉通道和nFET下拉通道的恒定電流，并同時(shí)容許內(nèi)部(芯片)電源電壓和外部參考電壓在一定的許可的范圍內(nèi)變化。應(yīng)了解的是，CMOS晶體管，例如晶體管12A、12B、14A和14B(和所有這里所披露的其它晶體管)的漏電流，由柵極控制到源極電壓。因此，利用根據(jù)本發(fā)明產(chǎn)生的柵極電壓(即，vBIASP和vBIASN)并且將這些電壓分別加到漏極晶體管(或?qū)⒁f(shuō)明的在另一實(shí)施例中的源極晶體管)的柵極端，則每一通道(上拉和下拉)的漏極電流可被有利地控制，從而提供了一恒定電流。在這個(gè)特定的實(shí)施例中，源極晶體管被有效地啟動(dòng)和上拉及下拉通道被截止(反之，在將要說(shuō)明的另一實(shí)施例中漏極晶體管提供這個(gè)功能)。
例如，圖示的終端電阻22具有50歐姆的值。該終端電阻的該值是根據(jù)通過(guò)輸出驅(qū)動(dòng)電路被提供/接收的電流和該接收器的輸入電壓來(lái)選擇的。因此，根據(jù)在圖2中所示的例子，50歐姆的終端電阻將導(dǎo)致在該輸出驅(qū)動(dòng)電路的輸出端處形成大約8mA的恒定電流，因而在到該接收器的輸入端形成大約+/-400mV的電壓降。在這個(gè)例子中，+/-400mV是該接收器所要求的輸入電壓。
因此，當(dāng)信號(hào)IN-P是邏輯高(大約5V)和由此信號(hào)IN-N也是一邏輯高時(shí)，該開(kāi)關(guān)反相器16輸出一邏輯低(大約0V)，導(dǎo)通啟動(dòng)pFET上拉通道的源極晶體管12A，同時(shí)該開(kāi)關(guān)反相器18輸出一邏輯低，截止關(guān)閉pFET下拉通道的源極晶體管14B。隨著上拉通道啟動(dòng)和下拉通道關(guān)閉，vBIASP應(yīng)用于晶體管12B的柵極端導(dǎo)致了由該上拉通道所提供的所希望的漏極電流(即，大約8mA)。
相反，當(dāng)信號(hào)IN-N是一邏輯低和由此信號(hào)IN-P也是一邏輯低時(shí)，開(kāi)關(guān)反相器18輸出一邏輯高導(dǎo)通啟動(dòng)nFET下拉通道的源極晶體管14B，同時(shí)開(kāi)關(guān)反相器16輸出一邏輯高截止關(guān)閉該pFET上拉通道的源極晶體管12A。隨著下拉通道啟動(dòng)和上拉通道關(guān)閉，vBIASN應(yīng)用于晶體管14A的柵極端導(dǎo)致了該下拉通道接收所希望的漏極電流(即，大約為8mA)。
現(xiàn)在參見(jiàn)圖3A，圖3A示出了用來(lái)產(chǎn)生偏壓vBIASP和vBIASN的一偏壓發(fā)生器20的第一實(shí)施例。應(yīng)了解的是，該偏壓發(fā)生器20最好是由將要說(shuō)明的三級(jí)互連級(jí)所構(gòu)成。該電壓被加到偏壓發(fā)生電路以便產(chǎn)生包括有由VINT指明的一外部電源；由CMN指明的一帶隙參考電壓；和外部終端電阻22(圖2)的參考電壓VTT的vBIASP和vBIASN。應(yīng)當(dāng)了解的是，CMN(帶隙參考)是高精確的恒定參考電壓，保證了流經(jīng)該偏壓發(fā)生電路的第一級(jí)的電流作為外部參考電壓VTT的函數(shù)，后面將要說(shuō)明。
因此，第一級(jí)由包括與漏極晶體管P1B串聯(lián)連接的源極晶體管P1A的一雙柵極pFET晶體管器件構(gòu)成。該雙柵極pFET器件P1A/P1B串聯(lián)連接在電源V(即，與連接到晶體管12A(圖2)的電源相同)和電阻R1之間。電阻R1與電阻R2串接。第一級(jí)還包括一包含與漏極晶體管N1A串聯(lián)連接的源極晶體管N1B的雙柵極nFET晶體管器件。該雙柵極nFET器件N1A/N1B被串接在地和電阻R2之間。該第一級(jí)還包括具有連接到電阻R1和R2之間的一接點(diǎn)的一反相端和連接到VTT的一同相端的第一運(yùn)算放大器IVTT。第一運(yùn)算放大器IVTT的輸出端連接到漏極晶體管P1B的柵極端。該源極晶體管P1A的柵極端與地相連。源極晶體管N1B和漏極晶體管N1A的柵極與CMN相連。
第二級(jí)包括的一雙柵極pFET晶體管器件，類似于在第一級(jí)中的pFET器件P1A/P1B，是由源極晶體管P2A與漏極晶體管P2B串聯(lián)連接構(gòu)成的。該雙柵極pFET器件P2A/P2B被串接在電源V和電阻R3之間。第二級(jí)還包括由源極晶體管N2B和漏極晶體管N2A串聯(lián)連接所構(gòu)成的一雙柵極nFET晶體管器件。該雙柵極nFET器件N2A/N2B串接在地和電阻R3之間。該第二級(jí)還包括一具有連接到電阻R3和nFET器件N2A/N2B之間的一接點(diǎn)的一反相端和連接到電阻R2和nFET器件N1A/N1B(第一級(jí))之間的一接點(diǎn)的一同相端的一第二運(yùn)算放大器IN。第二運(yùn)算放大器IN的輸出端與漏極晶體管N2A的柵極端相連。源極晶體管N2B的柵極端與內(nèi)部電源VINT相連。應(yīng)當(dāng)了解的是，電壓VINT最好低于或等于電壓V。pFET源極晶體管P2A的柵極端連接到地，同時(shí)P2B的柵極端連接到第一運(yùn)算放大器IVTT的輸出端。如像將要說(shuō)明的那樣，第二運(yùn)算放大器IN的輸出端還向輸出驅(qū)動(dòng)電路的下拉通道提供偏壓vBIASN。
包含與漏極晶體管P3B相串聯(lián)連接的源極晶體管P3A的一雙柵極pFET晶體管器件構(gòu)成第三級(jí)。該雙柵極pFET器件P3A/P3B被串接在電源V和電阻R4之間。該第三級(jí)還包括一雙柵極nFET器件，類似于nFET器件N2A/N2B(第二級(jí))，包含有與漏極晶體管N3A串聯(lián)連接的源極晶體管N3B。該雙柵極nFET器件N3A/N3B串接在地和電阻R4之間。第三級(jí)還包括具有連接在電阻R4和pFET器件P3A/P3B之間的一接點(diǎn)的反相端和連接到電阻R1和pFET器件P1A/P1B(第一級(jí))之間的一接點(diǎn)的同相端的一第三運(yùn)算放大器IP。第三運(yùn)算放大器IP的輸出端與漏極晶體管P3B的柵極端相連接。源極晶體管P3A的柵極端與地相連。nFET源極晶體管N3B的柵極端與VINT相連，同時(shí)N3A的柵極端連接到第二運(yùn)算放大器IN的輸出端。如同將要說(shuō)明的那樣，第三運(yùn)算放大器IP的輸出端還向輸出驅(qū)動(dòng)電路的上拉通道提供偏壓vBIASP。在第三級(jí)中給出了這種在元件之間的較好的連接，現(xiàn)在將說(shuō)明偏壓發(fā)生器20的運(yùn)作。
電壓CMN到nFET器件N1A/N1B的規(guī)定容許一流經(jīng)第一級(jí)的電流，即100μA。流經(jīng)第一級(jí)的電流使得電阻R1和R2上產(chǎn)生電壓降。應(yīng)了解的是，電阻R1和R2的值是相應(yīng)于該外部終端電阻22(圖2)而選擇的。也就是，參考上面的例子該終端電阻22最好為50歐姆并且由該輸出驅(qū)動(dòng)電路提供或接收的電流大約為8mA，和假定流經(jīng)第一級(jí)的電流大約為100μA，則R1和R2的值最好是選擇為4K歐姆。因此，假定在跨越50歐姆終端電阻所需的電壓降大約為400mV(為了滿足該接收器所需的輸入電壓)，在跨越每一電阻R1和R2分別需要相應(yīng)大約400mV的電壓降?？缭絉1的電壓降由PREF指明，而跨越R2的電壓降由NREF指明。
電壓VTT，終端電阻22的外部參考電壓，與在R1和R2之間的電壓(即，CVTT)一道被提供給運(yùn)算放大器IVTT，以便在它被提供給漏極晶體管P1B和P2B的柵極端之前調(diào)整VTT。也就是，在該外部參考電壓VTT中的任何變化都由運(yùn)算放大器IVTT所補(bǔ)償，這樣IVTT輸出一被調(diào)整的VTT電壓，即VTTReg。電壓VTTReg被提供給漏極晶體管P1B(第一級(jí))和P2B(第二級(jí))兩者的柵極端，以便容許電流流經(jīng)偏壓發(fā)生電路的各級(jí)。應(yīng)當(dāng)了解的是，雙柵極pFET器件P1A/P1B和雙柵極pFET器件P2A/P2B構(gòu)成一電流鏡電路，從而流經(jīng)P1A/P1B器件還流經(jīng)P2A/P2B器件的電流相同，即，100μA。
應(yīng)當(dāng)了解的是，每一晶體管具有與此相關(guān)的溝道寬度和溝道長(zhǎng)度(表示為寬度/長(zhǎng)度比)。其測(cè)量單位未示出，但最好是μm。晶體管的這種特性決定了該晶體管的容量。因此，為了使P2A/P2B器件反映P1A/P1B器件，它們的寬度/長(zhǎng)度比被選擇基本相等，即40/1。
另外，電壓NRef(即，VTT-400mV)與在R3和雙柵極nFET器件N2A/N2B之間的接點(diǎn)處的電壓(即，TN)一起被提供給運(yùn)算放大器IN。響應(yīng)于這種輸入，運(yùn)算放大器IN產(chǎn)生n溝道偏壓vBIASN，被提供給輸出驅(qū)動(dòng)電路的漏極晶體管14A(圖2)。另外，運(yùn)算放大器IN的輸出被提供給漏極晶體管N2A和N3A的柵極端。雙柵極nFET器件N2A/N2B和雙柵極nFET器件N3A/N3B構(gòu)成一電流鏡電路，這樣流經(jīng)N2A/N2B器件與流經(jīng)N3A/N3B器件的電流相同，即100μA。因此，為了N3A/N3B器件借鑒N2A/N2B器件，它們的寬度/長(zhǎng)度比被選擇為基本相等，即2/0.4。
但是，重要的是，該N2A/N2B器(因此，N3A/N3B器件)的溝道寬度/長(zhǎng)度比是相應(yīng)于該輸出驅(qū)動(dòng)電路的雙柵極nFET器件14的溝道寬度/長(zhǎng)度而選擇的。也就是說(shuō)，在這些晶體管之中每一晶體管(源極和漏極晶體管)的溝道長(zhǎng)度被選擇為基本相等，即0.4。但是，晶體管N2A、N3A、N2B、N3B的溝道寬度是正比于晶體管14A和14B的溝道寬度而選擇的，該比值等效于在流經(jīng)該器件的各個(gè)電流之間所希望的比值。因此，假定由nFET器件14所接收的電流大約為8mA和每一晶體管14A和14B的溝道寬度選擇為160，并假定流經(jīng)N2A/N2B器件(因此，N3A/N3B器件)的電流大約為100μA，則N2A/N2B和N3A/N3B器件的晶體管的溝道寬度被選擇為2(即，160/2=80和80×100A=8mA)。
另外，與在R4和雙柵極pFET器件P3A/P3B之間的接點(diǎn)處的電壓(即，TP)一起電壓PRef(即，VTT+400mV)被提供給運(yùn)算放大器IP。響應(yīng)于這個(gè)輸入，運(yùn)算放大器IP產(chǎn)生P溝道偏壓vBIASP，它被提供給該輸出驅(qū)動(dòng)電路的漏極晶體管12B(圖2)。另外，運(yùn)算放大器IP的輸出被提供給漏極晶體管P3B的柵極端。
類似于相應(yīng)的該雙柵極nFET器件14的N2A/N2B和N3A/N3B的溝道寬度/長(zhǎng)度比，P3A/P3B器件的溝道寬度/長(zhǎng)度比相應(yīng)于該輸出驅(qū)動(dòng)電路的該雙柵極pFET器件12的溝道寬度/長(zhǎng)度比。因此，在該晶體管之中將每一晶體管(源極和漏極晶體管)的溝道長(zhǎng)度被選擇為基本相等，即，0.5，而晶體管P3A和P3B的溝道寬度被選擇得正比于晶體管12A和12B的溝道寬度，該比值等效于在流經(jīng)該器件的各電流之間所希望的比值。因此，假定由pFET器件12所提供的電流大約為8mA和每一晶體管12A和12B的溝道寬度選擇大約為400，并且假定流經(jīng)P3A/P3B器件的電流大約為100μA，則P3A/P3B器件的晶體管的溝道寬度被選擇為5(即，400/5等于80和80×100μA=8mA)。
應(yīng)了解的是，在該偏壓發(fā)生電路的第二和第三級(jí)中分別提供有電阻R3和R4，以便在每一級(jí)中在n溝道和p溝道晶體管的源極和漏極處提供一電壓降，它等于在第一級(jí)中由串聯(lián)組合的電阻R1和R2所提供的電壓降。因此，假定R1和R2的每一個(gè)均為4K歐姆(因而串聯(lián)組合為8K歐姆)，則R3和R4每一個(gè)最好選擇為8K歐姆。另外，重要的是，在上文的圖2中所討論的信號(hào)IN-P和IN-N是由VINT所提供的。如果VINT小于V，則為了確保12A的柵極為一高(V)而要求一電平移相器輸入給晶體管12A的柵極來(lái)替代反相器16。如果V等于VINT，則反相器16的電源可連接到V或VINT。但是，如上所述，如果V高于VINT，則反相器必須連接到V(或利用一電平移相器)，否則晶體管12A將不會(huì)正常地截止。反相器18可以連接到V或VINT。還應(yīng)注意，偏壓vBIASN不是一理想的恒定電壓。也就是，vBIASN隨外部參考電壓VTT變化并且還隨處理公差和溫度而變化。該偏壓vBIASP除了作為這些因素的一函數(shù)而變化之外，還隨著在其上構(gòu)成該輸出驅(qū)動(dòng)電路的芯片的電源電壓V而變化。
參見(jiàn)圖3B，圖3B示出了該偏壓發(fā)生器20的另一個(gè)實(shí)施例。應(yīng)了解的是，偏壓發(fā)生器20′基本上類似于圖3A的偏壓發(fā)生器20。不同之處僅在于雙柵極晶體管器件P1A/P1B、P2A/P2B和N1A/N1B分別由單個(gè)晶體管器件P1、P2和N1所替代。最好是使用雙柵極晶體管P1A/P1B、P2A/P2B和N1A/N1B，特別是當(dāng)電源V高于內(nèi)部電源VINT時(shí)這種內(nèi)部電路可以共享/分布在這些晶體管之間的電壓。另外，該偏壓發(fā)生器20′的工作與在上文圖3A中所說(shuō)明的偏壓發(fā)生器20是同樣的。
應(yīng)了解的是，上述例子的操作中，大約8mA是根據(jù)大約50歐姆的終端電阻22由本發(fā)明的輸出驅(qū)動(dòng)器提供和接收的。但是，如果該終端電阻大約為25歐姆和該輸出驅(qū)動(dòng)電路提供和接收大約16mA時(shí)，則晶體管12A和12B及晶體管14A和14M的溝道寬度將會(huì)不同。因此，為了保持在前面所述的偏壓發(fā)生電路中所討論的晶體管的比值，晶體管12A和12B的溝道寬度將為800，和晶體管14A和14B的溝道寬度將為320。
圖4A示出了對(duì)于50歐姆終端(8mA)的本發(fā)明的輸出驅(qū)動(dòng)電路10的上拉通道(曲線標(biāo)號(hào)A)和下拉通道(曲線標(biāo)號(hào)B)的輸出電流和圖4B示出了對(duì)于25歐姆終端(16mA)的上拉通道和下拉通道的輸出電流的例子。圖4A所示例子中的大約8mA電流是由本發(fā)明的輸出驅(qū)動(dòng)電路所希望擇一地提供和接收的。圖4B中示出了一用于16mA實(shí)施例的相似的例子。
現(xiàn)在參見(jiàn)圖5，圖5示出了根據(jù)本發(fā)明用來(lái)向一電阻終端負(fù)載提供恒定漏極電流控制的一輸出驅(qū)動(dòng)電路的第二實(shí)施例。本發(fā)明的這種輸出驅(qū)動(dòng)電路最好在一半導(dǎo)體存儲(chǔ)器件，即一DRMA器件中作為一片外驅(qū)動(dòng)器(OCD)。該輸出驅(qū)動(dòng)電路110基本上類似于輸出驅(qū)動(dòng)電路10(圖2)，除了其標(biāo)號(hào)遞增100之外，在圖5中的所有相關(guān)元件標(biāo)號(hào)與圖2中的相同元件的標(biāo)號(hào)是相同的。
輸出驅(qū)動(dòng)電路110和輸出驅(qū)動(dòng)電路10之間的主要不同之處是由雙柵極pFET和nFET器件的各個(gè)漏極和源極晶體管所執(zhí)行的功能被交換。也就是，代之以該源極晶體管112A(pFET器件112的)和114B(nFET器件114的)被分別連接到開(kāi)關(guān)反相器以啟動(dòng)和截止該上拉和下拉通道，和漏極晶體管112B(pFET器件112的)和114A(nFET器件114的)被連接到一偏壓發(fā)生器，在電路110中的源極晶體管112A和114B被連接到一偏壓發(fā)生器120，并且漏極晶體管112B和114A被分別連接到開(kāi)關(guān)反相器116和118。因此，在電路110中的該漏極晶體管執(zhí)行通道啟動(dòng)/截止功能和該源極晶體管執(zhí)行恒定的電流控制功能。應(yīng)了解的是，這樣一種替換的結(jié)構(gòu)，在提供與電路10相同結(jié)果的功能的同時(shí)，還用來(lái)改進(jìn)在該輸出驅(qū)動(dòng)電路的高阻抗?fàn)顩r下該輸出驅(qū)動(dòng)電路的輸入電容。換句話說(shuō)，在高阻抗?fàn)顩r(當(dāng)上拉和下拉輸出晶體管均為截止時(shí))下，在輸出節(jié)點(diǎn)處該輸出驅(qū)動(dòng)電路具有一定的電容量。該電容量取決于該擴(kuò)散區(qū)(晶體管12和14的接點(diǎn))并且該區(qū)域朝向輸出晶體管的柵極。在圖2的構(gòu)成中，開(kāi)關(guān)晶體管是在該雙柵極晶體管的源極側(cè)并且漏極晶體管(連接到vBIASP和vBIASN)被導(dǎo)通。在輸出節(jié)點(diǎn)(標(biāo)為“到接收器”)處的接合和柵極區(qū)域是相對(duì)地為高并且在其處相關(guān)的電容也高。但是，在圖5的構(gòu)成中，由于在高阻抗?fàn)顟B(tài)下雙柵極晶體管器件的二個(gè)漏極晶體管被截止并且在輸出節(jié)點(diǎn)處的接合區(qū)域受限于兩個(gè)晶體管的漏極，所以該柵極區(qū)域非常小。其結(jié)果，在電路110的輸出節(jié)處的電容要小于電路10的輸出處的電容。盡管假定用于終端電阻122是相同的50歐姆終端阻抗，和假定接收器(未示出)的輸入電壓大約是+/-400mV，但上拉通道(pFET器件112)最好提供大約8mA和下拉通道(nFET器件114)最好接收8mA。
圖6A示出了該偏壓發(fā)生器120的最佳構(gòu)成的詳細(xì)示意圖。應(yīng)了解的是，偏壓發(fā)生器120基本類似于偏壓發(fā)生器20(圖3A)，除此之外，與電路10的器件12和14相比還類似于被交換的器件112和114的漏極和源極晶體管的各個(gè)功能，在偏壓發(fā)生器120中的pFET和nFET器件之中每一源極和漏極晶體管功能被交換。事實(shí)上，在偏壓發(fā)生器120中使用的標(biāo)號(hào)和電壓名稱和在偏壓發(fā)生器20中所使用的是相同的。因此在偏壓發(fā)生器120中第一運(yùn)算放大器IVTT的輸出端被連接到P1A和P2A的各自的柵極端，同時(shí)P2B和P1B的各自的柵極端被接地。另外，在偏壓發(fā)生器120中，第二運(yùn)算放大器IN的輸出端被連接到N2B和N3B的各自的柵極端，同時(shí)N2A和N3A各自的柵極端被接到IVNT。另外，第三運(yùn)算放大器IP的輸出端被連接到P3A的柵極端，同時(shí)P3B的柵極端接地。另外，用與根據(jù)偏壓發(fā)生器20所述的相同方式來(lái)精確地產(chǎn)生vBIASP和vBIASN。
參見(jiàn)圖6B，類似于在偏壓發(fā)生電路20(圖3A)和偏壓發(fā)生電路20′(圖3B)之間的類似關(guān)系，由上述對(duì)電路20和20′所說(shuō)明的相同原因，除了由單個(gè)晶體管P1、P2和N1分別替換雙柵極晶體管器件P1A/P1B、P2A/P2B和N1A/N1B之外，替換的偏壓發(fā)生器120′基本上類似于偏壓發(fā)生器120。因此，電路120′的輸出與電路120的輸出同樣精確。
類似于圖4A和4B，圖7A和7B示出了本發(fā)明的輸出驅(qū)動(dòng)電路110的上拉通道(曲線標(biāo)號(hào)A)和下拉通道(曲線標(biāo)號(hào)B)的輸出電流的例子的圖示。在圖7A的電流曲線中所示的例子給出了由本發(fā)明的輸出驅(qū)動(dòng)電路交替地提供和接收的所希望的大約8mA電流(50歐姆終端)而圖7B的電流曲線示出了16mA(25歐姆終端)的例子。
雖然參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)了解的是本發(fā)明并不限于這些實(shí)施例的，本技術(shù)領(lǐng)域的普通技術(shù)人員在不違背本發(fā)明的范圍或精神的前提下可作出各種其它的改變和修改。
權(quán)利要求
1．一種輸出驅(qū)動(dòng)電路，具有連接到一電阻終端負(fù)載的輸出終端，該電路包括一雙柵極pFET器件，包括有一源極晶體管和一漏極晶體管，每一晶體管分別具有一柵極、一源極和一漏極，該源極晶體管的源極端連接到一電源V，該源極晶體管的漏極端連接到該漏極晶體管的源極端，該漏極晶體管的漏極連接到輸出驅(qū)動(dòng)電路的輸出端；一雙柵極nFET器件，包括有一源極晶體管和一漏極晶體管，每一晶體管分別包括有一柵極端、一源極端和一漏極端，該源極晶體管的源極與地電位相連，源極晶體管的漏極端連接到漏極晶體管的源極端，漏極晶體管的漏極端與輸出驅(qū)動(dòng)電路的輸出端相連；第一開(kāi)關(guān)，連接到該雙柵極pFET器件的源極晶體管的柵極端，用來(lái)導(dǎo)通和關(guān)斷通過(guò)雙柵極pFET器件的源極晶體管來(lái)自電源V的電流；第二開(kāi)關(guān)，連接到該雙柵極nFET器件的源極晶體管的柵極端，用來(lái)導(dǎo)通和關(guān)斷通過(guò)雙柵極nFET器件的源極晶體管流到地電位的電流；和偏壓發(fā)生器，具有連接到雙柵極pFET器件的漏極晶體管的柵極端的第一輸出端并且向該漏極電阻提供第一偏壓，該偏壓是相關(guān)電阻終端負(fù)載的一參考電壓的函數(shù)并且控制到該電阻終端負(fù)載的由雙柵極pFET器件的漏極晶體管所提供的電流量，該偏壓發(fā)生器還包括連接到雙柵極nFET器件的漏極晶體管的柵極端的第二輸出端并且向該漏極晶體管提供第二偏壓，該偏壓是相關(guān)電阻終端負(fù)載的參考電壓的一函數(shù)并且控制到該雙柵極nFET器件的漏極晶體管的由電阻終端負(fù)載所提供的電流量。
2．如權(quán)利要求1的輸出驅(qū)動(dòng)電路，其中第一開(kāi)關(guān)包括一開(kāi)關(guān)反相器。
3．如權(quán)利要求1的輸出驅(qū)動(dòng)電路，其中第二開(kāi)關(guān)包括一開(kāi)關(guān)反相器。
4．如權(quán)利要求1的輸出驅(qū)動(dòng)電路，其中該源極和漏極晶體管是CMOS晶體管。
5．如權(quán)利要求1的輸出驅(qū)動(dòng)電路，其中該偏壓發(fā)生器進(jìn)一步包括有第一級(jí)，該第一級(jí)包括一nFET器件，響應(yīng)于第一電源并且容許電流流經(jīng)該第一級(jí)；一運(yùn)算放大器，響應(yīng)于與該電阻終端負(fù)載相關(guān)的參考電壓和該電流流經(jīng)第一級(jí)并且調(diào)整相關(guān)參考電壓的變化；一pFET器件，響應(yīng)于被調(diào)整的參考電壓并且容許電流流經(jīng)第一級(jí)；一第一電阻，響應(yīng)于流經(jīng)第一級(jí)的電流并且在其上提供第一電壓降；和一第二電阻，響應(yīng)于流經(jīng)第一級(jí)的電流并且在其上提供第二電壓降。
6．如權(quán)利要求5的輸出驅(qū)動(dòng)電路，其中該pFET器件進(jìn)一步包括有與漏極晶體管串接的一源極晶體管，每一晶體管具有一柵極端，該源極晶體管的柵極端接地并且漏極晶體管的柵極端與所調(diào)整的參考電壓相連。
7．如權(quán)利要求5的輸出驅(qū)動(dòng)電路，其中該nFET器件進(jìn)一步包括一與一漏極晶體管串聯(lián)連接的源極晶體管，每一晶體管具有一柵極端，該源極和漏極晶體管的柵極端與第一電源相連接。
8．如權(quán)利要求5的輸出驅(qū)動(dòng)電路，其中該第一電源是一帶隙參考電源。
9．如權(quán)利要求5的輸出驅(qū)動(dòng)電路，其中該偏壓發(fā)生器進(jìn)一步包括有一第二級(jí)，該第二級(jí)包括一pFET器件，響應(yīng)于該被調(diào)整的參考電壓并且允許一基本上與流經(jīng)第一級(jí)的電流相等的一電流流經(jīng)第二級(jí)；一運(yùn)算放大器，響應(yīng)于在第一級(jí)的第二電阻上的電壓降和流經(jīng)第二級(jí)的電流；一nFET器件，響應(yīng)于該運(yùn)算放大器和一內(nèi)部電源并且容許電流流經(jīng)第二級(jí)；和一電阻，響應(yīng)于流經(jīng)第二級(jí)的電流并且提供一基本上等于在第一級(jí)的第一和第二電阻上的電壓降之和的電壓降；其中第二運(yùn)算放大器產(chǎn)生第一偏壓。
10．如權(quán)利要求9的輸出驅(qū)動(dòng)電路，其中該pFET器件進(jìn)一步包括一與一漏極晶體管串接的源極晶體管，每一晶體管具有一柵極端，該源極晶體管的柵極端被接地并且該漏極晶體管的柵極端與被調(diào)整的參考電壓相連。
11．如權(quán)利要求9的輸出驅(qū)動(dòng)電路，其中該nFET器件進(jìn)一步包括有與一漏極晶體管串接的源極晶體管，每一晶體管具有一柵極端，該源極晶體管的柵極端與該內(nèi)部電源相連并且該漏極晶體管的柵極端連接到第二偏壓。
12．如權(quán)利要求9的輸出驅(qū)動(dòng)電路，其中該偏壓發(fā)生器進(jìn)一步包括有第三級(jí)，該第三級(jí)包括一nFET器件，響應(yīng)于第二級(jí)運(yùn)算放大器和該內(nèi)部電源并且容許電流流經(jīng)第三級(jí)；一運(yùn)算放大器，響應(yīng)于在第一級(jí)的第一電阻上的第一電壓降和流經(jīng)第三級(jí)的電流；一pFET器件，響應(yīng)于該第三級(jí)運(yùn)算放大器并且容許電流經(jīng)第三級(jí)；和一電阻，響應(yīng)于流經(jīng)第三級(jí)的電流并且提供一基本上等于在第一級(jí)的第一和第二電阻上的電壓降之和的一電壓降；其中該第三運(yùn)算放大器產(chǎn)生第二偏壓。
13．如權(quán)利要求12的輸出驅(qū)動(dòng)電路，其中該pFET器件進(jìn)一步包括一與漏極晶體管相串接的源極晶體管，每一晶體管具有一柵極端，該源極晶體管的柵極端被接地并且該漏極晶體管的柵極端與第一偏壓相連。
14．如權(quán)利要求12的輸出驅(qū)動(dòng)電路，其中該nFET器件進(jìn)一步包括與一漏極晶體管串接的源極晶體管，每一晶體管包括一柵極端，該源極晶體管的柵極端連接到該內(nèi)部電源并且該漏極晶體管的柵極端與第二偏壓相連接。
15．一種輸出驅(qū)動(dòng)電路，具有一與電阻終端負(fù)載相連的一輸出端，該電路包括一雙柵極pFET器件，包括有一源極晶體管和一漏極晶體管，每一晶體管分別具有一柵極端、一源極端和一漏極端，該源極晶體管的源極端連接到一電源V，該源極晶體管的漏極與該漏極晶體管的源極相連，該漏極晶體管的漏極端連接到輸出驅(qū)動(dòng)電路的輸出端；一雙柵極nFET器件，包括有一源極晶體管和一漏極晶體管，每一晶體管分別具有一柵極端、一源極端和一漏極端，該源極晶體管的源極端連接到地電位，該源極晶體管的漏極端與漏極晶體管的源極端相連，該漏極晶體管的漏極端連接到輸出驅(qū)動(dòng)電路的輸出端；第一開(kāi)關(guān)，連接到該雙柵極pFET器件的漏極晶體管的柵極端，用來(lái)導(dǎo)通和關(guān)斷從該雙柵極pFET器件的源極晶體管流出的電流；第二開(kāi)關(guān)，連接到雙柵極nFET器件的漏極晶體管的柵極端，用來(lái)導(dǎo)通和關(guān)斷流到該雙柵極nFET器件的源極晶體管的電流；和偏壓發(fā)生器，具有一連接到該雙柵極pFET器件的源極晶體管的柵極端的第一輸出端并且向該源極晶體管提供一第一偏壓，該偏壓是相關(guān)電阻終端負(fù)載的一參考電壓的函數(shù)并且控制提供給并通過(guò)雙柵極pFET器件的漏極晶體管到該電阻終端負(fù)載的電流量，該偏壓發(fā)生器還具有一連接到該雙柵極nFET器件的源極晶體管的柵極端的一第二輸出端并向該源極晶體管提供一第二偏壓，該偏壓是相關(guān)的電阻終端負(fù)載的參考電壓的一函數(shù)并且控制由該電阻終端負(fù)載所提供的并通過(guò)該雙柵極nFET器件的漏極晶體管的電流量。
16．如權(quán)利要求15的輸出驅(qū)動(dòng)電路，其中第一開(kāi)關(guān)包括一開(kāi)關(guān)反相器。
17．如權(quán)利要求15的輸出驅(qū)動(dòng)電路，其中第二開(kāi)關(guān)包括一開(kāi)關(guān)反相器。
18．如權(quán)利要求15的輸出驅(qū)動(dòng)電路，其中該源極和漏極晶體管是CMOS晶體管。
19．如權(quán)利要求15的輸出驅(qū)動(dòng)電路，其中該偏壓發(fā)生裝置進(jìn)一步包括一第一級(jí)，該第一級(jí)包括一nFET器件，響應(yīng)于一第一電源并容許一電流通過(guò)第一級(jí)；一運(yùn)算放大器，響應(yīng)于相關(guān)的電阻終端負(fù)載的參考電壓和流經(jīng)第一級(jí)的電流并且調(diào)整相關(guān)的參考電壓的變化；一pFET器件，響應(yīng)于該被調(diào)整的參考電壓并且容許一電流流經(jīng)第一級(jí)；一第一電阻，響應(yīng)于流經(jīng)第一級(jí)的電流并在其上提供一第一電壓降；和一第二電阻，響應(yīng)于流經(jīng)第一級(jí)的電流并在其上提供一第二電壓降。
20．如權(quán)利要求19的輸出驅(qū)動(dòng)電路，其中該pFET器件進(jìn)一步包括一與一漏極晶體管相串接的源極晶體管，每一晶體管具有一柵極端，該漏極晶體管的柵極端被接地并且該源極晶體管的柵極端與被調(diào)整的參考電壓相連。
21．如權(quán)利要求19的輸出驅(qū)動(dòng)電路，其中該nFET器件進(jìn)一步包括一與一漏極晶體管串接的一源極晶體管，每一晶體管具有一柵極端，該源極和漏極晶體管的柵極端與第一電源相連。
22．如權(quán)利要求19的輸出驅(qū)動(dòng)電路，其中該第一電源是一帶隙參考電源。
23．如權(quán)利要求19的輸出驅(qū)動(dòng)電路，其中該偏壓發(fā)生裝置進(jìn)一步包括一第二級(jí)，該第二級(jí)包括一pFET器件，響應(yīng)于被調(diào)整的參考電壓并且容許基本上與流過(guò)第一級(jí)的電流相等的一電流流過(guò)第二級(jí)；一運(yùn)算放大器，響應(yīng)于在第一級(jí)的第二電阻上的電壓降和流徑第二級(jí)的電流，一nFET器件，響應(yīng)于該運(yùn)算放大器和一內(nèi)部電源并且容許電流流經(jīng)第二級(jí)；和一電阻，響應(yīng)于流經(jīng)第二級(jí)的電流并提供基本上等于第一級(jí)的第一和第二電阻上的電壓降之和的一電壓降；其中該第二運(yùn)算放大器產(chǎn)生第一偏壓。
24．如權(quán)利要求23的輸出驅(qū)動(dòng)電路，其中該pFET器件進(jìn)一步包括一與一漏極晶體管相串連的源極晶體管，每一晶體管具有一柵極端，該漏極晶體管的柵極端接地并且該源極晶體管的柵極端與該被調(diào)整的參考電壓相連接。
25．如權(quán)利要求23的輸出驅(qū)動(dòng)電路，其中該nFET器件進(jìn)一步包括一與一漏極晶體管串接的源極晶體管，每一晶體管具有一柵極端，該漏極晶體管的柵極端與內(nèi)部電源相連接并且該源極晶體管的柵極端連接到第二偏壓。
26．如權(quán)利要求23的輸出驅(qū)動(dòng)電路，其中該偏壓發(fā)生裝置進(jìn)一步包括一第三級(jí)，該第三級(jí)包括一nFET器件，響應(yīng)于第二級(jí)運(yùn)算放大器和該內(nèi)部電源并且容許電流流經(jīng)該三級(jí)；一運(yùn)算放大器，響應(yīng)于第一級(jí)的第一電阻上的第一電壓降和流經(jīng)該第三級(jí)的電流；一pFET器件，響應(yīng)于第三級(jí)運(yùn)算放大器并且容許電流流經(jīng)該第三級(jí)；和一電阻，響應(yīng)于流經(jīng)第三級(jí)的電流和提供一基本上等于在第一級(jí)的第一和第二電阻上的電壓降之和的一電壓降；其中第三運(yùn)算放大器產(chǎn)生第二偏壓。
27．如權(quán)利要求26的輸出驅(qū)動(dòng)電路，其中該pFET器件進(jìn)一步包括與一漏極晶體管串接的源極晶體管，每一晶體管具有一柵極端，該漏極晶體管的柵極端被接地并且該源極晶體管的柵極端連接到第一偏壓。
28．如權(quán)利要求26的輸出驅(qū)動(dòng)電路，其中該nFET器件進(jìn)一步包括與一漏極晶體管串接的一源極晶體管，每一晶體管具有一柵極端，該漏極晶體管的柵極端連接到內(nèi)部電源并且該源極晶體管的柵極端連接到第二偏壓。
全文摘要
一種輸出驅(qū)動(dòng)電路包含:有源極和漏極晶體管的雙柵極pFET器件,源極晶體管源極與電源連,其漏極與漏極晶體管源極連,漏極晶體管漏極與輸出驅(qū)動(dòng)電路輸出端連;雙柵極nFET器件有源極和漏極晶體管,源極晶體管源極與地電位連,其漏極與漏極晶體管源極連,漏極晶體管漏極與輸出驅(qū)動(dòng)電路輸出端連;第一開(kāi)關(guān)裝置,連到pFET器件源極晶體管柵極;第二開(kāi)關(guān)裝置,連到nFET器件源極晶體管柵極;偏壓發(fā)生裝置,連到pFET器件漏極晶體管的柵極,還有連到nFET器件漏極晶體管柵極端的第二輸出端。
文檔編號(hào)H03K19/0185GK1221256SQ98119669
公開(kāi)日1999年6月30日 申請(qǐng)日期1998年9月21日 優(yōu)先權(quán)日1997年9月29日
發(fā)明者哈特馬德·特利茨基 申請(qǐng)人:西門子公司