專利名稱：晶體管源漏極形成方法及晶體管源漏極的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種晶體管源漏極形成方法 及晶體管源漏極。
背景技術(shù)：
在半導(dǎo)體制造過程中，源漏極形成工藝通常包括以下步驟輕摻雜漏
形成；側(cè)墻(Spacer)形成；源漏的選擇性外延生長；離子注入形成源漏； 金屬硅化物(Silicide)生成。當(dāng)半導(dǎo)體器件的溝道尺寸小于65微米， 源漏在金屬硅化物(Silicide)生成過程中，金屬容易進(jìn)入側(cè)墻(Spacer) 與硅的界面，形成金屬殘留(Residue),如圖1所示，存在源漏與柵的橋 鏈效應(yīng)(Bridging Effect)引起的漏電，增大了器件的漏電，降低了器 件的可靠性，減少了器件的壽命。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種晶體管源漏極形成方法，采用該 方法形成的晶體管源漏極側(cè)墻與硅界面間不會(huì)有金屬殘留，降低了源漏與 柵的橋鏈效應(yīng)引起的漏電，改善了器件的性能。
為解決上述技術(shù)問題，本發(fā)明的晶體管源漏極形成方法采用的技術(shù) 方案，包括以下步驟
(1) .輕摻雜漏形成；
(2) .側(cè)墻形成；(3) .源漏選擇性外延生長；
(4) .離子注入形成源漏；
(5) .輔助側(cè)墻形成；
(6) .形成金屬硅化物。
可以通過上述本發(fā)明的方法形成的本發(fā)明的晶體管源漏極，包括輕 摻雜漏、側(cè)墻、外延層、金屬硅化物層，還包括輔助側(cè)墻，輔助側(cè)墻位于 金屬硅化物層外側(cè)的外延層之上同側(cè)墻相接。
本發(fā)明的晶體管源漏極形成方法，在源漏選擇性外延生長后、金屬 硅化物生成之前，生長一個(gè)輔助側(cè)墻(Assisted Spacer),把側(cè)墻(Spacer) 和硅間的交界面(interface)保護(hù)起來。這樣，在金屬硅化物生成 (Silicide)過程中，很好地防止了金屬在側(cè)墻(Spacer)與硅的界面處 形成殘留。


下面結(jié)合附圖及具體實(shí)施方式
對本發(fā)明作進(jìn)一步詳細(xì)說明。 圖1是常規(guī)晶體管源漏極形成工藝形成的源漏極剖面示意圖； 圖2是本發(fā)明的晶體管源漏極形成方法形成的晶體管源漏極剖面示 意圖3是本發(fā)明的晶體管源漏極形成方法一實(shí)施方式工藝流程圖。
具體實(shí)施例方式
本發(fā)明的晶體管源漏極形成方法的一實(shí)施方式如圖3所示， 一 麗OS 的源漏極形成包括以下步驟 (1).源漏N屮LDD注入;(2) .側(cè)墻形成；
(3) .源漏選擇性硅外延生長；
(4) .離子注入形成源漏；
(5) .輔助側(cè)墻形成；
(6) .金屬鎳硅化物生成。
形成的NM0S晶體管源漏極結(jié)構(gòu)如圖2所示，包括輕摻雜漏、側(cè)墻、
外延層、金屬硅化物層，還包括輔助側(cè)墻，輔助側(cè)墻位于金屬硅化物層外 側(cè)的外延層之上同側(cè)墻相接。
本發(fā)明的晶體管源漏極形成方法，在源漏選擇性外延生長后、金屬硅
化物生成(Silicide)之前，生長一個(gè)輔助側(cè)墻(Assisted Spacer),把 側(cè)墻(Spacer)和硅間的交界面(interface)保護(hù)起來。這樣，在金屬 硅化物生成過程中，很好地防止了金屬在側(cè)墻(Spacer)與硅的界面處形 成殘留。本發(fā)明的晶體管源漏極形成方法很好地解決了側(cè)墻與硅界面處金 屬殘留問題，很大程度上改善了器件的性能，同時(shí)，新的結(jié)構(gòu)也降低了源 漏與柵的橋鏈效應(yīng)(Bridging Effect)引起的漏電。
輔助側(cè)墻的尺寸需根據(jù)器件的物理參數(shù)進(jìn)行優(yōu)化?；驹瓌t在金屬 硅化物電阻滿足要求的條件下，把輔助側(cè)墻做大，但又不能影響后面通孔 (Via)的蝕刻。
權(quán)利要求
1、一種晶體管源漏極形成方法，其特征在于，包括以下步驟(1). 輕摻雜漏形成；(2). 側(cè)墻形成；(3). 源漏選擇性外延生長；(4). 離子注入形成源漏；(5). 輔助側(cè)墻形成；(6). 形成金屬硅化物。
2、 根據(jù)權(quán)利要求l所述的晶體管源漏極形成方法，其特征在于，輔 助側(cè)墻的尺寸根據(jù)器件的物理參數(shù)進(jìn)行優(yōu)化,在金屬硅化物電阻滿足要求 的條件下，把輔助側(cè)墻做大，但又不能影響后面通孔的蝕刻。
3、 一種晶體管源漏極，包括輕摻雜漏、側(cè)墻、外延層、金屬硅化物 層，其特征在于，還包括輔助側(cè)墻，輔助側(cè)墻位于金屬硅化物層外側(cè)的外 延層之上同側(cè)墻相接。
全文摘要
本發(fā)明公開了一種晶體管源漏極形成方法，在源漏選擇性外延生長后、金屬硅化物生成之前，生長一個(gè)輔助側(cè)墻，把側(cè)墻和硅間的交界面保護(hù)起來。這樣，在金屬硅化物生成過程中，很好地防止了用于形成金屬硅化物的金屬在側(cè)墻與硅的界面處形成殘留，降低了源漏與柵的橋鏈效應(yīng)引起的漏電，改善了器件的性能。本發(fā)明還公開了一種晶體管源漏極，包括輕摻雜漏、側(cè)墻、外延層、金屬硅化物層，還包括輔助側(cè)墻，輔助側(cè)墻位于金屬硅化物層外側(cè)的外延層之上同側(cè)墻相接。
文檔編號H01L21/335GK101459079SQ200710094448
公開日2009年6月17日 申請日期2007年12月13日 優(yōu)先權(quán)日2007年12月13日
發(fā)明者呂趙鴻, 錢文生 申請人:上海華虹Nec電子有限公司