專利名稱：用于偏置晶體管的裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于在偏置點(diǎn)偏置晶體管，以減小晶體管內(nèi)所選擇的非線性 度的裝置及方法。
背景技術(shù)：
在混合器和放大器內(nèi)使用晶體管是公知的。如果晶體管有理想的線性度， 從而，例如在晶體管為場(chǎng)效應(yīng)晶體管情況下，流過晶體管的電流與晶體管的 柵極處的電壓成線性比例，或者在晶體管為雙極性晶體管情況下，流過晶體 管的電流與晶體管的基極處的電壓成比例，則可以極大簡化高性能放大器的 設(shè)計(jì)。然而，在現(xiàn)實(shí)中，晶體管在它們的傳輸特性中表現(xiàn)出非線性度(non-linearity),并且即使在對(duì)具有單一頻率Fl的AC信號(hào)進(jìn)行放大時(shí)，表 現(xiàn)出的非線性度仍然可能導(dǎo)致諧波分量的生成。在電信產(chǎn)業(yè)中，減小或消除諧波是非常重要的。放大器或混合器中的非 線性度可能引起標(biāo)稱傳輸頻率帶之外的傳輸，此傳輸具有超過許可機(jī)構(gòu)所允 許的功率級(jí)別。類似地，由于非線性度而造成接收機(jī)內(nèi)諧波信號(hào)的生成或信 號(hào)的混合(例如干擾信號(hào)的內(nèi)部調(diào)制)可能劣化期望信號(hào)的接收。消費(fèi)者期望便攜式并且功能豐富的移動(dòng)電話，這促使電話內(nèi)電路的高度 集成，并且通常在用于電話和其他電信設(shè)備的集成電路內(nèi)裝配晶體管放大器。 集成電路制作技術(shù)具有以下的優(yōu)點(diǎn)即集成電路內(nèi)的晶體管，尤其是當(dāng)這些 晶體管在集成電路內(nèi)物理上相互靠近時(shí)，這些晶體管可以高精度地相互匹配。工藝變化和其他變化意味著不能知道晶體管的絕對(duì)性能特性，并且集成電路 內(nèi)任一給定的晶體管的特性可能隨著集成電路的不同而變化。 圖1為簡化的場(chǎng)效應(yīng)放大器電路的示意圖。場(chǎng)效應(yīng)晶體管2具有通過電阻器7從偏置電壓生成器6接收偏置電壓的柵極端4。柵極端4還接收要被放 大的輸入信號(hào)。提供了直流阻斷電容器(DC blocking capacitor)8，使得提供輸 入信號(hào)的電路不會(huì)擾動(dòng)(perturb)晶體管2的偏置設(shè)置。晶體管具有通過負(fù)載 阻抗10耦接到正供給軌(positive supply rail)的漏極端，為了簡單，將負(fù)載 阻抗10例示為電阻器。在本示例中，晶體管的源極端耦接于地。在許多教材中都概述了場(chǎng)效應(yīng)晶體管的響應(yīng)特性。圖2a和2b示出3N163 P-溝道MOSFET的響應(yīng)特性，如在由Jacob Millman所著的《微電子數(shù)字 與模擬電路以及系統(tǒng)》(ISBN0-07-Y66410-2)的第245頁上所再現(xiàn)的。該教材重復(fù)了傳輸特性的理論分析，提出I"，[2(VGS-VT)VDS《S]其中^=多數(shù)載流子遷移率(majority carrier mobility)G。-每單位面積的柵極電容L-溝道長度W^溝道寬度，在飽和區(qū)中對(duì)此電流的簡化與IJ^-W的平方成比例。然而，如圖2b中所示出，對(duì)實(shí)際晶體管的測(cè)量值與理想值不同。事實(shí)上， 盡管從圖2b看并不清楚，但是在集成電路內(nèi)的現(xiàn)代MOSFET中，存在相對(duì) 顯著的亞閾值(r。s < ^ )傳導(dǎo)量。然后，在達(dá)到VGS之后出現(xiàn)類似平方律(square law)的行為，但是隨著電壓增加，因?yàn)閳?chǎng)相關(guān)效應(yīng)變得更顯著，所以類似平 方律的行為開始失效。實(shí)際中，晶體管的特性是非線性的，這可以通過將漏源電流Ios的變化的導(dǎo)數(shù)視為柵源電壓的變化的函數(shù)，來觀察出此特性。應(yīng)該注意，流過晶體管的電流IDS是柵源電壓和漏源電壓二者的函數(shù)。假設(shè)晶體管僅是"弱"的非線性，則一般來說使用泰勒級(jí)數(shù)來寫出它的特性是
可以接受的，如在《對(duì)于RF應(yīng)用的CMOS非線性度分析》，Kant等，IEEB微 波原理與技術(shù)學(xué)報(bào)，2003年3月內(nèi)所闡述。因此，我們可以寫出-idS(VGS+Vgs， VDS+Vds)=IDS(VGS， VDS)+Gm Vgs+Gd Vds+Gm2 V2gs+Gmd Vgs Vcis+Gd2 V2cls+Gm3 V3gS+Gm2d V2gsVds+Gmd2, VgS* V2ds+Gd3 V3ds+......等式1其中id,漏源電流的變化Vcjs-柵源電壓 Vg產(chǎn)柵源電壓的變化VDS-漏源電壓Vdf漏源電壓的變化lDS(Ves,VDs)是作為標(biāo)稱柵源電壓Vcs和漏源電壓VDS的函數(shù)的偏置電流Gm:跨導(dǎo)(transconductance)系數(shù) Gf系數(shù)Gf系數(shù)G^d-系數(shù)如果從AC信號(hào)的角度看，漏極被有效地短路，即提供了級(jí)聯(lián)晶體管， 則可以在很大程度上忽略輸出電導(dǎo)(conductance)和交叉調(diào)制項(xiàng)(例如為Vds、 V^等的函數(shù)的項(xiàng))。此外，因?yàn)楦唠A系數(shù)趨向于非常小，所以如果我們僅關(guān) 注低階項(xiàng)，則該表達(dá)式可以被簡化并且作出一些替換，得到-g(VGS+Vgs"+Gm+2*Gm2*Vgs+3.Gm3+V2gs 等式2其中，通過比較各項(xiàng)，我們看到-g(Vos+Vgs)表示遞增的跨導(dǎo)，即^，在DC偏置點(diǎn)Ves附近的展開g(VcJS)《m，與,成比例 《g(VGS+AV"Gm+2.Gm2. AV+3.Gm3. AV2 g(VGS-厶V ) * Gm-2 Gra2 AV +3 Gm3 AV2 ，因此Gm=g(VGS)g(VGS+AV)-g(VGS-AV)g(VGS+AV)+g(VGS-AV)-2-g (VGS) Gm3= ^^。圖3a到圖3c為在柵源電壓范圍內(nèi)的用于典型場(chǎng)效應(yīng)晶體管的值Gml、 Gm2、 Gm3的示意圖。因此，圖3a示出,。圖3b示出二階導(dǎo)數(shù),，并且圖3c示出三階導(dǎo)數(shù) ?？梢钥吹剑谌A導(dǎo)數(shù)下降為零處存在偏置電壓《sVQS。在本示例中，在Ves-0.6伏處出現(xiàn)三階導(dǎo)數(shù)下降為零的情況。因此，對(duì) 于這些特性曲線相關(guān)的晶體管，如果晶體管具有0.6伏的柵源偏壓(gate source bias),則此晶體管基本不表現(xiàn)出三階非線性度，結(jié)果，不趨向于生成三次諧 波。類似地，例如，還使得RF前端內(nèi)干擾信號(hào)的三階互調(diào)制也被最小化。不幸的是，還可以看到，圖3c中示出的線的梯度在零截點(diǎn)附近非常陡， 因此從此理想位置的任何偏離會(huì)很快地引入明顯的三階非線性度的量。此外， 如果電路特性在相同批次內(nèi)隨著電路到集成電路的改變而變化并且在不同批 次內(nèi)隨著晶片(wafer)的改變而有變化，則因?yàn)閮H極少比例的電路可能在正 確的偏置條件附近被偏置而大部分電路會(huì)在被偏置的點(diǎn)處引起十分明顯的三 階非線性度，所以針對(duì)此電路的所有情況(instance)設(shè)置相同的偏置電壓是 不充分的，也是所不期望的。因此期望對(duì)每個(gè)晶體管單獨(dú)地進(jìn)行特性化，并將每個(gè)晶體管偏置到適當(dāng)占
在現(xiàn)實(shí)中，要對(duì)所制造的放大器的每種情況進(jìn)行特性化是非常耗費(fèi)時(shí)間 的，特別是因?yàn)槠命c(diǎn)會(huì)隨溫度和使用時(shí)間而改變。本領(lǐng)域其他工作人員已經(jīng)試圖通過積極地計(jì)算Gm3的值來解決這一問題。 公知的是，為了從數(shù)值上計(jì)算參數(shù)的一階導(dǎo)數(shù)，必需比較至少兩個(gè)不同點(diǎn)處 的值。類似地，為了計(jì)算二階導(dǎo)數(shù)，必需比較至少三個(gè)點(diǎn)的值，并且如圖4 中所示，公知的是，為了從數(shù)值上計(jì)算三階導(dǎo)數(shù)，必需沿曲線檢査四個(gè)點(diǎn)(或 更多點(diǎn))處的值。在本發(fā)明的情況下，這意味著對(duì)四個(gè)大小接近或八個(gè)匹配的晶體管的柵極電壓做輕微擾動(dòng)并比較從中流過的電流。用于進(jìn)行這種處理的電路在圖5 中示出，并在美國專利第US 6,531,924號(hào)中進(jìn)行描述。實(shí)質(zhì)上，這種電路使用一串電阻器，來生成以偏置電壓為中心的四個(gè)輸 入電壓，以用于晶體管放大器。然后，四個(gè)比較晶體管傳送作為偏置電壓的 函數(shù)的電流，并且通過運(yùn)算放大器來對(duì)這些電流求和以給出代表三階導(dǎo)數(shù)的 值。關(guān)鍵在于，即使要求四個(gè)晶體管中的兩個(gè)晶體管傳送的電流為另兩個(gè)晶 體管的電流的三倍(由此可以用三個(gè)并行的晶體管形成)，這種電路要求四個(gè) 晶體管的性能精確匹配。因此，如果晶體管和電流與放大器中的相同，則可 以預(yù)期，這種電路消耗的電流為它所代表的實(shí)際放大器的電流的八倍。可能 縮放所使用的晶體管與這些晶體管傳送的電流，以減小汲取的電流，但是這 會(huì)降低放大器和導(dǎo)數(shù)計(jì)算電路之間的匹配程度。任何誤匹配將引起結(jié)果的錯(cuò) 誤?？梢哉J(rèn)為，雖然這種電路在理論上看起來良好，但是這種電路要在匹配 程度與功耗之間折衷，這可能使得其在功率預(yù)算緊張的系統(tǒng)中的實(shí)施困難。發(fā)明內(nèi)容根據(jù)本發(fā)明的第一方面，提供一種用于偏置晶體管的裝置，該裝置包括 可控偏置生成器；測(cè)試電路；數(shù)字M階微分器，響應(yīng)于測(cè)試電路的輸出；以 及控制器，響應(yīng)于數(shù)字M階微分器，控制器用于對(duì)可控偏置生成器進(jìn)行控帶J; 其中，測(cè)試電路被配置為計(jì)算晶體管的性能的L階導(dǎo)數(shù),作為提供給晶體管的 偏置的函數(shù)。因此可能提供一種用于將晶體管的偏置條件設(shè)置到一點(diǎn)的裝置，以優(yōu)化 晶體管的特性(例如給定階次的非線性度)，同時(shí)簡化確定偏置點(diǎn)所需的^莫擬 測(cè)量電路的構(gòu)造，并通過一旦完成偏置測(cè)量就使模擬部分關(guān)閉以保存功率來 減小電路的功率需求。在優(yōu)選實(shí)施方式中，該裝置被設(shè)置為搜索偏置點(diǎn)以基本將三階導(dǎo)數(shù)減小 為零，或者減小到最小。在本實(shí)施方式中，測(cè)試電路被設(shè)置為針對(duì)偏置電路 提供的偏置值估計(jì)二階導(dǎo)數(shù)。這要求在測(cè)試電路內(nèi)略微不同的電壓處僅偏置 三個(gè)晶體管，此外晶體管所攜帶的最大電流和最小電流之間的電流比率僅為2:1。這意味著因?yàn)檎`匹配機(jī)會(huì)的減少，所以模擬測(cè)試電路的性能遠(yuǎn)比現(xiàn)有技術(shù)，例如現(xiàn)有技術(shù)中示出的三階電路，更可靠。此外，僅當(dāng)控制器希望檢査 該偏置電壓時(shí)，需要對(duì)測(cè)試電路上電。這使得功耗明顯地減小。該控制器適用于在測(cè)試階段不定期地改變偏置電壓，以使數(shù)字微分器能 夠在不同偏置電壓處從測(cè)試電路捕獲幾個(gè)估計(jì)，以計(jì)算作為二階導(dǎo)數(shù)的梯度 的三階導(dǎo)數(shù)。一旦通過測(cè)試電路得到幾個(gè)估計(jì)，則測(cè)試電路可以被斷電直到認(rèn)為需要 進(jìn)一步測(cè)試時(shí)為止。對(duì)于在制造后的單個(gè)設(shè)備校準(zhǔn)階段是否執(zhí)行測(cè)試，或者對(duì)于是周期地還 是響應(yīng)于環(huán)境因素(例如設(shè)備的老化或偏離校準(zhǔn)設(shè)備時(shí)溫度的溫度變化)的 變化而執(zhí)行測(cè)試，設(shè)計(jì)者具有自由的選擇權(quán)。因此，本發(fā)明僅需要根據(jù)情況 不定期地對(duì)測(cè)試電路上電，因此本發(fā)明在一段時(shí)間內(nèi)消耗的功率比現(xiàn)有技術(shù) 系統(tǒng)消耗的少得多。類似地，如果數(shù)字微分器作為分離或?qū)Ｓ媒M件而被提供， 則數(shù)字微分器僅需要根據(jù)情況不定期地被上電。另選的是，鑒于現(xiàn)在許多便 攜式電信設(shè)備包括大量的板上處理功率(如移動(dòng)電話運(yùn)行"屏保"和玩游戲 的能力所表明的)，則數(shù)字微分器可以作為由已在電信設(shè)備(或?qū)嵤┝吮景l(fā)明 的其他系統(tǒng))內(nèi)提供的數(shù)字?jǐn)?shù)據(jù)處理單元所執(zhí)行的任務(wù)而被實(shí)施。根據(jù)本發(fā)明的第二方面，提供一種用于對(duì)電子設(shè)備進(jìn)行偏置以將該設(shè)備 的非線性度設(shè)置為目標(biāo)值的裝置，該裝置包括測(cè)試電路，被設(shè)置為計(jì)算設(shè) 備性能的所選擇參數(shù)的導(dǎo)數(shù)；數(shù)字微分器，響應(yīng)于測(cè)試電路；以及控制器， 響應(yīng)于數(shù)字微分器，控制器適用于發(fā)送命令以修改或設(shè)置針對(duì)該設(shè)備的偏置。根據(jù)本發(fā)明的第三方面，提供一種對(duì)電子設(shè)備進(jìn)行偏置以將設(shè)備的非線 性度設(shè)置為目標(biāo)值的方法，該方法包括以下步驟i)使用測(cè)試電路來在給定的 偏置值處計(jì)算該非線性度的度量;ii)在適用于計(jì)算該度量的導(dǎo)數(shù)的數(shù)字處理系 統(tǒng)內(nèi)接收多個(gè)度量；iii)基于計(jì)算的導(dǎo)數(shù)，改變?cè)撈靡愿淖冊(cè)摲蔷€性度的大小。優(yōu)選地，選擇偏置中的變化以減小非線性度。該變化可以被完成一次， 以最小化非線性度。然而，設(shè)計(jì)者有意地希望引入諧波也是可能的，在這種 情況下同樣可以運(yùn)行本發(fā)明，以最大化而不是最小化由給定階次的非線性度 造成的諧波。


圖1為簡單的晶體管放大電路的示意圖。圖2a為漏源電流、漏源電壓以及柵源電壓之間的關(guān)系的示意圖。圖2b為對(duì)應(yīng)場(chǎng)效應(yīng)晶體管的漏源電流對(duì)柵源電壓的典型圖。圖3a到圖3c示出漏源電流對(duì)柵源電壓的一階、二階和三階導(dǎo)數(shù)的示意圖。圖4為用于估計(jì)關(guān)于x的函數(shù)的三階導(dǎo)數(shù)的數(shù)值方法示意圖。圖5為用于實(shí)施圖4中示出的數(shù)值方法的現(xiàn)有技術(shù)的電路的示意圖。圖6為組成本發(fā)明的實(shí)施方式的電路的示意圖。圖7為圖6中的測(cè)試電路的實(shí)施方式的示意圖。圖8為用于估計(jì)二階導(dǎo)數(shù)的數(shù)值方法的示意圖。
具體實(shí)施方式
圖6為根據(jù)本發(fā)明，被設(shè)置為向晶體管放大器2提供偏置電壓的一實(shí)施方式的示意圖。假設(shè)將使用放大器2，則提供對(duì)放大器2的性能方面進(jìn)行建豐莫 或復(fù)制的測(cè)試電路60。因此，如果期望通過將晶體管偏置到三次導(dǎo)數(shù)(即Gm3) 為零的點(diǎn)來使三次諧波失真最小化，則測(cè)試電路60可以被制造來反映(mirror) 晶體管放大器電路本身，或者可以包括適用于形成低于三階的導(dǎo)數(shù)(例如一 階或二階導(dǎo)數(shù))的導(dǎo)數(shù)計(jì)算電路。用于計(jì)算二階導(dǎo)數(shù)的電路的示例在圖7中 示出并將在后面更完整地進(jìn)行討論。測(cè)試電路的輸出作為模擬輸入而被提供給一般標(biāo)記為62的數(shù)字控制系 統(tǒng)，數(shù)字控制系統(tǒng)62包括模數(shù)轉(zhuǎn)換器(Analog to Digital Converter, ADC) 64、 數(shù)字微分器66、控制器68、數(shù)字存儲(chǔ)器70 (可以是非易失性的)以及數(shù)模轉(zhuǎn) 換器(Digital to Analog Converter, DAC) 72?？梢詮脑S多公知技術(shù)中選擇任意 適合的一種來制造模數(shù)轉(zhuǎn)換器64和數(shù)模轉(zhuǎn)換器72，這里不需要詳細(xì)描述。數(shù) 字微分器66和控制器68可以被實(shí)施為專用硬件，或者可以作為在數(shù)字?jǐn)?shù)據(jù) 處理器上運(yùn)行的例程在軟件中被執(zhí)行，數(shù)字?jǐn)?shù)據(jù)處理器在集成電路的外部被 提供，或者當(dāng)放大器本身被形成在集成電路內(nèi)的情況下，數(shù)字?jǐn)?shù)據(jù)處理器作 為集成電路的一部分被提供。參照?qǐng)D7，考慮測(cè)試電路60的操作是有用的。 圖7中示出的設(shè)置包括其中每一個(gè)的源極都耦接于地的三個(gè)場(chǎng)效應(yīng)晶體管90、 92和94。使用中，晶體管92被設(shè)置為傳送晶體管90和94的電流的兩倍的 電流，這可以通過將晶體管92制造成另兩個(gè)晶體管的兩倍寬或者通過將晶體 管92形成為兩個(gè)相同晶體管的組合來實(shí)現(xiàn)，使得在這種情況下，晶體管卯、 94以及形成組合晶體管92的兩個(gè)晶體管的每一個(gè)都被制造成相同尺寸。偏置 電壓被直接提供給晶體管92的柵極。晶體管90的柵極通過阻抗已知為R的 電阻器96耦接到晶體管92的柵極。類似地，晶體管94的柵極通過阻抗同樣 已知為R的電阻器98耦接到晶體管92的柵極。使得參考電流流過電阻器96
和98，從而針對(duì)偏置電壓來擾動(dòng)晶體管90和96的柵極處的電壓。具體地， 晶體管90的柵極處的電壓可以表示為V90-Vbias+R參Iref，并且，晶體管94的柵極處的電壓可以表示為 V94:Vbias-R"ref。通過電流源IOO和102可以方便地發(fā)出(source)和接收(sink)參考電流。PMOS晶體管112和114形成的電流鏡(current mirror) 110被用來形成 有源負(fù)載。流過晶體管卯和94的電流一起被求和并流過晶體管112。晶體管 112的柵極端被耦接到晶體管114的柵極端，并且還被耦接到晶體管112的漏 極端。因此，晶體管114嘗試傳送與流過晶體管112的電流相同的電流。晶體管92的漏極通過介入的級(jí)聯(lián)晶體管耦接到晶體管114的漏極，并且 還耦接到運(yùn)算放大器120的倒相輸入。放大器包含耦接在其輸出和倒相輸入 之間的反饋電阻器122。放大器的非倒相輸入被設(shè)置為接收普通模式電壓，例 如通過將非倒相輸入耦接到Vb^來接收普通模式電壓。為了允許來自放大器的輸出電壓按照設(shè)計(jì)者的意愿變化，將電流源或電 流接收器(currentsink)， I。ffset，耦接到倒相輸入。圖7中的設(shè)置是使得對(duì)于任意給定的偏置電壓Vbias,得到三個(gè)單獨(dú)的偏 置電壓，然后在模擬域中對(duì)晶體管傳送的電流求和，以執(zhí)行二階導(dǎo)數(shù)計(jì)算， 如圖8中所例示的，從而生成以Yc為中心的電壓Y^和Yp并根據(jù)以下等式 形成二階導(dǎo)數(shù)的計(jì)算，其中Y。代表當(dāng)前的偏置電壓二階導(dǎo)數(shù)KYr2Yo+Y.^ Ax。具體地說，電流鏡的動(dòng)作是，使得流經(jīng)晶體管114的電流代表電壓Yj 與Y!的和:晶體管92傳送2Yo，所以流到或來自求和節(jié)點(diǎn)124 (求和節(jié)點(diǎn)124朝向 放大器120)的電流代表-Y廣2Yo+Y."然后，此差電流包含加入到其的偏移量(此偏移量可以具有負(fù)符號(hào))，并 且經(jīng)由運(yùn)算放大器的動(dòng)作來將該電流轉(zhuǎn)換成電壓，上述運(yùn)算放大器包含通過 反饋電阻器122的值而確定的轉(zhuǎn)換因子。因?yàn)閷?duì)應(yīng)三階導(dǎo)數(shù)的零點(diǎn)出現(xiàn)在二階導(dǎo)數(shù)的最大值處(如圖3b和圖3c 中所示出)，所以運(yùn)用該偏移量的能力是有用的。該偏移量使得凈電流被設(shè)置 為允許放大器120的正確操作的值。類似地，施加普通模式電壓的能力使得 在實(shí)施中的實(shí)際考慮因素，例如供給電壓，能夠被考慮。普通模式電壓是從 電壓源(未示出)得到的。運(yùn)算放大器110的輸出被提供給模數(shù)轉(zhuǎn)換器64，上述輸出在模數(shù)轉(zhuǎn)換器 64中被轉(zhuǎn)換，并且數(shù)字化的值被傳送到數(shù)字微分器66。數(shù)字微分器66和控 制器68協(xié)同工作，以詢問如測(cè)試電路60所代表的放大器2的操作。數(shù)字微 分器66不能基于單個(gè)測(cè)量來估計(jì)導(dǎo)數(shù)，因此控制器68向數(shù)模轉(zhuǎn)換器72發(fā)出 指令，以輸出與當(dāng)前偏置電壓緊密相關(guān)的新偏置電壓。上述詢問使得二階導(dǎo) 數(shù)的斜率被確定，從而計(jì)算三階導(dǎo)數(shù)。應(yīng)該注意，如果測(cè)試電路60僅計(jì)算一 階導(dǎo)數(shù)，則控制器68需要指示數(shù)模轉(zhuǎn)換器來輸出至少兩個(gè)擾動(dòng)，從而總的來 說，可以通過數(shù)字微分器檢查至少三個(gè)點(diǎn)以計(jì)算三階導(dǎo)數(shù)。從數(shù)字微分器得 到建立的三階導(dǎo)數(shù)之后，控制器可以使用三階導(dǎo)數(shù)的絕對(duì)值和三階導(dǎo)數(shù)的梯 度來計(jì)算應(yīng)該將三階導(dǎo)數(shù)降低至零的偏置電壓的變化。然后，偏置電壓的變 化值被寫入數(shù)字儲(chǔ)存器，從而數(shù)模轉(zhuǎn)換器72輸出的值被修改。這可以僅完成 一次，或者如果設(shè)計(jì)者愿意，然后可以重復(fù)此處理以改進(jìn)偏置電壓的估計(jì)， 該偏置電壓使三階導(dǎo)數(shù)最小化并由此使此三階效應(yīng)引入的失真最小化。系統(tǒng)設(shè)計(jì)者可以按照他的需要來選擇頻繁地或不頻繁地執(zhí)行的偏置校 準(zhǔn)。因此，可以在產(chǎn)品測(cè)試階段執(zhí)行這種測(cè)試，并且模數(shù)轉(zhuǎn)換器64、數(shù)字微 分器66和控制器可以是位于在測(cè)試下的集成電路之外，或者可以是測(cè)試設(shè)備
的一部分。在這些組件在單個(gè)設(shè)備(例如移動(dòng)電話)中，但是不一定在單個(gè) 集成電路中被提供的情況下，則可以更頻繁地執(zhí)行測(cè)試。因此，例如可以將 控制器設(shè)置在每次上電時(shí)執(zhí)行校準(zhǔn)。此外，控制器可以響應(yīng)于溫度傳感器， 從而控制器知道在當(dāng)前溫度和上次執(zhí)行校準(zhǔn)時(shí)的溫度之間何時(shí)發(fā)生了明顯的 溫度變化，從而如果必要，則啟用重校準(zhǔn)處理，以重置偏置電壓。諸如移動(dòng)電話的設(shè)備是處在極端壓力下以獲得良好的電池壽命，因此功 率預(yù)算特別重要。本發(fā)明的一大優(yōu)點(diǎn)在于，當(dāng)不使用時(shí)測(cè)試電路60可以被斷 電(de-power)。這可以通過對(duì)有源負(fù)載112中的晶體管進(jìn)行偏置使得晶體管 為非傳導(dǎo)的，并通過關(guān)閉電流源與電流接收器100與102來獲得。類似地， 和微分器66 —樣，當(dāng)不需要時(shí)模數(shù)轉(zhuǎn)換器64可以被斷電。因此，因?yàn)楸景l(fā) 明可以被短暫使用以設(shè)置偏置電壓然后被切斷，可能僅被間歇地上電以執(zhí)行 偏置電壓的重測(cè)試或僅在廠商的測(cè)試階段被使用，所以本發(fā)明是具有高功率 效率的。這與前面描述的現(xiàn)有技術(shù)不同，在現(xiàn)有技術(shù)中測(cè)試電路總是打開并 且明顯地比在開發(fā)中的晶體管放大器消耗更多的電流。數(shù)字微分器66還可以執(zhí)行一階、二階或更高階微分，并針對(duì)要被設(shè)置的 不同目標(biāo)給出靈活性，不同目標(biāo)是根據(jù)其中嵌入了放大器的設(shè)備的操作模式 而被設(shè)定的。在預(yù)期僅執(zhí)行一次測(cè)試的情況下，則偏置生成器構(gòu)造可以被簡化，從而 偏置生成器的輸出電壓可以僅被設(shè)置一次。在這種情況下，可以通過外部偏 置生成器來提供測(cè)試期間使用并被提供給晶體管和測(cè)試電路的可調(diào)偏置。因此，可以提供用于偏置晶體管放大器的高效并可靠的方法和裝置，以 控制晶體管放大器中的非線性度。
權(quán)利要求
1、一種用于偏置晶體管的裝置，該裝置包括可控偏置生成器；測(cè)試電路；數(shù)字M階微分器，響應(yīng)于該測(cè)試電路的輸出；以及控制器，響應(yīng)于該數(shù)字M階微分器，并用以對(duì)該可控偏置生成器進(jìn)行控制；其中，該測(cè)試電路被配置來計(jì)算該晶體管的性能的L階導(dǎo)數(shù)，該L階導(dǎo)數(shù)被當(dāng)作提供給該晶體管的偏置的函數(shù)。
2、 根據(jù)權(quán)利要求l所述的裝置，其中，該控制器適用于使得該偏置生成 器輸出至少一個(gè)測(cè)試信號(hào)，以使該數(shù)字M階微分器計(jì)算該晶體管的響應(yīng)的更 高階的導(dǎo)數(shù)。
3、 根據(jù)權(quán)利要求1所述的裝置，其中，該可控偏置生成器包括數(shù)模轉(zhuǎn)換器°
4、 根據(jù)權(quán)利要求1所述的裝置，其中，該控制器可以設(shè)置一個(gè)值處的偏 置，以獲得該晶體管的性能中的導(dǎo)數(shù)的期望值，然后對(duì)該測(cè)試電路和該M階 微分計(jì)算器中的至少一個(gè)斷電。
5、 根據(jù)權(quán)利要求1所述的裝置，其中，該測(cè)試電路被設(shè)置來計(jì)算該晶體管的,。
6、 根據(jù)權(quán)利要求l所述的裝置，其中，該控制器適用于在上電時(shí)或者響 應(yīng)于超過閾值的溫度變化，來周期性地檢查該偏置電壓。
7、 根據(jù)權(quán)利要求l所述的裝置，其中，該M階微分器計(jì)算一階導(dǎo)數(shù)。
8、 根據(jù)權(quán)利要求1所述的裝置，其中，該M階微分器的輸出代表了該 晶體管的性能的(L+M)階導(dǎo)數(shù)。
9、 根據(jù)權(quán)利要求l所述的裝置，該裝置還包括非易失性存儲(chǔ)器，并且其 中一旦該控制器識(shí)別了合適的偏置電壓，則該非易失性存儲(chǔ)器儲(chǔ)存控制值，來使得該可控偏置生成器或另外的偏置生成器生成該晶體管的所期望的偏置。
10、 根據(jù)權(quán)利要求1所述的裝置，其中，該晶體管為場(chǎng)效應(yīng)晶體管，并且該測(cè)試電路適用于估算該晶體管的# 。
11、 一種集成電路，該集成電路包括要被偏置的晶體管、偏置生成器以及適用于估算該晶體管的性能的L階導(dǎo)數(shù)的測(cè)試電路，其中，該偏置生成器 還包括存儲(chǔ)器，使得一旦該偏置被識(shí)別，則該偏置可以被儲(chǔ)存在該存儲(chǔ)器中 并且該測(cè)試電路被斷電。
12、 一種用于對(duì)電子設(shè)備進(jìn)行偏置以將該設(shè)備的非線性度設(shè)置為目標(biāo)值 的裝置，該裝置包括測(cè)試電路，被設(shè)置來計(jì)算該設(shè)備性能的所選擇參數(shù)的導(dǎo)數(shù)； 數(shù)字微分器，響應(yīng)于該測(cè)試電路；以及控制器，響應(yīng)于該數(shù)字微分器，并且適用于發(fā)送命令以修改或設(shè)置對(duì)應(yīng) 該設(shè)備的偏置。
13、 一種對(duì)電子設(shè)備進(jìn)行偏置以將該設(shè)備的非線性度設(shè)置為目標(biāo)值的方 法，該方法包括以下步驟i) 使用測(cè)試電路來在給定的偏置值處計(jì)算該非線性度的估計(jì)；ii) 在適用于計(jì)算該非線性度的導(dǎo)數(shù)的數(shù)字處理系統(tǒng)內(nèi)接收多個(gè)估計(jì)；iii) 基于該非線性度的該導(dǎo)數(shù)，充電電子設(shè)備的偏置以改變?cè)摲蔷€性度。
14、 根據(jù)權(quán)利要求13所述的方法，其中，朝目標(biāo)調(diào)整該非線性度。
15、 根據(jù)權(quán)利要求14所述的方法，其中，該目標(biāo)是針對(duì)該非線性度的最 小值。
16、 根據(jù)權(quán)利要求14所述的方法，其中，該目標(biāo)為零值。
17、 根據(jù)權(quán)利要求13所述的方法，其中，該測(cè)試電路適用于計(jì)算對(duì)應(yīng)場(chǎng)效應(yīng)晶體管的^。
18、根據(jù)權(quán)利要求10所述的方法，其中，被設(shè)置為目標(biāo)值的該非線性度
19、 根據(jù)權(quán)利要求13所述的方法，其中，通過該電子設(shè)備內(nèi)的偏置生成 器提供該偏置，并且在估算偏置以將該非線性度設(shè)置為期望的電平之后，用 于控制該偏置生成器的控制值被儲(chǔ)存在該設(shè)備中。
20、 根據(jù)權(quán)利要求13所述的方法，其中，在作為制造過程的一部分的設(shè) 備測(cè)試階段內(nèi)計(jì)算該偏置。
全文摘要
一種用于偏置晶體管的裝置，該裝置包括可控偏置生成器、測(cè)試電路、數(shù)字M階微分器(66)，數(shù)字M階微分器響應(yīng)于測(cè)試電路的輸出；以及控制器(68)響應(yīng)于數(shù)字M階微分器(66)，控制器(68)用于對(duì)可控偏置生成器進(jìn)行控制，其中，測(cè)試電路被配置為計(jì)算晶體管的性能的L階導(dǎo)數(shù)。
文檔編號(hào)H03F1/22GK101401299SQ200780008476
公開日2009年4月1日 申請(qǐng)日期2007年3月8日 優(yōu)先權(quán)日2006年3月9日
發(fā)明者強(qiáng)納森·理查·史崔基 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司