專利名稱：非易失性存儲(chǔ)裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲(chǔ)裝置及其制造技術(shù)，特別涉及具備相變 化存儲(chǔ)器的非易失性存儲(chǔ)裝置及適用于制造該裝置的有效的技術(shù)，所 述相變化存儲(chǔ)器非易失性地存儲(chǔ)由金屬化合物的結(jié)晶狀態(tài)和非晶狀 態(tài)之間的相變化決定的電阻值，并能進(jìn)行電重寫。
背景技術(shù)：
非易失性存儲(chǔ)裝置中，有使用金屬化合物的結(jié)晶狀態(tài)和非晶狀態(tài) 作為存儲(chǔ)信息的存儲(chǔ)裝置，通常將碲化合物用作該存儲(chǔ)裝置的存儲(chǔ)材 料。其原理是以金屬化合物的結(jié)晶狀態(tài)的反射率和非晶狀態(tài)的反射率
的差異作為信息進(jìn)行存儲(chǔ)，并一皮廣泛用于例如DVD ( Digital Versatile Disk,數(shù)碼多用途光盤)之類光學(xué)信息存儲(chǔ)介質(zhì)中。
近年，提出了將金屬化合物用于電信息存儲(chǔ)介質(zhì)的方案。該將金 屬化合物用于電信息存儲(chǔ)介質(zhì)的方法與上述將金屬化合物用于光學(xué) 信息存儲(chǔ)介質(zhì)的光學(xué)方法不同，是通過(guò)電流量或電壓變化來(lái)檢測(cè)金屬 化合物的結(jié)晶狀態(tài)和非晶狀態(tài)的電阻差、即結(jié)晶的低電阻狀態(tài)和非晶 的高電阻狀態(tài)的差別的電學(xué)方法。例如US6,750，469 (專利文獻(xiàn)l )中
電信息存儲(chǔ)介質(zhì)。
料)和選擇元件的結(jié)構(gòu)。相變化存儲(chǔ)器利用通過(guò)從選擇元件施加電流
態(tài)，由此存儲(chǔ)、保持信息。對(duì)于重寫，電轉(zhuǎn)化為高電阻的非晶狀態(tài)時(shí)， 只須施加大電流，使存儲(chǔ)元件的溫度達(dá)到熔點(diǎn)以上后，驟冷即可；電 轉(zhuǎn)化為低電阻的結(jié)晶狀態(tài)時(shí)，只須限制施加的電流，使存儲(chǔ)元件的溫度為低于熔點(diǎn)的結(jié)晶化溫度即可。通常，存儲(chǔ)元件的電阻值隨相變化 從2位數(shù)變化為3位數(shù)。因此，相變化存儲(chǔ)器根據(jù)存儲(chǔ)元件為結(jié)晶狀態(tài) 或?yàn)榉蔷顟B(tài)，讀出信號(hào)差異較大，所以讀出動(dòng)作容易。
例如US6，579,760 (專利文獻(xiàn)2)中公開了可以以低成本制造的具 有交叉型存儲(chǔ)單元的相變化存儲(chǔ)器。專利文獻(xiàn)1US6，750，469專利文獻(xiàn)2US6,579,760

發(fā)明內(nèi)容
交叉型存儲(chǔ)單元中，為了防止寫入錯(cuò)誤的信息，必須使用二極管 作為選擇元件。如上所述，通過(guò)由作為選擇元件的二極管向作為存儲(chǔ) 元件的相變化材料中流入電流，由此能重寫存儲(chǔ)單元的信息。這意味 著相變化材料由于其結(jié)晶狀態(tài)改變而成為高溫，二極管也同樣由于具 有電阻而成為高溫。
但是，當(dāng)二極管成為高溫時(shí)，引發(fā)下述問題，二極管內(nèi)的雜質(zhì)分 布破壞，無(wú)法維持進(jìn)行適當(dāng)讀出所需的阻斷電流，或者二極管本身被 熱破壞等。為了使二極管不成為高溫，雖然也能使二極管的材料為熱 導(dǎo)率高的材料，但此時(shí)為了使相變化材料成為高溫而需要大電流，或 者達(dá)不到所需的高溫而引起難以重寫信息等問題。因此，交叉型存儲(chǔ) 單元的課題在于開發(fā)重寫時(shí)二極管難以成為高溫并且相變化材料容 易成為高溫的存儲(chǔ)單元結(jié)構(gòu)。
本發(fā)明的目的在于提供一種可以實(shí)現(xiàn)即使相變化材料成為高溫、 二極管也難以成為高溫的存儲(chǔ)單元結(jié)構(gòu)的技術(shù)，是具備相變化存儲(chǔ)器 的非易失性存儲(chǔ)裝置，所述相變化存儲(chǔ)器由交叉型存儲(chǔ)單元構(gòu)成，所
成的選擇元件而得到。
由本說(shuō)明書的描述和附圖明確本發(fā)明的上述目的以及其他目的
的新特征。
以下簡(jiǎn)單說(shuō)明本申請(qǐng)中公開的發(fā)明中代表性例子的 一 個(gè)實(shí)施方
ii案。
該實(shí)施方案為 一種具有相變化存儲(chǔ)器的非易失性存儲(chǔ)裝置，所述 相變化存儲(chǔ)器由沿著第l方向延伸的多條第l金屬配線、沿著與第l方
向垂直的第2方向延伸的多條第3金屬配線和位于第1金屬配線和第3 金屬配線的交點(diǎn)的由存儲(chǔ)元件與選擇元件形成的交叉型存儲(chǔ)單元構(gòu)
成。存儲(chǔ)單元由設(shè)置在第l金屬配線上的選擇元件、設(shè)置在選擇元件
上的存儲(chǔ)元件、設(shè)置在存儲(chǔ)元件上的第2金屬配線和設(shè)置在第2金屬配 線上的第3金屬配線構(gòu)成，在鄰接的選擇元件之間和存儲(chǔ)元件之間形 成層間膜，在設(shè)置于鄰接的存儲(chǔ)元件之間的層間膜上形成空隙。
另外，該實(shí)施方案是一種具有相變化存儲(chǔ)器的非易失性存儲(chǔ)裝 置，所述相變化存儲(chǔ)器由沿著第l方向延伸的多條第l金屬配線、沿著 與第1方向垂直的第2方向延伸的多條第3金屬配線和位于第1金屬配 線和第3金屬配線的交點(diǎn)的由存儲(chǔ)元件與選擇元件形成的交叉型存儲(chǔ) 單元構(gòu)成。存儲(chǔ)單元由設(shè)置在第l金屬配線上的選擇元件、設(shè)置在選 擇元件上的存儲(chǔ)元件、設(shè)置在存儲(chǔ)元件上的第2金屬配線和設(shè)置在第2 金屬配線上的第3金屬配線構(gòu)成，在鄰接的存儲(chǔ)元件之間設(shè)置有熱導(dǎo) 率比設(shè)置在鄰接的選擇元件之間的層間膜低的層間膜。
另外，該實(shí)施方案是一種具有相變化存儲(chǔ)器的非易失性存儲(chǔ)裝置 的制造方法，所述相變化存儲(chǔ)器由沿著第1方向延伸的多條第1金屬配 線、沿著與第1方向垂直的第2方向延伸的多條第3金屬配線和位于第1 金屬配線和第3金屬配線的交點(diǎn)的由存儲(chǔ)元件與選擇元件形成的交叉 型存儲(chǔ)單元構(gòu)成。首先，在半導(dǎo)體村底上依次形成第l金屬膜、選擇 元件材料、緩沖層、相變化材料及第2金屬膜后，沿著第l方向依次蝕 刻第2金屬膜、相變化材料、緩沖層、選擇元件材料及第l金屬膜，加 工成相變化材料的寬度比緩沖層或選擇元件材料的寬度窄的帶狀。然 后，在鄰接的相變化材料之間形成空隙，用第1層間膜填埋鄰接的第2 金屬膜、相變化材料、緩沖層、選擇元件材料及第l金屬膜的層疊圖 案之間。然后，研磨第l層間膜的表面，使第2金屬膜的上面露出后， 在半導(dǎo)體襯底上形成第3金屬膜。進(jìn)而，沿著第2方向依次蝕刻第3金
12屬膜、第2金屬膜、相變化材料、緩沖層及選擇元件材料，加工成相 變化材料的寬度比緩沖層或選擇元件材料的寬度窄的帶狀。然后，在 鄰接的相變化材料之間形成空隙，通過(guò)第2層間膜填埋鄰接的第3金屬
膜、第2金屬膜、相變化材料、緩沖層、選擇元件材料及第l金屬膜的
層疊圖案之間。
另外，該實(shí)施方案是具有相變化存儲(chǔ)器的非易失性存儲(chǔ)裝置的制 造方法，所述相變化存儲(chǔ)器由沿著第1方向延伸的多條第l金屬配線、
沿著與第1方向垂直的第2方向延伸的多條第3金屬配線和位于第1金 屬配線與第3金屬配線的交點(diǎn)的由存儲(chǔ)元件與選擇元件形成的交叉型 存儲(chǔ)單元構(gòu)成。首先，在半導(dǎo)體襯底上依次形成第l金屬膜、選擇元 件材料、緩沖層、相變化材料及第2金屬膜后，沿著第l方向依次蝕刻 第2金屬膜、相變化材料、緩沖層、選擇元件材料及第l金屬膜，加工 成帶狀。然后，沿著第1方向微細(xì)加工第2金屬膜及相變化材料后，被 覆第2金屬膜及相變化材料的側(cè)面，同時(shí)形成填埋鄰接的緩沖層、選 擇元件材料及第l金屬膜的層疊圖案之間的第l層間膜。然后，回蝕第 l層間膜后，通過(guò)熱導(dǎo)率比第l層間膜低的第2層間膜填埋由第l層間膜 的被覆性產(chǎn)生的空間。然后，研磨第2層間膜的表面，使第2金屬膜的 上面露出后，在半導(dǎo)體襯底上形成第3金屬膜。進(jìn)而，沿著第2方向依 次蝕刻第3金屬膜、第2金屬膜、相變化材料、緩沖層及選擇元件材料， 加工成帶狀。然后，沿著第2方向微細(xì)加工第2金屬膜及相變化材料后， 被覆第2金屬膜及相變化材料的側(cè)面，同時(shí)形成填埋鄰接的緩沖層、 選擇元件材料及第1金屬膜的層疊圖案之間的第3層間膜。接著，回蝕 第3層間膜后，用熱導(dǎo)率比第3層間膜低的第4層間膜填埋由第3層間膜 的被覆性產(chǎn)生的空間。
另外，該實(shí)施方案是具有相變化存儲(chǔ)器的非易失性存儲(chǔ)裝置的制 造方法，所述相變化存儲(chǔ)器由沿著第1方向延伸的多條第l金屬配線、 沿著與第1方向垂直的第2方向延伸的多條第3金屬配線和位于第1金 屬配線和第3金屬配線的交點(diǎn)的由存儲(chǔ)元件與選擇元件形成的交叉型 存儲(chǔ)單元構(gòu)成。首先，在半導(dǎo)體襯底上依次形成第l金屬膜、選擇元件材料、緩沖層、相變化材料及第2金屬膜后，沿著第l方向依次蝕刻 第2金屬膜、相變化材料、緩沖層、選擇元件材料及第l金屬膜，加工 成帶狀。然后，沿著第1方向微細(xì)加工第2金屬膜及相變化材料后，形
成填埋鄰接的第2金屬膜、相變化材料、緩沖層、選擇元件材料及第l
金屬膜的層疊圖案之間的第l層間膜。接著，回蝕第l層間膜，除去鄰
接的第2金屬膜及相變化材料的層疊圖案之間的第1層間膜。接下來(lái)， 由熱導(dǎo)率比第l層間膜低的第2層間膜填埋鄰接的第2金屬膜及相變化 材料的層疊圖案之間，研磨第2層間膜的表面，使第2金屬膜的上面露 出后，在半導(dǎo)體襯底上形成第3金屬膜。進(jìn)而，沿著第2方向依次蝕刻 第3金屬膜、第2金屬膜、相變化材料、緩沖層及選擇元件材料，加工 成帶狀。然后，沿著第2方向微細(xì)加工第2金屬膜及相變化材料后，形 成填埋鄰接的第3金屬膜、第2金屬膜、相變化材料、緩沖層、選擇元 件材料及第1金屬膜的層疊圖案之間的第3層間膜。接著，回蝕第3層 間膜，除去鄰接的第2金屬膜及相變化材料的層疊圖案之間的第3層間 膜。然后，由熱導(dǎo)率比第3層間膜低的第4層間膜填埋鄰接的第2金屬 膜及相變化材料的層疊圖案之間。
另外，該實(shí)施方案是具有相變化存儲(chǔ)器的非易失性存儲(chǔ)裝置的制 造方法，所述相變化存儲(chǔ)器由沿著第1方向延伸的多條第1金屬配線、 沿著與第1方向垂直的第2方向延伸的多條第3金屬配線和位于第1金 屬配線和第3金屬配線的交點(diǎn)的由存儲(chǔ)元件與選擇元件形成的交叉型 存儲(chǔ)單元構(gòu)成。首先，在半導(dǎo)體襯底上依次形成第l金屬膜、選擇元 件材料、緩沖層、相變化材料及第2金屬膜后，沿著第l方向依次蝕刻 第2金屬膜、相變化材料、緩沖層、選擇元件材料及第l金屬膜，加工 成帶狀。然后，沿著第1方向微細(xì)加工第2金屬膜及相變化材料后，將 緩沖層的上部的寬度加工成比下部的寬度窄。然后，形成被覆第2金 屬膜及相變化材料的側(cè)面、同時(shí)填埋鄰接的緩沖層、選擇元件材料及 第1金屬膜的層疊圖案之間的第1層間膜后，由熱導(dǎo)率比第1層間膜低 的第2層間膜填埋由第1層間膜的被覆性產(chǎn)生的空間。然后，研磨第l 層間膜及第2層間膜的表面，使第2金屬膜的上面露出后，在半導(dǎo)體襯
14底上形成第3金屬膜。進(jìn)而，沿著第2方向依次蝕刻第3金屬膜、第2金 屬膜、相變化材料、緩沖層及選擇元件材料，加工成帶狀。接著，沿
著第2方向微細(xì)加工第2金屬膜及相變化材料后，將緩沖層的上部寬度 加工成比下部的寬度窄。然后，形成覆蓋第2金屬膜及相變化材料的 側(cè)面、同時(shí)填埋鄰接的緩沖層、選擇元件材料及第l金屬膜的層疊圖 案之間的第3層間膜后，通過(guò)熱導(dǎo)率比第3層間膜低的第4層間膜填埋 由第3層間膜的被覆性產(chǎn)生的空間。
另外，該實(shí)施方案是具有相變化存儲(chǔ)器的非易失性存儲(chǔ)裝置的制 造方法，所述相變化存儲(chǔ)器由沿著第1方向延伸的多條第l金屬配線、 沿著與第1方向垂直的第2方向延伸的多條第3金屬配線和位于第1金 屬配線和第3金屬配線的交點(diǎn)的由存儲(chǔ)元件與選擇元件形成的交叉型 存儲(chǔ)單元構(gòu)成。首先，在半導(dǎo)體襯底上依次形成第l金屬膜、選擇元 件材料及第l緩沖層后，沿著第l方向依次蝕刻第l緩沖層、選擇元件 材料及第l金屬膜，加工成帶狀。然后，在半導(dǎo)體襯底上形成第l層間 膜，填埋鄰接的第l緩沖層、選擇元件材料及第l金屬膜的層疊圖案之 間后，研磨第l層間膜的表面，使第l緩沖層的上面露出。接著，沿著 第2方向依次蝕刻第1緩沖層及選擇元件材料，加工成帶狀。然后，在 半導(dǎo)體襯底上形成第2層間膜，填埋鄰接的第l緩沖層、選擇元件材料 及第l金屬膜的層疊圖案之間后，研磨第2層間膜的表面，使第l緩沖 層的上面露出。進(jìn)而，在半導(dǎo)體襯底上依次形成第2緩沖層、相變化 材料及第2金屬膜后，沿著第1方向依次蝕刻第2金屬膜、相變化材料 及第2緩沖層，加工成帶狀。然后，在半導(dǎo)體襯底上形成熱導(dǎo)率比第l 或第2層間膜低的第3層間膜，填埋鄰接的第2金屬膜、相變化材料及 第2緩沖層的層疊圖案之間后，研磨第3層間膜的表面，使第2金屬膜 的上面露出。然后，沿著第2方向依次蝕刻第2金屬膜、相變化材料及 第2緩沖層，加工成帶狀。接著，在半導(dǎo)體襯底上形成熱導(dǎo)率比第l或 第2層間膜低的第4層間膜，填埋鄰接的第2金屬膜、相變化材料及第2 緩沖層的層疊圖案之間后，研磨第4層間膜的表面，使第2金屬膜的上 面露出。然后，在半導(dǎo)體襯底上形成第3金屬膜，沿著第2方向加工成帶狀。
以下簡(jiǎn)單說(shuō)明由本申請(qǐng)公開的發(fā)明中代表性的 一個(gè)實(shí)施方案得 到的效果。
本發(fā)明可以實(shí)現(xiàn)即使相變化材料成為高溫、二極管也難以成為高 溫的存儲(chǔ)單元結(jié)構(gòu)。


圖1是本發(fā)明實(shí)施方案1的相變化存儲(chǔ)器的存儲(chǔ)矩陣的俯視圖。
圖2是圖1的A-A，線的存儲(chǔ)矩陣的主要部分剖面圖。圖3是圖1的B - B，線的存儲(chǔ)矩陣的主要部分剖面圖。圖4是圖1的C-C，線的存儲(chǔ)矩陣的主要部分剖面圖。圖5是圖1的D - D，線的存儲(chǔ)矩陣的主要部分剖面圖。圖6是表示本發(fā)明實(shí)施方案1的相變化存儲(chǔ)器之制造工序的存
儲(chǔ)矩陣的俯視圖。
圖7是圖6的B - B，線的存儲(chǔ)矩陣的主要部分剖面圖。
圖8是接著圖6及圖7的相變化存儲(chǔ)器之制造工序中的主要部
分剖面圖(B-B'線)。
圖9是接著圖6及圖7的通過(guò)其他制造方法形成的相變化存儲(chǔ)
器之制造工序中的主要部分剖面圖(B-B'線)。
圖10是接著圖6及圖7的通過(guò)其他制造方法形成的相變化存儲(chǔ)
器之制造工序中的主要部分剖面圖(B-B，線)。
圖11是接著圖8的相變化存儲(chǔ)器之制造工序中的主要部分剖
面圖(B —B，線)。
圖12是接著圖1 l的相變化存儲(chǔ)器之制造工序中的俯視圖。圖13是接著圖11的相變化存儲(chǔ)器之制造工序中的主要部分剖
面圖(B —B，線)。
圖14是接著圖1 l的相變化存儲(chǔ)器之制造工序中的主要部分剖
面圖(A —A，線)。圖15是接著圖12、圖13與圖14的相變化存儲(chǔ)器之制造工序中
的主要部分剖面圖(A-A，線)。
圖16是接著圖15的相變化存儲(chǔ)器之制造工序中的主要部分剖 面圖(A-A，線)。
圖17是本發(fā)明實(shí)施方案l的存儲(chǔ)矩陣之等效電路的主要部分 結(jié)構(gòu)圖。
圖18是將本發(fā)明實(shí)施方案1的存儲(chǔ)矩陣層疊二層時(shí)的相變化 存儲(chǔ)器的主要部分剖面圖。
圖19是將本發(fā)明實(shí)施方案l的存儲(chǔ)矩陣層疊四層時(shí)沿著字線 圖案的相變化存儲(chǔ)器的主要部分剖面圖。
圖2 0是將本發(fā)明實(shí)施方案1的存儲(chǔ)矩陣層疊四層時(shí)沿著位線 圖案的相變化存儲(chǔ)器的主要部分剖面圖。
圖21是將本發(fā)明實(shí)施方案l的存儲(chǔ)矩陣層疊四層時(shí)沿著字線 圖案的其他相變化存儲(chǔ)器的主要部分剖面圖。
圖22是將本發(fā)明實(shí)施方案l的存儲(chǔ)矩陣層疊四層時(shí)沿著位線 圖案的其他相變化存儲(chǔ)器的主要部分剖面圖。
圖23是本發(fā)明實(shí)施方案2的相變化存儲(chǔ)器的存儲(chǔ)矩陣的俯視圖。
圖24是圖23的A - A，線的存儲(chǔ)矩陣的主要部分剖面圖。圖25是圖23的B - B，線的存儲(chǔ)矩陣的主要部分剖面圖。圖26是表示本發(fā)明實(shí)施方案2的相變化存儲(chǔ)器之制造工序的
存儲(chǔ)矩陣的主要部分剖面圖(B-B，線)。
圖27是接著圖26的相變化存儲(chǔ)器之制造工序中的主要部分剖
面圖(B —B，線)。
圖28是接著圖27的相變化存儲(chǔ)器之制造工序中的主要部分剖
面圖(B-B，線)。
圖29是接著圖28的相變化存儲(chǔ)器之制造工序中的俯視圖。圖30是接著圖28的相變化存儲(chǔ)器之制造工序中的主要部分剖
面圖(B-B，線)。
1圖31是接著圖28的相變化存儲(chǔ)器之制造工序中的主要部分剖
面圖(A —A，線)。
圖32是接著圖29、圖30及圖31的相變化存儲(chǔ)器之制造工序中 的主要部分剖面圖(A-A，線)。
圖33是將本發(fā)明實(shí)施方案2的存儲(chǔ)矩陣層疊二層時(shí)的相變化 存儲(chǔ)器的主要部分剖面圖。
圖34是將本發(fā)明實(shí)施方案2的存儲(chǔ)矩陣層疊四層時(shí)沿著字線 圖案的相變化存儲(chǔ)器的主要部分剖面圖。
圖35是將本發(fā)明實(shí)施方案2的存儲(chǔ)矩陣層疊四層時(shí)沿著位線 圖案的相變化存儲(chǔ)器的主要部分剖面圖。
圖36是表示本發(fā)明實(shí)施方案2的相變化存儲(chǔ)器之接著圖26的 其他制造工序的存儲(chǔ)矩陣的主要部分剖面圖(A-A，線)。
圖37是接著圖36的相變化存儲(chǔ)器之制造工序中的主要部分剖 面圖(A-A，線)。
圖38是本發(fā)明實(shí)施方案3的相變化存儲(chǔ)器的存儲(chǔ)矩陣的俯視圖。
圖39是圖38的A - A，線的存儲(chǔ)矩陣的主要部分剖面圖。圖40圖38的B - B，線的存儲(chǔ)矩陣的主要部分剖面圖。圖41是表示本發(fā)明實(shí)施方案3的相變化存儲(chǔ)器之制造工序的
存儲(chǔ)矩陣的主要部分剖面圖(B-B，線)。
圖42是接著圖41的相變化存儲(chǔ)器之制造工序中的主要部分剖
面圖(B-B，線)。
圖43是接著圖42的相變化存儲(chǔ)器之制造工序中的俯視圖。圖44是接著圖42的相變化存儲(chǔ)器之制造工序中的主要部分剖
面圖(B-B，線)。
圖45是接著圖42的相變化存儲(chǔ)器之制造工序中的主要部分剖
面圖(A-A，線)。
圖46是接著圖43、圖44與圖45的相變化存儲(chǔ)器之制造工序中
的主要部分剖面圖(A-A，線)。
18圖47是本發(fā)明實(shí)施方案4的相變化存儲(chǔ)器的存儲(chǔ)矩陣的俯視圖。
圖48是圖47的A - A，線的存儲(chǔ)矩陣的主要部分剖面圖。圖49l是圖47的B-B，線的存儲(chǔ)矩陣的主要部分剖面圖。圖50是表示本發(fā)明實(shí)施方案4的相變化存儲(chǔ)器之制造工序的
存儲(chǔ)矩陣的俯視圖。
圖51是圖50的B - B，線的存儲(chǔ)矩陣的主要部分剖面圖。圖52是圖50的A - A，線的存儲(chǔ)矩陣的主要部分剖面圖。圖53是接著圖50、圖51與圖52的相變化存儲(chǔ)器之制造工序中
的俯-〖見圖。
圖54是圖53的A - A，線的存儲(chǔ)矩陣的主要部分剖面圖。
圖55是接著圖53與圖54的相變化存儲(chǔ)器之制造工序中的俯視
圖56是圖55的A - A，線的存儲(chǔ)矩陣的主要部分剖面圖
剖面圖。
符號(hào)說(shuō)明
1半導(dǎo)體襯底2，2A第l金屬配線
2a第l金屬膜
3,3A第l多晶硅膜
4,4A第2多晶硅膜
5,5A第3多晶硅膜
6，6A緩沖層
7，7A相變化材料
8，8A第2金屬配線
8a 第2金屬膜
9,9A第3金屬配線9a 第3金屬膜
10 第l層間膜
11, 11A 第2層間膜
12a, 12b, 12bA 空隙
21第l層間膜
22 第2層間膜
23， 23A 第3層間膜
24， 24A 第4層間膜
31 第l層間膜
32 第2層間膜
33 第3層間膜
34 第4層間膜 41a, 41b 緩沖層
42 第l層間膜
43 第2層間膜
44 第3層間膜
45 第4層間膜
101 半導(dǎo)體襯底
102 第l金屬配線 103第l多晶硅膜
104 第2多晶硅膜
105 第3多晶硅膜
106 緩沖層
107 相變化材沖牛
108 第2金屬配線
109 第3金屬配線
110 層間膜
DIOD, CDIOD 二極管
DIL, CDIL 設(shè)置有二極管的層
20PHL, CPHL 設(shè)置有相變化材料的層
WL1 第l號(hào)字線
WL2 第2號(hào)字線
WLi第i號(hào)字線
WLm 第m號(hào)字線
BL1 第l號(hào)位線
BL2 第2號(hào)位線
BLj第j號(hào)位線
BLn 第n號(hào)位線
SE 選擇元件
VR 相變化電阻元件
M C11 位于第1條字線和第1條位線的交點(diǎn)的存儲(chǔ)單元
MCi 1 位于第i條字線和第1條位線的交點(diǎn)的存儲(chǔ)單元
MCm 1 位于第m條字線和第1條位線的交點(diǎn)的存儲(chǔ)單元
M C1 j 位于第1條字線和第j條位線的交點(diǎn)的存儲(chǔ)單元
MCij 位于第i條字線和第j條位線的交點(diǎn)的存儲(chǔ)單元
MCmj 位于第m條字線和第j條位線的交點(diǎn)的存儲(chǔ)單元
MCln 位于第l條字線和第n條位線的交點(diǎn)的存儲(chǔ)單元
MCin 位于第i條字線和第n條位線的交點(diǎn)的存儲(chǔ)單元
MCmn 位于第m條字線和第n條位線的交點(diǎn)的存儲(chǔ)單元
GAT 柵
DIF擴(kuò)散層
A1ST， A2ST 晶體管
A1CNT， A2CNT 接觸點(diǎn)
A1M1， A1M2, A1M3, A1M4 金屬電極
A2M1, A2M2， A2M3， A2M4 金屬配線
A1M1M, A1M2M 金屬配線
A2M3M, A2M4M 金屬配線
A1TH1, A1TH2， A1TH3 柱狀電極A2TH1, A2TH2, A2TH3 柱狀電才及 BIST, B2ST 晶體管 B1CNT, B2CNT 接觸點(diǎn) B1M1, B1M2, B1M3， B1M4， B1M5 B2M1， B2M2， B2M3, B2M4， B2M5 B1M2M， B1M3M, B1M4M, B1M5M B2M1M， B2M2M， B2M3M， B2M4M B1TH1, B1TH2， B1TH3 柱狀電極 B2TH1, B2TH2, B2TH3 柱狀電極 GWL 全局字線 GBL 全局位線
具體實(shí)施例方式
為了方便起見，以下的實(shí)施方案在必要時(shí)分成多個(gè)部分或?qū)嵤┓?案進(jìn)行說(shuō)明，但除非在特別說(shuō)明的情況下，上述實(shí)施方案或部分之間 并不是沒有關(guān)系，存在下述關(guān)系 一個(gè)實(shí)施方案是另一個(gè)實(shí)施方案的 部分或全部的變形的例子或是對(duì)其進(jìn)行詳細(xì)說(shuō)明、補(bǔ)充說(shuō)明等。
另外，在以下的實(shí)施方案中，提到要素的數(shù)等(包括個(gè)數(shù)、數(shù)值、 量、范圍等)時(shí)，除特別說(shuō)明以及原理上明確限定為特定的數(shù)的情況 等之外，并不限定于該特定的數(shù)，可以為特定的數(shù)以上或以下。進(jìn)而， 本實(shí)施方案中，當(dāng)然除特別說(shuō)明以及原理上考慮顯然為必須等情況之 外，其構(gòu)成要素(也包括要素步驟等)未必是必需的構(gòu)成要素。同樣， 在以下的實(shí)施方案中，提到構(gòu)成要素等的形狀、位置關(guān)系等時(shí)，除特 別說(shuō)明以及原理上顯然并非如此等情況之外，包括實(shí)質(zhì)上與該形狀等 近似或類似的形狀等。這對(duì)于上述數(shù)值和范圍也是相同的。
另外，在用于以下的實(shí)施方案的附圖中，即使是平面圖，為了容 易觀察附圖有時(shí)也添加剖面線。在以下的實(shí)施方案中，稱為晶片時(shí)， 主要是指單晶Si ( Silicon)晶片，但并不只為單晶Si晶片，還指SOI (Silicon On Insulator:絕緣體上硅)晶片、用于在其上形成集成電路
金屬配線 金屬配線 金屬配線 金屬配線的絕緣膜襯底等。其形狀也不僅僅是圓形或類圓形，也包括正方形、 長(zhǎng)方形等。
另外，在用于說(shuō)明以下的實(shí)施方案的所有附圖中，具有相同功能 的部件原則上標(biāo)記相同的符號(hào)，省略重復(fù)說(shuō)明。以下，基于附圖詳細(xì) 說(shuō)明本發(fā)明的實(shí)施方案。
首先，為了更明確本發(fā)明實(shí)施方案的相變化存儲(chǔ)器的結(jié)構(gòu)，簡(jiǎn)單
作。需要說(shuō)明的是，以下的說(shuō)明中，為了方便起見將本發(fā)明人所研究 的相變化存儲(chǔ)單元記為現(xiàn)有的相變化存儲(chǔ)單元。
圖57表示現(xiàn)有的相變化存儲(chǔ)器的主要部分剖面圖。圖57中，101 為半導(dǎo)體襯底，102為沿著第1方向延伸的第1金屬配線。另外，103為 第l多晶硅膜，104為第2多晶硅膜，105為第3多晶硅膜，由上述3層形 成作為選擇元件的二極管CDIOD。另外，106為緩沖層，107為作為存 儲(chǔ)元件的相變化材料、108為柱狀的第2金屬配線，109為沿著與第1方 向垂直的第2方向延伸的第3金屬配線，IIO為層間膜。
在現(xiàn)有的相變化存儲(chǔ)器的重寫中，電流從第3金屬配線109依次流 向第2金屬配線108、相變化材料107、緩沖層106、 二極管CDIOD以及 第1金屬配線102。在上述體系中，主要在電阻高的部分、即相變化材 料107、 二極管DIOD與緩沖層106的界面或二極管DIOD與第1金屬配 線102的界面上產(chǎn)生焦耳熱。產(chǎn)生的熱擴(kuò)散到周圍的材料中。例如，
106、第2金屬配線108及層間膜110中擴(kuò)散。 (實(shí)施方案l)
使用圖l ~圖5說(shuō)明本實(shí)施方案1的相變化存儲(chǔ)器的存儲(chǔ)矩陣。圖l 是存儲(chǔ)矩陣的俯視圖，圖2是圖1的A - A，線的存儲(chǔ)矩陣的主要部分剖 面圖，圖3是圖1的B-B，線的存儲(chǔ)矩陣的主要部分剖面圖，圖4是圖1 的C - C，線的存儲(chǔ)矩陣的主要部分剖面圖，圖5是圖1的D - D'線的存 儲(chǔ)矩陣的主要部分剖面圖。圖l中，為了容易理解存儲(chǔ)矩陣的結(jié)構(gòu)， 僅示出第3金屬配線、第l金屬配線及半導(dǎo)體村底。
23圖中，符號(hào)l為半導(dǎo)體襯底，符號(hào)2為沿著第1方向延伸的第1金屬
配線。另外，符號(hào)3為第1多晶硅膜，符號(hào)4為第2多晶硅膜，符號(hào)5為 第3多晶硅膜，由上述3層形成作為選擇元件的二極管DIOD。另外， 符號(hào)6為緩沖層(例如TiN)，符號(hào)7為作為存儲(chǔ)元件的相變化材料(例 如Ge2Sb2Tes),符號(hào)8為第2金屬配線(例如TiN)，符號(hào)9為第3金屬 配線，符號(hào)10為第1層間膜(例如TEOS:四乙氧基硅烷)，符號(hào)ll為 第2層間膜(例如TEOS)，符號(hào)12a及12b為空隙。需要說(shuō)明的是，第 1層間膜10和第2層間膜11形成于彼此不同的區(qū)域中，電分離鄰接的二 極管DIOD及相變化材料等。
相變化存儲(chǔ)器的重寫中，與上述現(xiàn)有的相變化存儲(chǔ)器的電流路徑 相同，電流從第3金屬配線9依次流向第2金屬配線8、相變化材料7、 緩沖層6、 二極管DIOD以及第l金屬配線2。
在現(xiàn)有的相變化存儲(chǔ)器中，在設(shè)置有相變化材料107的層CPHL中 的存儲(chǔ)單元間的熱導(dǎo)率Kcp與在設(shè)置有二極管CDIOD的層CDIL中的 存儲(chǔ)單元間的熱導(dǎo)率KcD相同。本實(shí)施方案l的相變化存儲(chǔ)器中，在設(shè) 置有二極管DIOD的層DIL中，于鄰接的存儲(chǔ)單元間存在第1層間膜10 或第2層間膜11,在設(shè)置有相變化材料7的層PHL中，于鄰接的存儲(chǔ)單 元間存在第l層間膜10及空隙12a、或第2層間膜ll及空隙12b。此處， 第1層間膜10及第2層間膜11的熱導(dǎo)率為K！ (TEOS的熱導(dǎo)率約1.4W / (nvK)),空隙12a、 12b的熱導(dǎo)率為KA (真空的熱導(dǎo)率約OW / (cm.K)),存在KA〈K!的關(guān)系。因此，設(shè)置有相變化材料7的層 PHL中的存儲(chǔ)單元間的熱導(dǎo)率Kp比設(shè)置有二極管DIOD的層DIL中的 存儲(chǔ)單元間的熱導(dǎo)率Ko小。
因此，與現(xiàn)有的相變化存儲(chǔ)器相比，本實(shí)施方案l的相變化存儲(chǔ) 器在二極管部分的放熱增大，在相變化材料部分的放熱減小。也就是 說(shuō)，本實(shí)施方案1的存儲(chǔ)矩陣是二極管DIOD難以成為高溫且相變化材 料7容易成為高溫的結(jié)構(gòu)。
下面，使用圖6~圖16說(shuō)明本實(shí)施方案1的相變化存儲(chǔ)器的制造方 法。圖6及圖12是存儲(chǔ)矩陣的俯視圖，圖7~圖11及圖13是對(duì)應(yīng)于圖1
24分剖面圖，圖14 ~圖16是對(duì)應(yīng)于圖1 的A - A，線的存儲(chǔ)矩陣的主要部分剖面圖。
首先，如圖6及圖7所示，在半導(dǎo)體襯底l上依次沉積第l金屬膜2a、 第1多晶硅膜3、第2多晶硅膜4、第3多晶硅膜5、緩沖層6、相變化材 料7及第2金屬膜8a。
第l金屬膜2a的材料例如為W(鴒)，可以通過(guò)例如CVD( Chemical Vapor Deposition:化學(xué)氣相沉積)法等形成。第1多晶硅膜3是含有B (硼)作為雜質(zhì)的多晶硅時(shí)，由于其是第l多晶硅膜3和第l金屬膜2a 直接接合的結(jié)構(gòu)，所以優(yōu)選第l金屬膜2a的材料為W來(lái)降低第1多晶硅 膜3和第l金屬膜2a的接觸電阻。第l金屬膜2a的膜厚優(yōu)選例如為10nm 以上100nm以下。第l金屬膜2a的膜厚過(guò)薄時(shí)配線電阻升高，過(guò)厚時(shí)難 以控制加工形狀。
第1多晶硅膜3的材料是含有B 、 Ga或In中的任一種作為雜質(zhì)的多 晶硅，第2多晶硅膜4的材料是真性多晶硅，第3多晶硅膜5的材料是含 有P (磷)或As作為雜質(zhì)的多晶硅，例如可以分別通過(guò)CVD法形成。 第1多晶硅膜3、第2多晶硅膜4及第3多晶硅膜5的總膜厚例如優(yōu)選30nm 以上250nm以下。
第1多晶硅膜3、第2多晶硅膜4及第3多晶硅膜5也可以最初不作為 多晶硅成膜，而是作為非晶硅成膜后，通過(guò)激光退火進(jìn)行結(jié)晶化來(lái)成 膜。由此，可以降低工藝中的熱負(fù)荷。另外，作為選擇元件，舉出了 PIN二極管，但也可以使用？+/N_/N + 二極管，可以得到與PIN二極 管相同程度的性能。另外，為了降低接觸電阻，可以使用硅化物技術(shù) 在第l多晶硅膜3和第l金屬膜2a之間形成硅化鎢或硅化鈦等。同樣地， 也可以在第3多晶硅膜5和緩沖層6之間形成硅化鈦等。
緩沖層6的材料例如為TiN,可以通過(guò)例如CVD法等形成。為了防 止第l多晶硅膜3、第2多晶硅膜4及第3多晶硅膜5和相變化材料7的相 互擴(kuò)散而設(shè)置了緩沖層6，由于其膜厚過(guò)厚時(shí)，相變化存儲(chǔ)器的驅(qū)動(dòng) 電壓升高，所以膜厚優(yōu)選為50nm以下。
相變化材料7例如為Ge2Sb2丁e5,可以通過(guò)例如濺射法等形成。作為其他相變化材料7，可以使用含有硫?qū)僭?S、 Se、 Te)中的至少 一種元素的材料，并可以通過(guò)選擇組成獲得與Ge2Sb2Te5相同程度的性 能。相變化材料7的膜厚優(yōu)選例如為5nm以上300nm以下。
第2金屬膜8a的材料例如為TiN，可以通過(guò)例如CVD法等形成。第 2金屬膜8a的膜厚優(yōu)選例如為1 Onm以上1 OOnm以下。第2金屬膜8a的膜 厚過(guò)薄時(shí)，在后續(xù)的CMP (Chemical Mechanical Polishing,化學(xué)機(jī)械 拋光)工序中的切削余量不夠，過(guò)厚時(shí)，相變化存儲(chǔ)器的驅(qū)動(dòng)電壓升 高。另外，緩沖層6及第2金屬配線8a的材料優(yōu)選熱導(dǎo)率低的材料，通 過(guò)使用熱導(dǎo)率低的材料，可以降低相變化存儲(chǔ)器的驅(qū)動(dòng)電壓。
然后，如圖8所示，使用光刻技術(shù)及干蝕刻技術(shù)沿著第l方向依次 加工第2金屬膜8a、相變化材料7、緩沖層6、第3多晶硅膜5、第2多晶 硅膜4、第l多晶硅膜3及第l金屬膜2a。由此，形成由第l金屬膜2a形 成的第1金屬配線2。第2金屬膜8a、相變化材料7、緩沖層6、第3多晶 硅膜5、第2多晶硅膜4、第1多晶硅膜3及第1金屬配線2的層疊圖案是 字線圖案，與鄰接的圖案平行地沿著第l方向形成帶狀。另外，以能 進(jìn)行相變化存儲(chǔ)器的讀出和寫入的方式，第1金屬配線2與具有外部電 路的半導(dǎo)體襯底l電連接(省略圖示)。
相變化材料7的寬度比下層的緩沖層6、第3多晶硅膜5、第2多晶 硅膜4及第1多晶硅膜3的寬度窄，并且第2金屬膜2a的寬度可以比相變 化材料7的寬度寬。這是為了容易形成下面說(shuō)明的空隙。另外，由于 相變化材料7的體積越小，越可以減小相變化材坤牛7在重寫時(shí)的驅(qū)動(dòng)電 壓，所以優(yōu)選減小相變化材料7的體積。
作為使相變化材料7的寬度比其他部分窄的方法，有下述方法 首先，通過(guò)各向異性干蝕刻法加工第2金屬膜8a,然后，通過(guò)各向同 性干蝕刻法加工相變化材料7，接著，通過(guò)各向異性干蝕刻法依次加 工緩沖層6、第3多晶硅膜5、第2多晶硅膜4、第1多晶硅膜3及第1金屬 膜2a。
另外，有下述方法如圖9所示，首先，通過(guò)各向異性千蝕刻法 依次加工第2金屬膜8a及相變化材料7，然后，通過(guò)各向同性干蝕刻法加工相變化材料7，在相變化材料7的側(cè)面導(dǎo)入側(cè)面蝕刻后，再次通過(guò)
各向異性干蝕刻法依次加工緩沖層6、第3多晶硅膜5、第2多晶硅膜4、 第1多晶硅膜3及第l金屬膜2a。
另外，有下述方法如圖10所示，首先，通過(guò)各向異性干蝕刻法 依次加工第2金屬膜8a、相變化材料7、緩沖層6、第3多晶硅膜5、第2 多晶硅膜4、第l多晶硅膜3及第l金屬膜2a后，選擇性地在相變化材料 7的側(cè)面導(dǎo)入側(cè)面蝕刻。
下面，如圖ll所示，在半導(dǎo)體襯底1上形成第1層間膜10。第l層 間膜10的材料例如為TEOS，可以通過(guò)例如CVD法等形成。由于相變 化材料7的寬度比第3多晶硅膜5、第2多晶硅膜4及第1多晶硅膜3的寬 度窄，并且第2金屬膜8的寬度比相變化材料7的寬度寬，所以使用各 向同性地成膜的條件形成第l層間膜10,由此在鄰接的第2金屬膜8a、 相變化材料7、緩沖層6、第3多晶硅膜5、第2多晶硅膜4、第l多晶硅 膜3及第l金屬配線2的層疊圖案之間同時(shí)形成空隙12a?；蛘?，暫時(shí)使 用埋入性好的成膜條件，用第1層間膜10將鄰接的第3多晶硅膜5、第2 多晶硅膜4、第l多晶硅膜3及第1金屬配線2的層疊圖案之間填入一定 程度后，使用埋入性差的條件用第l層間膜IO填充鄰接的第2金屬膜8a 及相變化材料7的層疊圖案之間。
然后，如圖12、圖13及圖14所示，使用CMP技術(shù)研磨第1層間膜 IO的表面，使第2金屬膜8a的表面露出。圖12是存儲(chǔ)矩陣的俯視圖， 但為了容易理解存儲(chǔ)矩陣的結(jié)構(gòu)，僅示出第2金屬膜8a及半導(dǎo)體襯底 1。另外，圖13是圖12的B-B，線的存儲(chǔ)矩陣的主要部分剖面圖，圖14 是圖12的A - A，線中的存儲(chǔ)矩陣的主要部分剖面圖。
接著，如圖15所示，在半導(dǎo)體襯底l上形成第3金屬膜9a。第3金 屬配線9a的材料例如為W，可以通過(guò)例如CVD法等形成。第2金屬膜 8a和第3金屬膜9a的總膜厚優(yōu)選例如為200nm以下。膜厚比200nm厚 時(shí)，難以用干蝕刻法加工第2金屬膜8a及第3金屬膜9a。
然后，如圖16所示，使用光刻技術(shù)及干蝕刻技術(shù)沿著第2方向依 次加工第3金屬膜9a、第2金屬膜8a、相變化材料7、緩沖層6、第3多
27晶硅膜5、第2多晶硅膜4及第1多晶硅膜3。由此，形成由第3金屬膜9a 構(gòu)成的第3金屬配線9,并形成由第2金屬膜8a構(gòu)成的柱狀的第2金屬配 線8。另外，形成由第3多晶硅膜5、第2多晶硅膜4及第1多晶硅膜3構(gòu) 成的層疊結(jié)構(gòu)的二極管DIOD。第3金屬配線9、第2金屬配線8、相變 化材料7、緩沖層6、第3多晶硅膜5、第2多晶硅膜4及第1多晶硅膜3的 層疊圖案是位線圖案，與鄰接的圖案平行地沿著與第1方向垂直的第2 方向形成帶狀。另外，以進(jìn)行相變化存儲(chǔ)器的讀出及寫入的方式，第 3金屬配線9與具有外部電路的半導(dǎo)體襯底1電連接(省略圖示)。另 外，與上述圖8~圖10中說(shuō)明的方法相同地操作，加工成相變化材料7 的寬度比下層的緩沖層6、第3多晶硅膜5、第2多晶硅膜4及第1多晶硅 膜3的寬度窄，并且第3金屬配線9及第2金屬配線8的寬度比相變化材 料7的寬度寬。
然后，在半導(dǎo)體襯底1上形成第2層間膜11。第2層間膜11的材料 例如為TEOS,可以通過(guò)例如CVD法等形成。另外，與上述空隙12a相 同地在鄰接的第3金屬配線9、第2金屬配線8、相變化材料7、緩沖層6、 第3多晶硅膜5、第2多晶硅膜4、第1多晶硅膜3及第1金屬配線2的層疊 圖案之間同時(shí)形成空隙12b。由此，大致完成上述圖l ~圖5所示的本 實(shí)施方案l的存儲(chǔ)單元。在連接二極管DIOD的重心和鄰接的存儲(chǔ)單元 的二極管DIOD的重心的平面中，存儲(chǔ)單元間的第l層間膜IO的填充率 例如為75%以上，在連接相變化材料7的重心和鄰接的存儲(chǔ)單元的相 變化材料7的平面中，存儲(chǔ)單元間的第2層間膜11的填充率例如為75 % 以下50%以上。
接下來(lái)，使用圖17說(shuō)明本發(fā)明實(shí)施方案1的存儲(chǔ)矩陣的動(dòng)作方式。 圖17是存儲(chǔ)矩陣的等效電路的主要部分結(jié)構(gòu)圖。存儲(chǔ)單元MCij (i = 1 ， 2， 3,…，m) (j=l, 2, 3，…，n)配置在多條平行配置的第l金屬 配線(以下稱為字線)WLi (i= 1, 2， 3，…，m)和與字線WLi交差 地多條平行地配置的第3金屬配線(以下稱為位線)BLj(j = 1， 2， 3,…， n)的交點(diǎn)。如上述圖l所示，形成二極管DIOD和相變化材料7串聯(lián)連 接的結(jié)構(gòu)，在圖17中，二極管DIOD相當(dāng)于選擇元件SE,相變化材料7相當(dāng)于存儲(chǔ)元件VR。
如下所述地進(jìn)行相變化存儲(chǔ)器的記錄。例如，重寫存儲(chǔ)單元MCll
時(shí)，在第l號(hào)字線WLl上施加電壓Vh,在其他字線WLi上施加電壓Vl， 在第l號(hào)位線BLl上施加電壓Vl,在其他位線BLj上施加電壓Vh，在 MC11的存儲(chǔ)元件VR中流入電流，進(jìn)行信息的存儲(chǔ)。此處，Vh〉Vl。 重寫時(shí)，為了不在非選擇的存儲(chǔ)單元中進(jìn)行錯(cuò)誤寫入，需要具有整流 作用的選擇元件SE。另外，當(dāng)然電壓Vh必須為選擇元件SE的擊穿電 壓以下。
如下所述地進(jìn)行非易失性存儲(chǔ)器的讀出。例如，讀出存儲(chǔ)單元 MC11的信息時(shí)，在第l號(hào)字線WLl上施加電壓Vm,在其他字線WLi 上施加電壓V1，在第l號(hào)位線BLl上施加電壓Vl,由流入BL1中的電流 的大小讀出信息。
本實(shí)施方案l中，以第1金屬配線2為字線、以第3金屬配線9為位 線進(jìn)行了說(shuō)明，也可以以第1金屬配線2為位線，以第3金屬配線9為字 線。
以上，對(duì)存儲(chǔ)矩陣為一層的情況進(jìn)行了描述，但由于存儲(chǔ)矩陣的 層疊可以提高存儲(chǔ)單元的位密度，所以較優(yōu)選。圖18表示將本實(shí)施方 案1的存儲(chǔ)矩陣層疊為二層時(shí)的相變化存儲(chǔ)器的主要部分剖面圖。例 如，使存儲(chǔ)矩陣層疊為二層時(shí)，在上述圖l ~圖5的結(jié)構(gòu)上、亦即在第 2層間膜11上，與本實(shí)施方案1的使用上述圖6 圖16說(shuō)明的制造方法 相同地操作，通過(guò)形成存儲(chǔ)矩陣的第二層的作為字線的第1金屬配線 2A、第二層的第l多晶硅膜3A、第二層的第2多晶硅膜4A、第二層的 第3多晶硅膜5A、第二層的緩沖層6A、第二層的相變化材料7A、第二 層的第2金屬配線8A、第二層的第3金屬配線9A、第二層的第l層間膜 (省略圖示)、第二層的第2層間膜llA及第二層的空隙12bA等可以 實(shí)現(xiàn)存儲(chǔ)矩陣層疊為二層時(shí)的相變化存儲(chǔ)器。進(jìn)而，將存儲(chǔ)矩陣層疊 為k層(k=l， 2, 3,…，1)的情況也可以用相同的方法來(lái)層疊存儲(chǔ) 矩陣。
圖19及圖20表示將本實(shí)施方案1的存儲(chǔ)矩陣層疊為四層時(shí)的相變化存儲(chǔ)器的主要部分剖面圖。圖19是沿著下部金屬配線A1M1M、下
部金屬配線A1M2M、下部金屬配線A2M3M及下部金屬配線A2M4M 的圖案(字線圖案)的相變化存儲(chǔ)器的主要部分剖面圖，圖20是沿著上 部金屬配線B2M1M、上部金屬配線B1M2M、上部金屬配線B2M3M及 上部金屬配線B1M4M的圖案(位線圖案)的相變化存儲(chǔ)器的主要部分 剖面圖。圖中的A1ST、 A2ST、 B1ST及B2ST是用于選擇采用例如CMOS (Complementary Metal Oxide Semiconductor:互補(bǔ)型金屬氧化物半導(dǎo) 體)技術(shù)形成的層的晶體管，圖中的符號(hào)DIF表示擴(kuò)散層，GAT表示 樹。
例如，將存儲(chǔ)矩陣層疊為四層時(shí)的與外部電路的連接形成圖19及 圖20所示的存儲(chǔ)矩陣的結(jié)構(gòu)。例如，選擇第一層時(shí)，可以選擇晶體管 A1ST及晶體管B2ST，選擇第二層時(shí)，可以選擇晶體管A1ST及晶體管 B1ST。
圖21及圖22表示各層共有本實(shí)施方案1的字線及位線時(shí)的相變化 存儲(chǔ)器的主要部分剖面圖。位密度與在上述圖19及圖20中說(shuō)明的結(jié)構(gòu) 的位密度相同，但在各層共有字線及位線的情況下，由于可以削減制 造所需的掩模，所以可以降低制造成本。
需要說(shuō)明的是，可以將鄰接的第1金屬配線2的線/間隔和鄰接的第 3金屬配線9的線/間隔設(shè)定為相同的值，也可以將鄰接的第l金屬配線2 的線/間隔和鄰接的第3金屬配線9的線/間隔設(shè)定為彼此不同的值。例 如，可以使鄰接的第3金屬配線9的間隔比鄰接的第l金屬配線2的間隔 寬。這是第1層間膜10沿著第2方向被埋入鄰接的選擇元件及存儲(chǔ)元件 之間，但此時(shí)鄰接的第2金屬膜8a、相變化材料7、緩沖層6、第3多晶 硅膜5、第2多晶硅膜4、第l多晶硅膜3及第1金屬配線2的層疊圖案之 間同時(shí)形成空隙12a。另外，第2層間膜11沿著第1方向被埋入鄰接的 選擇元件及存儲(chǔ)元件之間，但此時(shí)鄰接的第3金屬配線9、第2金屬配 線8、相變化材料7、緩沖層6、第3多晶硅膜5、第2多晶硅膜4及第1多 晶硅膜3的層疊圖案之間同時(shí)形成空隙12b。因此，形成第1層間膜10 時(shí)的埋入狀態(tài)和形成第2層間膜11時(shí)的埋入狀態(tài)有時(shí)彼此不同，為了控制空隙12a、 12b的形狀，認(rèn)為有時(shí)也需要將鄰接的第3金屬配線9的間隔設(shè)定為比鄰接的第l金屬配線2的間隔寬。
如上所述，根據(jù)本實(shí)施方案l,在設(shè)置有二極管DIOD (第3多晶硅膜5、第2多晶硅膜4及第1多晶硅膜3的層疊圖案)的層DIL中埋入由例如TEOS構(gòu)成的第l層間膜10或第2層間膜11 ，但設(shè)置有相變化材料7的層PHL中埋入形成有空隙12a的第l層間膜IO或形成有空隙12b的第2層間膜11,所以可以減少在相變化材料7中產(chǎn)生的熱傳遞至二極管DIOD。由此，可以實(shí)現(xiàn)相變化材料7即使成為高溫、二極管DIOD也難以成為高溫的存儲(chǔ)單元結(jié)構(gòu)。(實(shí)施方案2)
使用圖23 ~圖25說(shuō)明本實(shí)施方案2的相變化存儲(chǔ)器的存儲(chǔ)矩陣。圖23是存儲(chǔ)矩陣的俯視圖，圖24是圖23的A - A，線的存儲(chǔ)矩陣的主要部分剖面圖，圖25是圖23的B - B，線的存儲(chǔ)矩陣的主要部分剖面圖。圖23中，為了容易理解存儲(chǔ)矩陣的結(jié)構(gòu)，僅示出第3金屬配線、第l金屬配線及半導(dǎo)體襯底。圖中，與上述實(shí)施方案l相同，符號(hào)l為半導(dǎo)體襯底，符號(hào)2為沿著第1方向延伸的第1金屬配線。另外，符號(hào)3為第1多晶硅膜，符號(hào)4為第2多晶硅膜，符號(hào)5為第3多晶硅膜，由上述3層形成作為選擇元件的二極管DIOD。另外，符號(hào)6為緩沖層(例如TiN),符號(hào)7為作為存儲(chǔ)元件的相變化材料n 'H。Ge2Sb2Te5),符號(hào)8為第2金屬配線(例如TiN),符號(hào)9為第3金屬配線。進(jìn)而，符號(hào)21為第1層間膜(例如TEOS) ， 22為填充由第1層間膜的被覆形狀產(chǎn)生的空間的第2層間膜(例如多孔MSQ ( Methylsilses-quioxane:甲基倍半硅氧烷))，23為第3層間膜(例如TEOS) ， 24為填充由第3層間膜的被覆形狀產(chǎn)生的空間的第4層間膜(例如多孔MSQ) 。 TEOS的熱導(dǎo)率為約1.4W/ (nvK),多孔MSQ的熱導(dǎo)率為約0.2W/ (m'K)。
本實(shí)施方案2的相變化存儲(chǔ)器中，在設(shè)置有二極管DIOD的層DIL中，于鄰接的存儲(chǔ)單元間存在第1層間膜21或第3層間膜23,在設(shè)置有相變化材料7的層PHL中，于鄰接的存儲(chǔ)單元間存在側(cè)壁(side wall)形狀的第l層間膜21和填埋由第l層間膜21的側(cè)壁形狀產(chǎn)生的空間的
31第2層間膜2 2 、或側(cè)壁形狀的第3層間膜2 3和填埋由第3層間膜2 3的側(cè)壁形狀產(chǎn)生的空間的第4層間膜24。此處，以第1層間膜21及第3層間膜23的熱導(dǎo)率為K ,以第2層間膜22及第4層間膜24的熱導(dǎo)率為K!2時(shí)，如果&2 < K ,則設(shè)置有相變化材料7的層PHL中的存儲(chǔ)單元間的熱導(dǎo)率Kw比設(shè)置有二極管DIOD的層DIL中的存儲(chǔ)單元間的熱導(dǎo)率KiM小，所以可以形成二極管DIOD難以成為高溫、并且相變化材料7容易成為高溫的結(jié)構(gòu)的存儲(chǔ)單元。相反，如果K!2〉Kn,則設(shè)置有相變化材料7的層PHL中的存儲(chǔ)單元間的熱導(dǎo)率Kp!比設(shè)置有二極管DIOD的層DIL中的存儲(chǔ)單元間的熱導(dǎo)率Km大，但相變化材料7的冷卻更快，可以形成能高速動(dòng)作的存儲(chǔ)單元。本實(shí)施方案2中，以第1層間膜21及第2層間膜22的2種、或第3層間膜23及第4層間膜24的2種說(shuō)明了設(shè)置有相變化材料7的層PHL中的存儲(chǔ)單元間的材料，但也可以為3種以上的材料。重要的是，設(shè)置有相變化材料7的層PHL中的存儲(chǔ)單元間的熱導(dǎo)率Kw和設(shè)置有二極管DIOD的層DIL中的存儲(chǔ)單元間的熱導(dǎo)率Km彼此不同。
下面，使用圖26~圖32說(shuō)明本實(shí)施方案2的相變化存儲(chǔ)器的制造方法。圖29是存儲(chǔ)矩陣的俯視圖，圖26~圖28及圖30是圖23的B-B，線的存儲(chǔ)矩陣的主要部分剖面圖，圖31及圖32是圖23的A - A，線的存儲(chǔ)矩陣的主要部分剖面圖。
首先，使用光刻技術(shù)及干蝕刻技術(shù)由上述實(shí)施方案1的圖6及圖7所示的結(jié)構(gòu)，沿著第l方向依次將第2金屬膜Sa、相變化材料7、緩沖層6、第3多晶硅膜5、第2多晶硅膜4、第l多晶硅膜3及第l金屬膜2a加工成帶狀。由此，如圖26所示，形成由第l金屬膜2a構(gòu)成的第l金屬配線2。
第2金屬膜8a及相變化材料7的寬度優(yōu)選比下層的緩沖層6、第3多晶硅膜5、第2多晶硅膜4及第1多晶硅膜3的寬度窄。這是為了容易形成下面說(shuō)明的2種以上的層間膜。作為使第2金屬膜8a及相變化材料7的寬度比其他部分窄的方法，有下述方法首先，通過(guò)各向同性干蝕刻法加工第2金屬膜8a與相變化材料7，使其微細(xì)后，用各向異性干蝕
32刻加工緩沖層6、第3多晶硅膜5、第2多晶硅膜4、第1多晶硅膜3及第1 金屬膜2a的方法；如上述實(shí)施方案1的圖9所示，通過(guò)各向異性干蝕刻 法依次加工第2金屬膜8a及相變化材料7，然后通過(guò)各向同性干蝕刻法 加工第2金屬膜8a及相變化材料7，使其微細(xì)后，再次通過(guò)各向異性干 蝕刻法依次加工緩沖層6、第3多晶硅膜5、第2多晶硅膜4、第l多晶硅 膜3及第l金屬膜2a的方法等。
然后，如圖27所示，在半導(dǎo)體襯底1上形成第1層間膜21。第l層 間膜21的材料例如為TEOS，可以通過(guò)例如CVD法等形成。第2金屬膜 8a及相變化材料7的寬度比緩沖層6、第3多晶硅膜5、第2多晶硅膜4、 第1多晶硅膜3及第1金屬配線2窄。因此，使用各向同性成膜的條件形 成第1層間膜21，由此通過(guò)第1層間膜21埋入鄰接的緩沖層6、第3多晶 硅膜5、第2多晶硅膜4、第1多晶硅膜3及第1金屬配線2的層疊圖案之 間，但在鄰接的第2金屬膜8a及相變化材料7的層疊圖案之間形成側(cè)壁 形狀的第1層間膜21，不用通過(guò)第1層間膜21埋入，形成空間。
接著，如圖28所示，回蝕第l層間膜21直至第2金屬膜8a的表面露 出。通過(guò)該回蝕，可以使埋入鄰接的緩沖層6、第3多晶硅膜5、第2多 晶硅膜4、第1多晶硅膜3及第l金屬配線2的層疊圖案之間的第l層間膜 21直至更深，例如直至緩沖層6附近，可以除去，從而可以在直至鄰 接的第2金屬膜8a、相變化材料7及緩沖層6的層疊圖案之間形成未形 成有第1層間膜21的空間。
進(jìn)而，如圖29、圖30及圖31所示，在半導(dǎo)體襯底1上沉積第2層間 膜22后，使用CMP技術(shù)研磨第2層間膜22的表面，使第2金屬膜8a的表 面露出。第2層間膜22的材料例如為多孔MSQ，可以通過(guò)例如涂布法 形成。本實(shí)施方案2中，由于能通過(guò)回蝕調(diào)節(jié)第2層間膜22的埋入深度， 所以能正確地將熱導(dǎo)率不同的材料配置在存儲(chǔ)單元間。圖29是存儲(chǔ)矩 陣的俯視圖，但為了容易理解存儲(chǔ)矩陣的結(jié)構(gòu)，僅示出第2金屬膜8a、 第1金屬配線2及半導(dǎo)體襯底1 。圖30是圖29的B - B，線的存儲(chǔ)矩陣的主 要部分剖面圖，圖31是圖29的A-A，線的存儲(chǔ)矩陣的主要部分剖面圖。
然后，在半導(dǎo)體襯底1上形成第3金屬膜后，使用光刻技術(shù)及干蝕刻技術(shù)，沿著第2方向依次將第3金屬膜、第2金屬膜8a、相變化材料7、緩沖層6、第3多晶硅膜5、第2多晶硅膜4及第1多晶硅膜3加工成帶狀。由此，如圖32所示，形成由第3金屬膜構(gòu)成的第3金屬配線9，并形成由第2金屬膜8a構(gòu)成的柱狀的第2金屬配線8 。第3金屬配線9的材料為例如W，可以通過(guò)例如CVD法等來(lái)形成。第2金屬配線8與第3金屬配線9的總膜厚可以為200nm以下。過(guò)厚時(shí)，難以加工。
然后，與使用上述圖27-圖31說(shuō)明的制造方法相同地操作，形成第3層間膜23及第4層間膜24。由此，大致完成上述圖23 圖25所示的本實(shí)施方案2的相變化存儲(chǔ)器。在連接二極管DIOD的重心與鄰接的存儲(chǔ)單元的二極管DIOD的重心的平面中，存儲(chǔ)單元間的第2層間膜22或第4層間膜24的填充率為25 %以下，在連接相變化材料7的重心與鄰接的存儲(chǔ)單元的相變化材料7的平面中，存儲(chǔ)單元間的第2層間膜22或第4層間膜24的填充率為50 %以下25 %以上。
本實(shí)施方案2的存儲(chǔ)矩陣的動(dòng)作方式與上述實(shí)施方案1相同。
以上，說(shuō)明了存儲(chǔ)矩陣為一層的情況，但由于層疊存儲(chǔ)矩陣來(lái)提高位密度可以降低制造成本，所以較優(yōu)選。圖33表示使本實(shí)施方案2的存儲(chǔ)矩陣層疊為二層時(shí)的相變化存儲(chǔ)器的主要部分剖面圖。例如使存儲(chǔ)矩陣層疊為二層時(shí)，在上述圖23~圖25的結(jié)構(gòu)上，亦即在第4層間膜24上，與本實(shí)施方案2的上述圖26~圖32中說(shuō)明的方法相同地操作，形成存儲(chǔ)矩陣的第二層的作為字線的第1金屬配線2A、第二層的第1多晶硅膜3A、第二層的第2多晶硅膜4A、第二層的第3多晶硅膜5A、第二層的緩沖層6A、第二層的相變化材料7A、第二層的第2金屬配線8A、第二層的第3金屬配線9A、第二層的第l層間膜(省略圖示)、第二層的第2層間膜(省略圖示)、第二層的第3層間膜23A及第二層的第4層間膜24A，由此可以實(shí)現(xiàn)存儲(chǔ)矩陣層疊為二層時(shí)的相變化存儲(chǔ)器。進(jìn)而，將存儲(chǔ)矩陣層疊為k層(k=l, 2， 3，…，1)時(shí)也可以用相同的方法層疊存儲(chǔ)矩陣。
圖34及圖35表示將本實(shí)施方案2的存儲(chǔ)矩陣層疊為四層時(shí)的相變化存儲(chǔ)器的主要部分剖面圖。圖34是沿著下部金屬配線A1M1M、下部金屬配線A1M2M、下部金屬配線A2M3M及下部金屬配線A2M4M 的圖案(字線圖案)的相變化存儲(chǔ)器的主要部分剖面圖，圖35是沿著上 部金屬配線B2M2M、上部金屬配線B1M3M、上部金屬配線B2M4M及 上部金屬配線B1M5M的圖案(位線圖案)的相變化存儲(chǔ)器的主要部分 剖面圖。圖中的A1ST、 A2ST、 B1ST及B2ST是用于選擇采用例如CMOS 技術(shù)形成的層的晶體管，圖中的符號(hào)DIF表示擴(kuò)散層，GAT表示柵。
例如將使存儲(chǔ)矩陣層疊為四層時(shí)的與外部電路的連接，形成圖34 及圖35所示的存儲(chǔ)矩陣的結(jié)構(gòu)。例如選擇第一層時(shí)，可以選擇晶體管 A1ST與晶體管B2ST,選擇第二層時(shí)，可以選擇晶體管A1ST與晶體管 B1ST。
需要說(shuō)明的是，用層間膜埋入本實(shí)施方案2的存儲(chǔ)單元間時(shí)，如 使用上述圖27~圖30進(jìn)行說(shuō)明那樣，采用下述制造工序形成第l層 間膜21,通過(guò)蝕刻法加工第1層間膜21,用第2層間膜22埋入由形成第 1層間膜21所產(chǎn)生的空間，進(jìn)而通過(guò)CMP法加工第2層間膜22，但并不 限定于該制造方法。例如，也可以使用以下說(shuō)明的制造工序來(lái)代替該 制造工序。
首先，如圖36所示，在半導(dǎo)體襯底1上形成第1層間膜21。此時(shí)， 用第l層間膜21完全埋入鄰接的第2金屬膜8a、相變化材料7、緩沖層6、 第3多晶硅膜5、第2多晶硅膜4、第1多晶硅膜3及第1金屬配線2的層疊 圖案之間。第1層間膜21的材料為例如TE0S。然后，回蝕第l層間膜 21直至緩沖層6的附近。通過(guò)該回蝕，使第2金屬膜8a及相變化材料7 露出。
然后，如圖37所示，在半導(dǎo)體襯底1上形成第2層間膜22,用第2 層間膜22完全埋入鄰接的第2金屬膜8a及相變化材料7的層疊圖案之 間。然后，使用CMP技術(shù)研磨第2層間膜22的表面，使第2金屬膜8a 的表面露出。第2層間膜22的材料為例如多孔MSQ,可以通過(guò)例如涂 布法形成。
通過(guò)使用上述制造方法，可以通過(guò)熱導(dǎo)率比第1層間膜21低的第2 層間膜22完全埋入鄰接的第2金屬膜8a及相變化材料7的層疊圖案之間。
如上所述，根據(jù)本實(shí)施方案2，可以將設(shè)置有二極管DIOD (第3多晶硅膜5、第2多晶硅膜4與第1多晶硅膜3的層疊圖案)的層DIL中的存儲(chǔ)單元間的熱導(dǎo)率和設(shè)置有相變化材料7的層PHL中的存儲(chǔ)單元間的熱導(dǎo)率設(shè)定為彼此不同的值，所以使具有所希望特性的相變化存儲(chǔ)器的最佳設(shè)計(jì)變得容易。例如可以在設(shè)置有二極管DIOD (第3多晶硅膜5、第2多晶硅膜4及第1多晶硅膜3的層疊圖案)的層DIL中埋入由例如TEOS構(gòu)成的第1層間膜21或第3層間膜23,在設(shè)置有相變化材料7的層PHL中設(shè)置由例如TEOS構(gòu)成的第1層間膜21和由多孔MSQ構(gòu)成的第2層間膜22 、或由TEOS構(gòu)成的第3層間膜23和由多孔MSQ構(gòu)成的第4層間膜24。由于在設(shè)置有相變化材料7的層PHL中設(shè)置有由熱導(dǎo)率比TEOS低的多孔MSQ構(gòu)成的層間膜，所以與僅設(shè)置有由TEOS構(gòu)成的層間膜的情況相比，可以降低在相變化材料7中產(chǎn)生的熱傳遞至二極管DIOD。由此，可以實(shí)現(xiàn)即使相變化材料7成為高溫、二極管DIOD也難以成為高溫的相變化存儲(chǔ)單元。(實(shí)施方案3)
使用圖38~圖40說(shuō)明本實(shí)施方案3的相變化存儲(chǔ)器的存儲(chǔ)矩陣。圖38是存儲(chǔ)矩陣的俯視圖，圖39是圖38的A - A，線的存儲(chǔ)矩陣的主要部分剖面圖，圖40是圖38的B - B，線的存儲(chǔ)矩陣的主要部分剖面圖。圖38中，為了容易理解存儲(chǔ)矩陣的結(jié)構(gòu)，僅示出第3金屬配線、第l金屬配線及半導(dǎo)體襯底。圖中，與上述實(shí)施方案l相同，符號(hào)l為半導(dǎo)體襯底，符號(hào)2為沿著第1方向延伸的第1金屬配線。另外，符號(hào)3為第1多晶硅膜，符號(hào)4為第2多晶硅膜，符號(hào)5為第3多晶硅膜，由上述3層形成作為選擇元件的二極管DIOD。另外，符號(hào)6為緩沖層(例如TiN)，符號(hào)7為作為存儲(chǔ)元件的相變化材料U》B。Ge2Sb2Te5)，符號(hào)8為第2金屬配線(例如TiN)，符號(hào)9為第3金屬配線。進(jìn)而，符號(hào)31為第1層間膜(例如TEOS) , 32為填充由第1層間膜的被覆形狀產(chǎn)生的空間的第2層間膜(例如多孔MSQ) , 33為第3層間膜(例如TEOS) ， 34為填充由第3層間膜的被覆形狀產(chǎn)生的空間的第4層間膜(例如多孔
36MSQ)。
本實(shí)施方案3的相變化存儲(chǔ)器中，在設(shè)置有二極管DIOD的層DIL 中，于鄰接的存儲(chǔ)單元間存在第1層間膜31或第3層間膜33,在設(shè)置有 相變化材料7的層PHL中，于鄰接的存儲(chǔ)單元間存在側(cè)壁形狀的第l層 間膜31和填埋由第l層間膜31的側(cè)壁形狀產(chǎn)生的空間的第2層間膜32、 或側(cè)壁形狀的第3層間膜33和填埋由第3層間膜33的側(cè)壁形狀產(chǎn)生的 空間的第4層間膜34。因此，與上述實(shí)施方案2相同，可以將在設(shè)置有 相變化材料7的層PHL中的存儲(chǔ)單元間的熱導(dǎo)率和設(shè)置有二極管 DIOD的層DIL中的存儲(chǔ)單元間的熱導(dǎo)率設(shè)置為彼此不同的值。例如以 第l層間膜31及第3層間膜33的熱導(dǎo)率為KI3,以第2層間膜32及第4層間 膜34的熱導(dǎo)率為Kw時(shí)，如果Km〈Kd,則設(shè)置有相變化材料7的層PHL 中的存儲(chǔ)單元間的熱導(dǎo)率Kp2比設(shè)置有二極管DIOD的層DIL中的存儲(chǔ) 單元間的熱導(dǎo)率Ko2小，所以可以形成二極管DIOD難以成為高溫且相 變化材料7容易成為高溫的結(jié)構(gòu)的存儲(chǔ)單元。
然后，使用圖41 ~圖46說(shuō)明本實(shí)施方案3的相變化存儲(chǔ)器的制造 方法。圖43是存儲(chǔ)矩陣的俯視圖，圖41、圖42及圖44是圖38的B-B， 線的存儲(chǔ)矩陣的主要部分剖面圖，圖45及圖46是圖38的A - A，線的存 儲(chǔ)矩陣的主要部分剖面圖。
首先，如圖41所示，由上述實(shí)施方案1的圖6及圖7所示的結(jié)構(gòu)， 使用光刻技術(shù)及干蝕刻技術(shù)沿著第l方向依次將第2金屬膜8a、相變化 材料7、緩沖層6、第3多晶硅膜5、第2多晶硅膜4、第1多晶硅膜3及第 l金屬膜2a加工成帶狀。由此，形成由第l金屬膜2a構(gòu)成的第l金屬配 線2。
第2金屬膜8a及相變化材料7的寬度和上述實(shí)施方案2相同。另夕卜， 作為使第2金屬膜8a及相變化材料7的寬度比其他部分窄的方法，可以 采用與上述實(shí)施方案2相同的方法。但是，與上述實(shí)施方案2的差別在 于，賦予緩沖層6錐度(斜度)。即，在上述實(shí)施方案2中，緩沖層6、 第3多晶硅膜5、第2多晶硅膜4、第l多晶硅膜3及第1金屬配線2的寬度 設(shè)置為相同，但在本實(shí)施方案3中，第3多晶硅膜5、第2多晶硅膜4、第1多晶硅膜3及第1金屬配線2的寬度相同，但將緩沖層6的上部寬度
加工成比緩沖層6的下部寬度窄。
然后，如圖42所示，在半導(dǎo)體襯底1上形成第1層間膜31。第l層 間膜31的材料例如為TEOS,可以通過(guò)例如CVD法等形成。第2金屬膜 8a及相變化材料7的寬度比緩沖層6、第3多晶硅膜5、第2多晶硅膜4、 第1多晶硅膜3及第1金屬配線2窄。因此，通過(guò)使用各向同性成膜的條 件形成第1層間膜31，鄰接的緩沖層6、第3多晶硅膜5、第2多晶硅膜4、 第1多晶硅膜3及第1金屬配線2的層疊圖案之間埋入第1層間膜31 ，但 鄰接的第2金屬膜8a及相變化材料7的層疊圖案之間形成側(cè)壁形狀的 第1層間膜31,不埋入第1層間膜31，形成空間。
進(jìn)而，由于將緩沖層6進(jìn)行錐度加工，所以在鄰接的第2金屬膜8a 及相變化材料7的層疊圖案之間形成的空間比在上述實(shí)施方案2中形 成第1層間膜21的情況深，可以形成至例如緩沖層6的附近。
然后，如圖43、圖44及圖45所示，在半導(dǎo)體村底1上沉積第2層間 膜32后，使用CMP技術(shù)研磨第2層間膜32的表面，使第2金屬膜8a的表 面露出。第2層間膜32的材^H列如為多孔MSQ，可以通過(guò)例如涂布法 形成。圖43是存儲(chǔ)矩陣的俯視圖，但為了容易理解存儲(chǔ)矩陣的結(jié)構(gòu)， 僅示出第2金屬膜8a、第1金屬配線2及半導(dǎo)體襯底1。圖44是圖43的B -B，線的存儲(chǔ)矩陣的主要部分剖面圖，圖45是圖43的A - A'線的存儲(chǔ) 矩陣的主要部分剖面圖。
上述實(shí)施方案2中，在形成第2層間膜22前，為了調(diào)節(jié)第2層間膜 22的埋入深度而回蝕第1層間膜21,但在本實(shí)施方案3中，將緩沖層6 進(jìn)行錐度加工，調(diào)整形成第l層間膜31時(shí)的第2層間膜32的埋入深度， 所以無(wú)需在上述實(shí)施方案2中進(jìn)行的回蝕第1層間膜31。由此，可以減 少制造工序數(shù)，所以可以比上述實(shí)施方案2降低制造成本。
然后，如圖46所示，在半導(dǎo)體襯底1上形成第3金屬膜后，使用光 刻技術(shù)及千蝕刻技術(shù)，沿著第2方向依次將第3金屬膜、第2金屬膜8a、 相變化材料7、緩沖層6、第3多晶硅膜5、第2多晶硅膜4及第1多晶硅 膜3加工成帶狀。由此，形成由第3金屬膜構(gòu)成的第3金屬配線9，并形成由第2金屬膜8a構(gòu)成的柱狀的第2金屬配線8。第3金屬配線9的材料 例如為W，可以通過(guò)例如CVD法等形成。第2金屬配線8和第3金屬配 線9的總膜厚可以為200nm以下。過(guò)厚時(shí)難以加工。
然后，與上述使用圖41 ~圖45進(jìn)行說(shuō)明的制造方法相同地操作， 形成第3層間膜33及第4層間膜34。由此，大致完成上述圖38 圖40所 示的本實(shí)施方案3的相變化存儲(chǔ)器。在連接二極管DIOD的重心和鄰接 的存儲(chǔ)單元的二極管DIOD的重心的平面中，存儲(chǔ)單元間的第2層間膜 32或第4層間膜34的填充率為25 %以下，在連接相變化材料7的重心和 鄰接的存儲(chǔ)單元的相變化材料7的平面中，存儲(chǔ)單元間的第2層間膜32 或第4層間膜34的填充率為50%以下25%以上。
本實(shí)施方案2的存儲(chǔ)矩陣的動(dòng)作方式及與外部電路的連接方法和 上述實(shí)施方案l相同。另外，與上述實(shí)施方案2相同，可以層疊多層存 儲(chǔ)矩陣。
如上所述，根據(jù)本實(shí)施方案3，可以得到與上述實(shí)施方案2相同的 效果。進(jìn)而，由于可以比上述實(shí)施方案2減少制造工序數(shù)，所以能降 低制造成本。
(實(shí)施方案4)
使用圖47~圖49說(shuō)明本實(shí)施方案4的相變化存儲(chǔ)器的存儲(chǔ)矩陣。 圖47是存儲(chǔ)矩陣的俯視圖，圖48是圖47的A - A，線的存儲(chǔ)矩陣的主要 部分剖面圖，圖49是圖47的B - B，線的存儲(chǔ)矩陣的主要部分剖面圖。 圖47中，為了容易理解存儲(chǔ)矩陣的結(jié)構(gòu)，僅示出第3金屬配線、第l金 屬配線及半導(dǎo)體襯底。圖中，與上述實(shí)施方案l相同，符號(hào)l為半導(dǎo)體 襯底，符號(hào)2為沿著第1方向延伸的第1金屬配線。另外，符號(hào)3為第1 多晶硅膜，符號(hào)4為第2多晶硅膜，符號(hào)5為第3多晶硅膜，由上述3層 形成作為選擇元件的二極管DIOD。另外，符號(hào)7為作為存儲(chǔ)元件的相 變化材料(例如Ge2Sb2Tes)，符號(hào)8為第2金屬配線(例如TiN),符 號(hào)9為第3金屬配線。進(jìn)而，符號(hào)41a、 41b為緩沖層(例如TiN),符 號(hào)42為第1層間膜(例如TEOS) , 43為第2層間膜(例如TEOS) , 44 為第3層間膜(例如多孔MSQ) ， 45為第4層間膜(例如多孔MSQ)。
39本實(shí)施方案4的相變化存儲(chǔ)器中，在設(shè)置有二極管DIOD的層DIL 中，于鄰接的存儲(chǔ)單元間存在第1層間膜42或第2層間膜43,在設(shè)置有 相變化材料7的層PHL中，于鄰接的存儲(chǔ)單元間存在第3層間膜44或第 4層間膜45。因此，與上述實(shí)施方案2或?qū)嵤┓桨?相同，可以將設(shè)置 有相變化材料7的層PHL中的存儲(chǔ)單元間的熱導(dǎo)率和設(shè)置有二極管 DIOD的層DIL中的存儲(chǔ)單元間的熱導(dǎo)率設(shè)置為彼此不同的值。例如以 第1層間膜42及第2層間膜43的熱導(dǎo)率為KI5，以第3層間膜44及第4層間 膜45的熱導(dǎo)率為KM時(shí)，如果Km〈K!5，則可以形成二極管DIOD難以成 為高溫且相變化材料7容易成為高溫的結(jié)構(gòu)的存儲(chǔ)單元。
下面，使用圖50~圖56說(shuō)明本實(shí)施方案4的相變化存儲(chǔ)器的制造 方法。圖50、圖53及圖55是存儲(chǔ)矩陣的俯視圖，圖51是圖50的B-B， 線的存儲(chǔ)矩陣的主要部分剖面圖，圖52是圖50的A - A，線的存儲(chǔ)矩陣 的主要部分剖面圖，圖54是圖53的A - A，線的存儲(chǔ)矩陣的主要部分剖 面圖，圖56是圖55的A - A'線的存儲(chǔ)矩陣的主要部分剖面圖。
首先，如圖50、圖51及圖52所示，在半導(dǎo)體襯底l上依次形成第l 金屬膜2a、第l多晶硅膜3、第2多晶硅膜4、第3多晶硅膜5及緩沖層41a。 然后，使用光刻技術(shù)及干蝕刻技術(shù)，沿著第l方向依次將緩沖層41a、 第3多晶硅膜5、第2多晶硅膜4、第l多晶硅膜3及第l金屬膜2a加工成 帶狀。由此，形成由第l金屬膜2a構(gòu)成的第l金屬配線2。然后，在半 導(dǎo)體村底1上形成第1層間膜42。第l層間膜42的材料例如為TEOS,可 以通過(guò)例如CVD法等形成。然后，使用CMP技術(shù)研磨第1層間膜42的 表面，使緩沖層41a的表面露出。圖50是存儲(chǔ)矩陣的俯視圖，但為了 容易理解存儲(chǔ)矩陣的結(jié)構(gòu)，僅示出第1層間膜42及緩沖層41 a。
然后，如圖53及圖54所示，使用光刻技術(shù)及干蝕刻技術(shù)沿著第2 方向依次將緩沖層41a、第3多晶硅膜5、第2多晶硅膜4及第1多晶硅膜 3加工成帶狀。接著在半導(dǎo)體襯底1上形成第2層間膜43。第2層間膜43 的材料例如為TEOS,可以通過(guò)例如CVD法等形成。然后，使用CMP 技術(shù)研磨第2層間膜43的表面，使緩沖層41a的表面露出。圖53是俯視 圖，但為了容易理解存儲(chǔ)矩陣的結(jié)構(gòu)，僅示出第2層間膜43、第l層間膜42及緩沖層41a。
接下來(lái)，如圖55及圖56所示，在半導(dǎo)體襯底l上依次形成緩沖層 41b、相變化材料7及第2金屬膜8a。然后，使用光刻技術(shù)及干蝕刻技 術(shù)沿著第l方向依次將第2金屬膜8a、相變化材料7及緩沖層41b加工成 帶狀。然后，在半導(dǎo)體襯底1上形成第3層間膜44。第3層間膜44的材 ^j"為例如多孔MSQ,可以通過(guò)例如涂布法等形成。然后，4吏用CMP 技術(shù)研磨第3層間膜44的表面，使緩沖層41b的表面露出。圖55是俯視 圖，為了容易理解存儲(chǔ)矩陣的結(jié)構(gòu)，僅示出第2金屬膜8a及第3層間膜 44。
然后，在半導(dǎo)體襯底1上形成第3金屬膜，使用光刻技術(shù)及干蝕刻 技術(shù)沿著第2方向依次加工第3金屬膜、第2金屬膜8a、相變化材料7及 緩沖層41b。接著在半導(dǎo)體襯底1上形成第4層間膜45。第4層間膜45的 材料為例如多孔MSQ，可以通過(guò)例如涂布法等形成。然后，使用CMP 技術(shù)研磨第4層間膜44的表面進(jìn)行平坦化。由此，大致完成上述圖47~ 圖49所示的本實(shí)施方案4的相變化存儲(chǔ)器。
本實(shí)施方案4的存儲(chǔ)矩陣的動(dòng)作方式以及與外部電路的連接方法 和上述實(shí)施方案l相同。另外，與上述實(shí)施方案2相同，可以層疊多層 存儲(chǔ)矩陣。
由此，根據(jù)本實(shí)施方案4，由于可以將設(shè)置有二極管DIOD (第3 多晶硅膜5、第2多晶硅膜4及第1多晶硅膜3的層疊圖案)的層DIL中的 存儲(chǔ)單元間的熱導(dǎo)率和設(shè)置有相變化材料7的層PHL中的存儲(chǔ)單元間 的熱導(dǎo)率設(shè)置為彼此不同的值，所以使具有所希望特性的相變化存儲(chǔ)
器的最佳設(shè)計(jì)變得容易。例如在設(shè)置有二極管DIOD (第3多晶硅膜5、 第2多晶硅膜4及第1多晶硅膜3的層疊圖案)的層DIL中埋入由例如 TEOS構(gòu)成的第l層間膜42或第2層間膜43,在設(shè)置有相變化材料7的層 PHL中埋入由例如多孔MSQ構(gòu)成的第3層間膜44或第4層間膜45 ，在設(shè) 置有相變化材料7的層PHL中設(shè)置有由熱導(dǎo)率比由TEOS構(gòu)成的層間 膜低的多孔MSQ構(gòu)成的層間膜，由此可以降低在相變化材料7中產(chǎn)生 的熱傳遞至二極管DIOD中。由此，可以實(shí)現(xiàn)即4吏相變化材料7成為高溫、二極管DIOD也難以成為高溫的相變化存儲(chǔ)單元。
以上，基于實(shí)施方案具體地說(shuō)明了本發(fā)明人所完成的發(fā)明，當(dāng)然 本發(fā)明并不限定于上述實(shí)施方案，可以在不脫離其主旨的范圍內(nèi)進(jìn)行 各種改變。
例如，組合上述實(shí)施方案1和2，在設(shè)置有相變化材料的層中形成
2種以上的層間膜，并且設(shè)置空隙，這樣的結(jié)構(gòu)也能得到與本申請(qǐng)發(fā)
明相同的效果。
產(chǎn)業(yè)上的可利用性
, 即
儲(chǔ)裝置
易失性存
4權(quán)利要求
1、一種具有非易失性存儲(chǔ)器的非易失性存儲(chǔ)裝置，所述非易失性存儲(chǔ)器由下述部分構(gòu)成沿著第1方向延伸的多條第1金屬配線，沿著與所述第1方向垂直的第2方向延伸的多條第3金屬配線，位于所述第1金屬配線和所述第3金屬配線的交點(diǎn)的由存儲(chǔ)元件和選擇元件形成的存儲(chǔ)單元，所述非易失性存儲(chǔ)裝置的特征在于，所述存儲(chǔ)單元具有半導(dǎo)體襯底，與外部電路電連接地設(shè)置在所述半導(dǎo)體襯底上的所述第1金屬配線，與所述第1金屬配線電連接地設(shè)置在所述第1金屬配線上的所述選擇元件，與所述選擇元件電連接地設(shè)置在所述選擇元件上的所述存儲(chǔ)元件，與所述存儲(chǔ)元件電連接地設(shè)置在所述存儲(chǔ)元件上的第2金屬配線，與所述第2金屬配線電連接且與外部電路電連接地設(shè)置在所述第2金屬配線上的所述第3金屬配線，在鄰接的所述存儲(chǔ)元件間具有空隙，填埋鄰接的存儲(chǔ)元件之間及鄰接的選擇元件之間的層間膜。
2、 如權(quán)利要求l所述的非易失性存儲(chǔ)裝置，其特征在于，所述選 擇元件為二極管，所述存儲(chǔ)元件為相變化材料。
3、 如權(quán)利要求l所述的非易失性存儲(chǔ)裝置，其特征在于，所述存 儲(chǔ)元件的寬度比所述選擇元件的寬度窄，并且所述第2金屬配線的寬 度比所述存儲(chǔ)元件的寬度大。
4、 如權(quán)利要求l所述的非易失性存儲(chǔ)裝置，其特征在于，鄰接的其鄰接的選擇元件的重心的平面中為75 %以上，鄰接的所述存儲(chǔ)元件間的所述層間膜的填充率在連接存儲(chǔ)元件的重心和與其鄰接的存儲(chǔ)元件的重心的平面中為75%以下50%以上。
5、 如權(quán)利要求l所述的非易失性存儲(chǔ)裝置，其特征在于，在所述 第1方向鄰接的所述存儲(chǔ)元件間的所述層間膜上形成的所述空隙的寬 度比在所述第2方向鄰接的所述存儲(chǔ)元件間的所述層間膜上形成的所 述空隙的寬度寬。
6、 一種具有非易失性存儲(chǔ)器的非易失性存儲(chǔ)裝置，所述非易失 性存儲(chǔ)器由下述部分構(gòu)成沿著第l方向延伸的多條第l金屬配線，沿著與所述第1方向垂直的第2方向延伸的多條第3金屬配線， 位于所述第1金屬配線和所述第3金屬配線的交點(diǎn)的由存儲(chǔ)元件 和選擇元件形成的存儲(chǔ)單元，所述非易失性存儲(chǔ)裝置的特征在于，所述存儲(chǔ)單元具有 半導(dǎo)體襯底，與外部電路電連接地設(shè)置在所述半導(dǎo)體襯底上的所述第l金屬配線，與所述第l金屬配線電連接地設(shè)置在所述第l金屬配線上的所述 選擇元件，與所述選擇元件電連接地設(shè)置在所述選擇元件上的所述存儲(chǔ)元件，與所述存儲(chǔ)元件電連接地設(shè)置在所述存儲(chǔ)元件上的第2金屬配線，與所述第2金屬配線電連接且與外部電路電連接地設(shè)置在所述第 2金屬配線上的所述第3金屬配線，不填埋鄰接的所述存儲(chǔ)元件間地被覆所述存儲(chǔ)元件的側(cè)面、填埋 鄰接的所述選擇元件間的第1熱導(dǎo)率的層間膜，填埋由被覆所述存儲(chǔ)元件的側(cè)面的所述第1熱導(dǎo)率的層間膜形成 的空間的第2熱導(dǎo)率的層間膜，所述第2熱導(dǎo)率比所述第1熱導(dǎo)率低。
7、 如權(quán)利要求6所述的非易失性存儲(chǔ)裝置，其特征在于，所述選 擇元件為二極管，所述存儲(chǔ)元件為相變化材料。
8、 如權(quán)利要求6所述的非易失性存儲(chǔ)裝置，其特征在于，所述第 l熱導(dǎo)率的層間膜為TEOS,所述第2熱導(dǎo)率的層間膜為多孔MSQ。
9、 如權(quán)利要求6所述的非易失性存儲(chǔ)裝置，其特征在于，鄰接的 所述選擇元件間的所述第2熱導(dǎo)率的層間膜的填充率在連接選擇元件 的重心和與其鄰接的選擇元件的重心的平面中為25 %以下，鄰接的所 述存儲(chǔ)元件間的所述第2熱導(dǎo)率的層間膜的填充率在連接存儲(chǔ)元件的 重心和與其鄰纟妄的存^(諸元件的重心的平面中為50 %以下25 %以上。
10、 一種具有非易失性存儲(chǔ)器的非易失性存儲(chǔ)裝置，所述非易失 性存儲(chǔ)器由下述部分構(gòu)成沿著第l方向延伸的多條第l金屬配線，沿著與所述第1方向垂直的第2方向延伸的多條第3金屬配線， 位于所述第1金屬配線和所述第3金屬配線的交點(diǎn)的由存儲(chǔ)元件 和選擇元件形成的存儲(chǔ)單元，所述非易失性存儲(chǔ)裝置的特征在于，所述存儲(chǔ)單元具有 半導(dǎo)體襯底，與外部電路電連接地設(shè)置在所述半導(dǎo)體襯底上的所述第l金屬配線，與所述第l金屬配線電連接地設(shè)置在所述第l金屬配線上的所述 選擇元件，與所述選擇元件電連接地設(shè)置在所述選擇元件上的所述存儲(chǔ)元件，與所述存儲(chǔ)元件電連接地設(shè)置在所述存儲(chǔ)元件上的第2金屬配線，與所述第2金屬配線電連接且與外部電路電連接地設(shè)置在所述第 2金屬配線上的所述第3金屬配線，填埋鄰接的所述選擇元件間的第1熱導(dǎo)率的層間膜，填埋鄰接的所述存儲(chǔ)元件間的第2熱導(dǎo)率的層間膜，所述第2熱導(dǎo)率比所述第1熱導(dǎo)率低。
11、 如權(quán)利要求10所述的非易失性存儲(chǔ)裝置，其特征在于，所述選擇元件為二極管，所述存儲(chǔ)元件為相變化材料。
12、 如權(quán)利要求10所述的非易失性存儲(chǔ)裝置，其特征在于，所述 第l熱導(dǎo)率的層間膜為TEOS，所述第2熱導(dǎo)率的層間膜為多孔MSQ。
13、 如權(quán)利要求l、 6或10中任一項(xiàng)所述的非易失性存儲(chǔ)裝置，其 特征在于，在所述選擇元件和所述存儲(chǔ)元件之間形成緩沖層。
14、 一種非易失性存儲(chǔ)裝置的制造方法，其特征在于，所述方法 包括下述工序(a) 在半導(dǎo)體村底上依次形成第l金屬膜、選擇元件材料、緩沖 層、相變化材料及第2金屬膜的工序；(b) 沿著第1方向依次蝕刻所述第2金屬膜、所述相變化材料、 所述緩沖層、所述選擇元件材料及所述第l金屬膜，加工成所述相變 化材料的寬度比所述緩沖層或所述選擇元件材料的寬度窄的帶狀的 工序；(c) 在所述半導(dǎo)體襯底上形成第l層間膜，通過(guò)所述第l層間膜 填埋鄰接的所述第2金屬膜、所述相變化材料、所述緩沖層、所述選 擇元件材料及所述第l金屬膜的層疊圖案間的工序；(d) 研磨所述第l層間膜的表面，使所述第2金屬膜的上面露出 的工序；(e) 在所述半導(dǎo)體襯底上形成第3金屬膜的工序；(f) 沿著與所述第1方向垂直的第2方向依次蝕刻所述第3金屬 膜、所述第2金屬膜、所述相變化材料、所述緩沖層與所述選擇元件 材料，加工成所述相變化材料的寬度比所述緩沖層或所述選擇元件材料的寬度窄的帶狀的工序；(g) 在所述半導(dǎo)體襯底上形成第2層間膜，通過(guò)所述第2層間膜 填埋鄰接的所述第3金屬膜、所述第2金屬膜、所述相變化材料、所述 緩沖層、所述選擇元件材料及所述第l金屬膜的層疊圖案間的工序，在鄰接的所述相變化材料之間的由所述(C)工序形成的所述第l 層間膜及由所述(g)工序形成的所述第2層間膜上形成空隙。
15、 一種非易失性存儲(chǔ)裝置的制造方法，其特征在于，所述方法 包括下述工序(a) 在半導(dǎo)體襯底上依次形成第l金屬膜、選擇元件材料、緩沖 層、相變化材料及第2金屬膜的工序；(b) 沿著第1方向依次蝕刻所述第2金屬膜、所述相變化材料、 所述緩沖層、所述選擇元件材料及所述第l金屬膜，加工成帶狀的工序；(c) 蝕刻所述第2金屬膜及所述相變化材料的沿著所述第1方向 的側(cè)面，微細(xì)加工所述第2金屬膜及所述相變化材料的工序；(d) 在所述半導(dǎo)體襯底上形成第l層間膜，被覆所述第2金屬膜 及所述相變化材料的側(cè)面，不填埋鄰接的所述第2金屬膜及所述相變 化材料的層疊圖案間地形成空間，同時(shí)填埋鄰接的所述緩沖層、所述 選擇元件材料及所述第l金屬膜的層疊圖案間的工序；(e) 回蝕所述第l層間膜的工序；(f) 在所述半導(dǎo)體襯底上形成第2層間膜，填埋鄰接的所述第2 金屬膜及所述相變化材料的層疊圖案間的空間后，研磨所述第2層間 膜的表面，使所述第2金屬膜的上面露出的工序；(g) 在所述半導(dǎo)體襯底上形成第3金屬膜的工序；(h )沿著與所述第1方向垂直的第2方向依次蝕刻所述第3金屬 膜、所述第2金屬膜、所述相變化材料、所述緩沖層及所述選擇元件 材料，力口工成帶狀的工序；(i )蝕刻所述第2金屬膜及所述相變化材料的沿著所述第2方向的 側(cè)面，微細(xì)加工所述第2金屬膜及所述相變化材料的工序；(j )在所述半導(dǎo)體村底上形成第3層間膜，被覆所述第2金屬膜及 所述相變化材料的側(cè)面，不填埋鄰接的所述第2金屬膜及所述相變化 材料的層疊圖案間地形成空間，同時(shí)填埋鄰接的所述緩沖層、所述選 擇元件材料及所述第l金屬膜的層疊圖案間的工序；(k)回蝕所述第3層間膜的工序；(1)在所述半導(dǎo)體襯底上形成第4層間膜，填埋鄰接的所述第2 金屬膜及所述相變化材料的層疊圖案間的空間的工序。
16、 一種非易失性存儲(chǔ)裝置的制造方法，其特征在于，所述方法 包括下述工序(a) 在半導(dǎo)體襯底上依次形成第l金屬膜、選擇元件材料、緩沖 層、相變化材料及第2金屬膜的工序；(b) 沿著第1方向依次蝕刻所述第2金屬膜、所述相變化材料、 所述緩沖層、所述選擇元件材料及所述第l金屬膜加工成帶狀的工序；(c )蝕刻所述第2金屬膜及所述相變化材料的沿著所述第1方向 的側(cè)面，微細(xì)加工所述第2金屬膜及所述相變化材料的工序；(d) 在所述半導(dǎo)體襯底上形成第l層間膜，填埋鄰接的所述第2 金屬膜、所述相變化材料、所述緩沖層、所述選擇元件材料及所述第 l金屬膜的層疊圖案間的工序；(e) 回蝕所述第l層間膜，除去鄰接的所述第2金屬膜及所述相 變化材料的層疊圖案間的所述第l層間膜的工序，(f) 在所述半導(dǎo)體襯底上形成第2層間膜，填埋鄰接的所述第2 金屬膜及所述相變化材料的層疊圖案之間后，研磨所述第2層間膜的 表面，使所述第2金屬膜的上面露出的工序；(g) 在所述半導(dǎo)體襯底上形成第3金屬膜的工序；(h )沿著與所述第1方向垂直的第2方向依次蝕刻所述第3金屬 膜、所述第2金屬膜、所述相變化材料、所述緩沖層及所述選擇元件 材料，加工成帶狀的工序；(i )蝕刻所述第2金屬膜及所述相變化材料的沿著所述第2方向的 側(cè)面，微細(xì)加工所述第2金屬膜及所述相變化材料的工序；(j)在所述半導(dǎo)體襯底上形成第3層間膜，填埋鄰接的所述第2 金屬膜、所述相變化材料、所述緩沖層、所述選擇元件材料及所述第 1金屬膜的層疊圖案之間的工序；(k)回蝕所述第3層間膜，除去鄰接的所述第3金屬膜、所述第2金屬膜及所述相變化材料的層疊圖案之間的所述第3層間膜的工序；(1)在所述半導(dǎo)體襯底上形成第4層間膜，填埋鄰接的所述第3 金屬膜、所述第2金屬膜及所述相變化材料的層疊圖案之間的工序。
17、 如權(quán)利要求15或16中任一項(xiàng)所述的非易失性存儲(chǔ)裝置的制造 方法，其特征在于，所述第2層間膜及所述第4層間膜的熱導(dǎo)率比所述 第1層間膜及所述第3層間膜的熱導(dǎo)率低。
18、 如權(quán)利要求15或16中任一項(xiàng)所述的非易失性存儲(chǔ)裝置的制造 方法，其特征在于，所述第l層間膜及所述第3層間膜為TEOS,所述 第2層間膜及所述第4層間膜為多孔MSQ。
19、 一種非易失性存儲(chǔ)裝置的制造方法，其特征在于，所述方法 包括下述工序(a) 在半導(dǎo)體村底上依次形成第l金屬膜、選擇元件材料及第l 緩沖層的工序；(b) 沿著第l方向依次蝕刻所述第l緩沖層、所述選擇元件材料 及所述第l金屬膜，加工成帶狀的工序；(c) 在所述半導(dǎo)體襯底上形成第l層間膜，填埋鄰接的所述第l 緩沖層、所述選擇元件材料及所述第l金屬膜的層疊圖案之間的工序；(d) 研磨所述第l層間膜的表面，使所述第l緩沖層的上面露出 的工序；(e) 沿著與所述第1方向垂直的第2方向依次蝕刻所述第1緩沖層 及所述選擇元件材料，加工成帶狀的工序；(f) 在所述半導(dǎo)體襯底上形成第2層間膜，填埋鄰接的所述第l緩沖層、所迷選擇元件材料及第1金屬膜的層疊圖案之間的工序；(g) 研磨所述第2層間膜的表面，使所述第l緩沖層的上面露出的工序；(h) 在所述半導(dǎo)體村底上依次形成第2緩沖層、相變化材料及第 2金屬膜的工序；(i) 沿著所述第1方向依次蝕刻所述第2金屬膜、所述相變化材料 及所述第2緩沖層，加工成帶狀的工序；(j)在所述半導(dǎo)體襯底上形成第3層間膜，填埋鄰接的所述第2金屬膜、所述相變化材料及所述第2緩沖層的層疊圖案之間的工序；(k)研磨所述第3層間膜的表面，使所述第2金屬膜的上面露出 的工序，(1)沿著所述第2方向依次蝕刻所述第2金屬膜、所述相變化材料 及所述第2緩沖層，加工成帶狀的工序；(m)在所述半導(dǎo)體襯底上形成第4層間膜，填埋鄰接的所述第2 金屬膜、所述相變化材料及所述第2緩沖層的層疊圖案之間的工序；(n)研磨所述第4層間膜的表面，使所述第2金屬膜的上面露出 的工序；(o)在所述半導(dǎo)體襯底上形成第3金屬膜的工序；(p)沿著所述第2方向蝕刻所述第3金屬膜，加工成帶狀的工序。
20、 如權(quán)利要求19所述的非易失性存儲(chǔ)裝置的制造方法，其特征 在于，所述第3層間膜及所述第4層間膜的熱導(dǎo)率比所述第1層間膜及 所述第2層間膜的熱導(dǎo)率低。
21、 如權(quán)利要求19所述的非易失性存儲(chǔ)裝置的制造方法，其特征 在于，所述第l層間膜及所述第2層間膜為TEOS,所述第3層間膜及所 述第4層間膜為多孔MSQ。
22、 如權(quán)利要求14、 15、 16或19中任一項(xiàng)所述的非易失性存儲(chǔ)裝 置的制造方法，其特征在于，所述選擇元件材料為從下層開始依次層 疊第l多晶硅膜、第2多晶硅膜及第3多晶硅膜所得到的結(jié)構(gòu)，所述第l 多晶硅膜具有第1導(dǎo)電型的雜質(zhì)，第3多晶硅膜具有與所述第1導(dǎo)電型 雜質(zhì)不同的第2導(dǎo)電型雜質(zhì)，所述第1多晶硅膜及所述第3多晶硅膜的 雜質(zhì)濃度比所述第2多晶硅膜的雜質(zhì)濃度高。
23、 如權(quán)利要求14、 15、 16或19中任一項(xiàng)所述的非易失性存儲(chǔ)裝 置的制造方法，其特征在于，所述相變化材料含有硫?qū)僭刂械闹辽?一種元素。
全文摘要
本發(fā)明提供一種可以實(shí)現(xiàn)即使相變化材料成為高溫、二極管也難以成為高溫的存儲(chǔ)單元結(jié)構(gòu)的技術(shù)，是具備相變化存儲(chǔ)器的非易失性存儲(chǔ)裝置，所述相變化存儲(chǔ)器由交叉型存儲(chǔ)單元構(gòu)成，所述交叉型存儲(chǔ)單元組合由相變化材料構(gòu)成的存儲(chǔ)元件和由二極管構(gòu)成的選擇元件而得到。制造方法如下配置存儲(chǔ)單元，所述存儲(chǔ)單元由存儲(chǔ)元件和選擇元件構(gòu)成，所述存儲(chǔ)元件位于沿著第1方向延伸的多條第1金屬配線2和沿著與第1方向垂直的第2方向延伸的多條第3金屬配線9的交點(diǎn)、由相變化材料7構(gòu)成，所述選擇元件由第1多晶硅膜3、第2多晶硅膜4及第3多晶硅膜5的層疊結(jié)構(gòu)的二極管構(gòu)成，在鄰接的選擇元件之間及鄰接的存儲(chǔ)元件之間形成層間膜(例如第2層間膜11)，在設(shè)置于鄰接的存儲(chǔ)元件之間的層間膜上形成空隙(例如空隙12b)。
文檔編號(hào)H01L27/24GK101645453SQ20091013939
公開日2010年2月10日 申請(qǐng)日期2009年5月21日 優(yōu)先權(quán)日2008年8月6日
發(fā)明者屜子佳孝, 木下勝治, 高浦則克 申請(qǐng)人:株式會(huì)社日立制作所