專利名稱：具有改善的隔離電壓性能的微電子組件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及一種微電子組件和一種用于形成微電子組件的方法，并且更具體地，涉及一種用于形成具有改善的隔離電壓性能的微電子組件的方法。
背景技術(shù)：
集成電路是在半導(dǎo)體基板(或晶片)上形成的。該晶片隨后被切割為微電子管芯或者半導(dǎo)體芯片，其中每個(gè)管芯承載各個(gè)集成電路。使用線接合或者“倒裝芯片”連接將每個(gè)半導(dǎo)體芯片連接到封裝或者載體基板。然后，在將封裝的芯片安裝在諸如電子或計(jì)算系統(tǒng)之類的系統(tǒng)中之前，典型地將其安裝到電路板或者主板。在功率集成電路中，將電壓處理能力的范圍為從低到非常高的數(shù)個(gè)半導(dǎo)體器件集成在一起。需要將具有不同特性和性能等級(jí)的器件相互隔離以便于防止導(dǎo)致電路操作故障的任何“串?dāng)_”。因此，器件-器件隔離電壓能力是功率集成電路中的重要參數(shù)。已嘗試改善隔離電壓或電壓處理能力的方法之一包括，在單獨(dú)的半導(dǎo)體器件周圍形成“隔離環(huán)”。典型地，隔離環(huán)利用在半導(dǎo)體器件下方形成的“掩埋”層和圍繞該器件的基板中的第一“阱”(或多個(gè)阱)，此兩者均包括摻雜劑類型與基板相反的半導(dǎo)體材料。在第一阱之間還常常形成摻雜劑類型與基板相同的第二(或隔離阱)。然而，該隔離阱典型地是在基板上的外延層的形成之后形成的，并且結(jié)果，不能被形成為足以使隔離電壓性能最大化的深度。因此，需要提供一種具有單獨(dú)半導(dǎo)體器件之間的改善的電壓處理能力的微電子組件。此外，需要提供一種具有最小的尺寸和制造成本的組件。而且，通過(guò)后面的詳細(xì)描述和附屬權(quán)利要求，結(jié)合附圖和前面的技術(shù)領(lǐng)域和背景技術(shù)，本發(fā)明的其他所需特征和特性將是顯而易見(jiàn)的。


下面將結(jié)合附圖描述各個(gè)實(shí)施例，其中相同的附圖標(biāo)記表示相同的元素，并且圖1是半導(dǎo)體基板的側(cè)向剖視圖；圖2是經(jīng)歷注入工藝以形成基板中的掩埋層的圖1的基板的側(cè)向剖視圖；圖3是經(jīng)歷退火工藝的圖2的基板的側(cè)向剖視圖；圖4是經(jīng)歷注入工藝以形成基板中的勢(shì)壘區(qū)的圖3的基板的側(cè)向剖視圖；圖5是其中形成有勢(shì)壘區(qū)的圖4的基板的側(cè)向剖視圖；圖6是其上形成外延層之后的圖5的基板的側(cè)向剖視圖；圖7是在外延層中形成隔離槽之后的圖6的基板的側(cè)向剖視圖；圖8是在外延層中形成第一組阱之后的圖7的基板的側(cè)向剖視圖；圖9是在外延層中形成第二組阱之后的圖7的基板的側(cè)向剖視圖；圖10是在外延層上形成半導(dǎo)體器件之后形成根據(jù)本發(fā)明的一個(gè)實(shí)施例的微電子組件的圖9的基板的側(cè)向剖視圖11是沿線11-11截取的圖10的基板的頂視圖；圖12是根據(jù)本發(fā)明的另一實(shí)施例的微電子組件的側(cè)向剖視圖；并且圖13是根據(jù)本發(fā)明的又一實(shí)施例的微電子組件的側(cè)向剖視圖。
具體實(shí)施例方式下面的詳細(xì)描述在本質(zhì)上僅是示例性的并且不應(yīng)限制各個(gè)實(shí)施例的應(yīng)用和使用。 而且，不應(yīng)受前面的技術(shù)領(lǐng)域、背景技術(shù)和發(fā)明內(nèi)容或者后面的詳細(xì)描述中存在的任何明確的或隱含的理論的約束。還應(yīng)注意，圖1-13僅是說(shuō)明性的并且并非依比例繪制。圖1-13圖示了根據(jù)本發(fā)明的各個(gè)實(shí)施例的微電子組件和用于形成微電子組件的方法。在具有第一濃度的第一摻雜劑類型的半導(dǎo)體基板中形成掩埋層。該掩埋層具有第二摻雜劑類型并且被隔開(kāi)為間隙位于其之間。勢(shì)壘區(qū)在該間隙中形成并且與掩埋層相鄰。該勢(shì)壘區(qū)具有第二濃度的第一摻雜劑類型，其中第二濃度高于第一濃度。在一個(gè)實(shí)施例中，在形成第一和第二掩埋層以及勢(shì)壘區(qū)之后，在半導(dǎo)體基板上形成外延層。在該外延層中形成可具有第二摻雜劑類型的阱區(qū)。在掩埋層上方的外延層上形成半導(dǎo)體器件。勢(shì)壘區(qū)在該半導(dǎo)體器件或者外延層的上表面的下方延伸大于或等于掩埋層深度的深度。結(jié)果，可以提高半導(dǎo)體器件之間的電壓，這可以允許提高器件的操作電壓和/或在保持相同的操作電壓的同時(shí)可以減小單獨(dú)器件之間的距離。如下文將更加詳細(xì)描述的，可以在沒(méi)有額外的加工步驟(即，光阻、光刻等) 的情況下形成勢(shì)壘區(qū)，這使制造時(shí)間和制造成本最小。參考圖1，圖示了半導(dǎo)體基板20，其包括半導(dǎo)體材料，諸如砷化鎵(GaAs)、氮化鎵 (GaN)或者硅(Si)?；?0具有上表面22、下表面24和例如，約300和1000微米(μ m) 之間的厚度26?；?0的半導(dǎo)體材料可以具有第一傳導(dǎo)類型，或者摻雜有第一摻雜劑類型，如本領(lǐng)域中公知的。在圖1中圖示的示例中，基板20是“P型”半導(dǎo)體基板并且摻雜有濃度達(dá)到例如，約1. 0X IO15原子/厘米3的硼⑶。盡管僅圖示了半導(dǎo)體基板20的一部分，但是應(yīng)當(dāng)理解，基板20可以是具有例如約150、200或300毫米的直徑的半導(dǎo)體晶片。此外，盡管沒(méi)有特別圖示，但是可將基板20 分為多個(gè)管芯，如本領(lǐng)域中公知的。而且，盡管隨后的工藝步驟可被示為僅對(duì)基板20的小部分執(zhí)行，但是應(yīng)當(dāng)理解，可以基本上對(duì)整個(gè)基板20執(zhí)行或者對(duì)多個(gè)管芯同時(shí)執(zhí)行每個(gè)步驟。而且，盡管沒(méi)有示出，但是應(yīng)當(dāng)理解，可以通過(guò)淀積和移除多個(gè)額外的加工層，諸如公知的光刻膠層，來(lái)促進(jìn)下文描述的加工步驟。如圖2中圖示的，首先在基板20的上表面22中形成多個(gè)掩埋層觀(或區(qū))。在一個(gè)實(shí)施例中，使用離子注入形成掩埋層觀并且該掩埋層觀具有厚度30，或例如，在上表面22下方的約1和2 μ m之間的深度，以及例如4和5 μ m之間的寬度32。如示出的，掩埋層觀被隔開(kāi)為使得例如，1和3 μ m之間的寬度36的間隙34位于其之間。如公知的，離子注入工藝將掩埋層觀中的基板20的半導(dǎo)體材料改變?yōu)榈诙鲗?dǎo)類型(即，經(jīng)由第二摻雜劑類型)。在一個(gè)實(shí)施例中，掩埋層觀包括摻雜有約1. 0 X IO19原子/厘米3的相對(duì)高濃度的銻(Sb)的“N型”半導(dǎo)體材料。如圖3中示出的，基板20隨后經(jīng)歷使用加熱元件38的退火工藝。在該退火工藝中，氧化物層40被形成為基板20的上表面22上的副產(chǎn)物。作為掩埋層28中的增加的摻雜的結(jié)果，在掩埋層觀上形成的氧化物層40的部分42具有例如，2000和4000埃(A)之間的增加的厚度44，而氧化物層40的剩余部分具有1000和2000 A之間的厚度46。參考圖4和5，基板20隨后經(jīng)歷與圖2所示相似的注入工藝(例如，離子注入)。 由于掩埋層觀上方的氧化物層40的部分42的增加的厚度44(圖3所示)，通過(guò)氧化物層 40注入的數(shù)量減少的離子到達(dá)和滲入掩埋層28處的基板20的上表面22。然而，如圖示了氧化物層40被移除之后的基板20的圖5所示，作為離子注入工藝的結(jié)果，在掩埋層觀之間的間隙34中形成了勢(shì)壘區(qū)(或隔離區(qū))48。具體參考圖5，勢(shì)壘區(qū)48可被理解為在與間隙 34相鄰的特定對(duì)的掩埋層觀的相對(duì)的第一(或者“內(nèi)部”或相鄰)末端50之間形成并且與該末端50相鄰，該末端50與該特定對(duì)的掩埋層觀的第二(或者“外部”或相對(duì))末端52 相對(duì)。勢(shì)壘區(qū)48可以具有第一傳導(dǎo)類型(即，P型)并且摻雜有例如，濃度約為1.0X IO19 原子/厘米3的硼。應(yīng)當(dāng)注意，在一個(gè)實(shí)施例中，勢(shì)壘區(qū)48具有與基板20相同的摻雜劑類型，但是具有更高的濃度。盡管沒(méi)有具體圖示，但是應(yīng)當(dāng)理解，圖4中示出的離子注入工藝還可以使離子被注入到掩埋層觀的上部分。然而，由于掩埋層觀中的N型摻雜劑的高濃度，以及掩埋層觀上的氧化物層40的增加的厚度44(圖3所示)，該注入可被忽略。如圖6中圖示的，隨后在基板20的上表面22上生長(zhǎng)外延層M。外延層M可以具有例如，2和5 μ m之間的厚度56，并且外延層M的半導(dǎo)體材料可以具有第一傳導(dǎo)類型(即， P型)。在本發(fā)明的一個(gè)實(shí)施例中，外延層M摻雜有濃度達(dá)到例如，約1.0X IO15原子/厘米3的硼。外延層M還可以具有上表面58。仍然參考圖6，在外延層M的形成過(guò)程中，掩埋層28和勢(shì)壘區(qū)48可以擴(kuò)散到外延層討中。該擴(kuò)散可以使掩埋層28和勢(shì)壘區(qū)48延伸到外延層M如從基板20的上表面 22開(kāi)始測(cè)量的約0. 2和0. 5 μ m之間的距離。如示出的，勢(shì)壘區(qū)48還可以在掩埋層28的末端50和52周圍擴(kuò)散。如下文將更加詳細(xì)討論的，在形成外延層M之后，掩埋層觀和勢(shì)壘區(qū)48可以延伸，或者占據(jù)，如從外延層M的上表面58開(kāi)始測(cè)量的基本上相同的深度。該擴(kuò)散可以基本上完成掩埋層觀和勢(shì)壘區(qū)48的形成，這可以至少部分地在外延層M的形成 (即，通過(guò)圖4和5中示出的注入工藝)之前完成。下一步，如圖7所示，隨后在外延層M的上表面58上或者在其中形成淺槽隔離 (STI)區(qū)域(或者絕緣區(qū))60。如本領(lǐng)域中公知的，STI區(qū)域60的形成方法可以是，將槽刻蝕到外延層M的上表面58中，使用例如場(chǎng)氧化物的絕緣材料覆蓋整個(gè)上表面58，并且移除未處于槽中的絕緣材料部分。STI區(qū)域60可以例如，具有0.3和Ιμπι之間的厚度。如示出的，在STI區(qū)域60中形成開(kāi)口(或間隙)61以使STI區(qū)域60的末端(或末端部分)62隔開(kāi)。開(kāi)口 61和/或末端部分62可以在掩埋層觀的末端50和52上延伸。如公知的，依賴于半導(dǎo)體器件的電壓要求，STI區(qū)域60的寬度可被適當(dāng)調(diào)節(jié)，并且典型地為在0. 5和5 μ m 之間。參考圖8，隨后在STI區(qū)域60的開(kāi)口 61和末端部分62下方在外延層M中形成第一阱(或第一組阱)或者阱區(qū)64?？梢酝ㄟ^(guò)開(kāi)口 61的存在促進(jìn)第一阱64的形成。然而， 如本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)的，其他實(shí)施例可以不包括開(kāi)口 61。在示例性實(shí)施例中，使用離子注入將阱64形成為具有第二傳導(dǎo)類型(即，N型)并且阱64可以摻雜有例如，濃度達(dá)到例如，約1 X IO18原子/厘米3的磷(P)。阱64使STI區(qū)域60的末端62以及掩埋層28的各個(gè)末端50和52互連。阱64可以具有例如，0.5和Iym之間的寬度66。如示出的，掩埋層觀的第一末端50之間的間隙34在連接到相同STI區(qū)域60的阱64的對(duì)之間向上延伸。 在一個(gè)實(shí)施例中，與間隙34相鄰的阱64的第一(或者“內(nèi)部”或相鄰)側(cè)面68隔開(kāi)與掩埋層觀的第一末端50大致相同的距離。提前參考從上方圖示基板20的圖11，如公知的， 阱64可以包圍和形成部分外延層M周圍的“隔離環(huán)”。如下文所述，該隔離環(huán)可用于電氣隔離和/或提供半導(dǎo)體器件之間的擊穿電壓。此外，STI區(qū)域60中的開(kāi)口 61也可以具有位于隔離環(huán)上面的環(huán)的形狀并且可用于實(shí)現(xiàn)與其的電氣接觸。下一步，如圖9中圖示的，隨后通過(guò)STI區(qū)域60并且在阱64的第一側(cè)面68之間且與其相鄰的間隙34中形成第二阱70 (或第二組阱)，第二阱70還可被稱為P阱或勢(shì)壘阱?？梢允褂秒x子注入將P阱70形成為具有第一傳導(dǎo)類型(即，P型)，其離子和濃度與勢(shì)壘區(qū)48相似。即，在一個(gè)實(shí)施例中，P阱70還具有與基板20和外延層M相同的摻雜劑類型，但是具有更高的濃度。P阱70可以向下延伸通過(guò)間隙34以接觸勢(shì)壘區(qū)48。如本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)的，阱64和P阱70可以通過(guò)多個(gè)離子注入工藝形成，每個(gè)工藝注入具有特定動(dòng)能帶的離子以改變離子滲入的深度。P阱70可以基本上使勢(shì)壘區(qū)48向上延伸通過(guò)間隙；34。參考圖10和11，在阱64圍繞的外延層M的區(qū)域或“島”74中，在STI區(qū)域60之間的外延層M中和/或其上并且在掩埋層28上方形成半導(dǎo)體器件72。具體地，在未由STI 區(qū)域60覆蓋的島74的部分上形成器件72，該部分被稱為有源區(qū)75。如圖11所示，STI區(qū)域60可以覆蓋有源區(qū)75所有側(cè)面上的基板20的部分，以及隔離環(huán)(S卩，阱64和開(kāi)口 61)。 在一個(gè)實(shí)施例中，半導(dǎo)體器件72例如是晶體管(例如，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)和雙極型晶體管)并且盡管沒(méi)有詳細(xì)示出，但是如公知的，半導(dǎo)體器件72可以包括源極區(qū)、漏極區(qū)、柵極介電層和柵電極。器件72還可以是其他電子部件，諸如二極管、 電阻器和電容器。應(yīng)當(dāng)理解，如公知的，所示出的每個(gè)半導(dǎo)體器件72實(shí)際上可以表示形成電路的功能塊的多個(gè)器件，并且盡管被示出為位于外延層M的上表面58上，但是半導(dǎo)體器件72可以包括延伸或者形成在上表面58下方的部件。還應(yīng)當(dāng)理解，盡管圖11中未具體示出，但是可以通過(guò)與隔離環(huán)相似的方式在島74的所有側(cè)面形成許多部件，諸如勢(shì)壘區(qū)48。再次參考圖10，掩埋層觀和勢(shì)壘區(qū)48占據(jù)的相對(duì)深度收到特別關(guān)注。具體地，在所圖示的實(shí)施例中，勢(shì)壘區(qū)48延伸如從外延層M的上表面58或者從半導(dǎo)體器件72開(kāi)始測(cè)量的深度82，該深度82大于或等于掩埋層洲的深度。如圖10和11所示，半導(dǎo)體器件72的形成可以基本上完成集成電路(IC)或微電子組件的形成。盡管沒(méi)有詳細(xì)圖示，但是如公知的，集成電路可以是“智能”功率IC，并且可以包括被配置為管理電功率的功率電路部件和被配置為控制、調(diào)節(jié)、監(jiān)視、影響或者反作用于功率電路的操作的至少一個(gè)額外的部件。實(shí)際上，功率電路部件可以包括功率晶體管，并且該至少一個(gè)額外的部件可以包括，沒(méi)有限制傳感器(例如，環(huán)境條件傳感器、電磁傳感器、電機(jī)械傳感器、電屬性傳感器、換能器等)；功率控制部件；模擬部件；數(shù)字邏輯部件；或者其任何組合。在最后的加工步驟之后，該步驟可以包括在外延層M上形成“內(nèi)建”層，基板20可以被隔開(kāi)為(例如，切割)單獨(dú)的微電子管芯、或者半導(dǎo)體芯片，其被封裝和安裝到各個(gè)電子或計(jì)算系統(tǒng)中。上述該微電子組件及其形成方法的一個(gè)優(yōu)點(diǎn)在于，由于勢(shì)壘區(qū)，并且更具體地，由于勢(shì)壘區(qū)相對(duì)掩埋層的深度，單獨(dú)半導(dǎo)體器件之間的電壓處理能力(例如，“穿通”電壓)增加。結(jié)果，器件的操作電壓可以增加?？商鎿Q地，在保持相同的操作電壓的同時(shí)可以減小單獨(dú)器件之間的距離。因此，組件和管芯的整體尺寸可以減小。上述方法的另一優(yōu)點(diǎn)在于，利用氧化物層及其變化的厚度形成勢(shì)壘區(qū)，該勢(shì)壘區(qū)消除了對(duì)額外加工步驟(即，光阻、光刻等)的需要。結(jié)果，使制造時(shí)間和成本最小。圖12圖示了根據(jù)本發(fā)明的另一實(shí)施例的微電子組件，如公知的，該微電子組件利用“reSUrf(減小表面電場(chǎng))”隔離結(jié)構(gòu)。應(yīng)當(dāng)理解，在圖12中圖示的實(shí)施例中，相同的參考數(shù)字用于表示與圖1-11中示出的相似的部件。還應(yīng)當(dāng)理解，掩埋層觀和阱64的形狀可被放大以強(qiáng)調(diào)所示出的結(jié)構(gòu)的“resurf”本質(zhì)。在圖12中掩埋層觀的第一末端50和阱64 的第一側(cè)面68之間的關(guān)系受到特別關(guān)注。如示出的，阱64的第一側(cè)面68在掩埋層觀的第一末端50上延伸。具體地，掩埋層觀和阱64之間的間隙34具有掩埋層觀的第一末端 50之間的第一寬度84和阱64的第一側(cè)面68之間的第二寬度86。如圖示的，第一寬度84 大于第二寬度86。在一個(gè)實(shí)施例中，例如，第一寬度84在2和3 μ m之間并且第二寬度86 在1禾口 2μπι之間。掩埋層28和阱64之間的關(guān)系創(chuàng)建了 “resurf結(jié)” 88，該resurf結(jié)88創(chuàng)建了阱 64、掩埋層28和勢(shì)壘區(qū)之間的二維耗盡區(qū)，并且如公知的，可以進(jìn)一步提高隔離環(huán)和勢(shì)壘區(qū)的擊穿電壓。圖13圖示了根據(jù)本發(fā)明的又一實(shí)施例的微電子組件，該微電子組件利用N型外延層M。再一次，應(yīng)當(dāng)理解，在圖13圖示的實(shí)施例中，相同的參考數(shù)字用于表示與圖1-12中示出的相似或者至少對(duì)應(yīng)的部件。在圖13中特別關(guān)注的是，如上文指出的，外延層M被摻雜為具有第二傳導(dǎo)類型(即，N型)并且不存在第一組阱或阱區(qū)64(圖10和12)。然而，第二組阱或者P阱70 (即，具有第一傳導(dǎo)類型)，更具體地，在該情況中是隔離(或勢(shì)壘)阱， 在STI區(qū)域60下方和勢(shì)壘區(qū)48上方形成以圍繞島74。其他實(shí)施例可以利用不同濃度的不同摻雜劑。盡管上文的描述將P型稱為第一摻雜劑和傳導(dǎo)類型并且將N型稱為第二摻雜劑和傳導(dǎo)類型，但是應(yīng)當(dāng)理解，如本領(lǐng)域中公知的，各個(gè)區(qū)域的摻雜劑類型可以交換。本發(fā)明提供了一種用于構(gòu)造微電子組件的方法。在具有第一濃度的第一摻雜劑類型的基板上形成第一和第二半導(dǎo)體器件。在第一和第二半導(dǎo)體器件下方分別形成具有第二摻雜劑類型的第一和第二掩埋區(qū)，其中在其之間具有間隙。第一和第二掩埋區(qū)均具有與該間隙相鄰的第一末端和與該間隙相對(duì)的第二末端。第一末端從第一和第二半導(dǎo)體器件開(kāi)始延伸第一深度。在基板上并且在第一和第二半導(dǎo)體器件之間形成至少一個(gè)阱區(qū)。在第一和第二掩埋區(qū)的第一末端之間形成具有第二濃度的第一摻雜劑類型的勢(shì)壘區(qū)并且該勢(shì)壘區(qū)與該第一末端相鄰，使得勢(shì)壘區(qū)的至少一部分從第一和第二半導(dǎo)體器件開(kāi)始延伸第二深度。該第二濃度大于該第一濃度，并且該第二深度大于或等于該第一深度。該至少一個(gè)阱區(qū)可以包括具有第二摻雜劑類型的第一和第二阱區(qū)，該第一和第二阱區(qū)分別位于第一和第二掩埋區(qū)上方且與其相鄰并且被布置為，使得第一和第二掩埋區(qū)之間的間隙進(jìn)一步在第一和第二阱區(qū)之間延伸。在第一和第二阱區(qū)之間可以形成具有第三濃度的第一摻雜劑類型的勢(shì)壘阱。該第三濃度可以大于該第一濃度。第一和第二阱區(qū)均可以具有與該間隙相鄰的第一側(cè)面和與該間隙相對(duì)的第二側(cè)面。
該間隙可以具有第一和第二掩埋區(qū)的第一末端處的第一寬度以及第一和第二阱區(qū)的第一側(cè)面處的第二寬度。該第一寬度可以基本上等于該第二寬度。在基板上可以形成外延層。第一和第二掩埋區(qū)以及勢(shì)壘區(qū)的形成可以在外延層的所述形成之前完成。該間隙可以具有第一和第二掩埋區(qū)的第一末端處的第一寬度以及第一和第二阱區(qū)的第一側(cè)面處的第二寬度。該第一寬度可以大于該第二寬度。本發(fā)明還提供了一種用于構(gòu)造微電子組件的方法。在具有第一濃度的第一摻雜劑類型的半導(dǎo)體基板中形成第一和第二掩埋層，其中在其之間具有間隙。第一和第二掩埋區(qū)具有第二摻雜劑類型并且均具有與該間隙相鄰的第一末端和與該間隙相對(duì)的第二末端。在該間隙中形成勢(shì)壘區(qū)并且該勢(shì)壘區(qū)與第一和第二掩埋層的第一末端相鄰。勢(shì)壘區(qū)具有第二濃度的第一摻雜劑類型。該第二濃度高于該第一濃度。在形成第一和第二掩埋層和勢(shì)壘區(qū)之后在半導(dǎo)體基板上形成外延層。在各個(gè)第一和第二掩埋層上方在外延層上形成第一和第二半導(dǎo)體器件。分別在第一和第二阱區(qū)的第一末端上方在外延層中形成具有第二摻雜劑類型的第一和第二阱區(qū)。第一和第二掩埋層的第一末端可以從第一和第二半導(dǎo)體器件開(kāi)始延伸第一深度并且勢(shì)壘區(qū)的至少一部分可以從第一和第二半導(dǎo)體器件開(kāi)始延伸第二深度。該第二深度可以大于或等于該第一深度。第一和第二阱區(qū)可以與各個(gè)第一和第二掩埋層相鄰并且被配置為，使得第一和第二掩埋區(qū)之間的間隙進(jìn)一步在第一和第二阱區(qū)之間延伸。在第一和第二阱區(qū)之間可以形成具有第三濃度的第一摻雜劑類型的勢(shì)壘阱。該第三濃度可以大于該第一濃度。該勢(shì)壘阱可以與第一和第二阱區(qū)以及勢(shì)壘區(qū)相鄰。該間隙可以具有第一和第二掩埋層的第一末端處的第一寬度以及第一和第二阱區(qū)的第一側(cè)面處的第二寬度。該第一寬度可以基本上等于該第二寬度。該間隙可以具有第一和第二掩埋層的第一末端處的第一寬度以及第一和第二阱區(qū)的第一側(cè)面處的第二寬度。 該第一寬度可以大于該第二寬度。本發(fā)明進(jìn)一步提供了一種微電子組件。該微電子組件包括半導(dǎo)體基板，其具有第一濃度的第一摻雜劑類型；第一和第二掩埋層，其具有第二摻雜劑類型，其在半導(dǎo)體基板中形成，其中在其之間具有間隙，該第一和第二掩埋層具有與該間隙相鄰的第一末端和與該間隙相對(duì)的第二末端；勢(shì)壘區(qū)，其在該間隙中形成并且與第一和第二掩埋層的第一末端相鄰，該勢(shì)壘區(qū)具有第二濃度的第一摻雜劑類型，該第二濃度高于該第一濃度；外延層，其位于半導(dǎo)體基板上，其具有第三濃度的第一摻雜劑類型，該第三濃度小于該第二濃度；第一和第二半導(dǎo)體器件，其位于各個(gè)第一和第二掩埋層上方的外延層上，第一和第二掩埋層的第一末端從第一和第二半導(dǎo)體器件開(kāi)始延伸第一深度并且勢(shì)壘區(qū)的至少一部分從第一和第二半導(dǎo)體器件開(kāi)始延伸第二深度，該第二深度大于或等于該第一深度；第一和第二阱區(qū)，其具有第二摻雜劑類型，其分別位于第一和第二阱區(qū)的第一末端上方的外延層中；和勢(shì)壘阱， 其具有第四濃度的第一摻雜劑類型，其位于第一和第二阱區(qū)之間，該第四濃度大于該第一濃度。勢(shì)壘阱可以與第一和第二阱區(qū)以及勢(shì)壘區(qū)相鄰，并且第一和第二阱區(qū)可以與各個(gè)第一和第二掩埋層相鄰并且被布置為，使得第一和第二掩埋區(qū)之間的間隙進(jìn)一步在第一和第二阱區(qū)之間延伸。
該間隙可以具有第一和第二掩埋層的第一末端處的第一寬度以及第一和第二阱區(qū)的第一側(cè)面處的第二寬度。該第一寬度可以基本上等于該第二寬度。該間隙可以具有第一和第二掩埋層的第一末端處的第一寬度以及第一和第二阱區(qū)的第一側(cè)面處的第二寬度。 該第一寬度可以大于該第二寬度。第一和第二阱區(qū)可為環(huán)狀形狀并且位于第一和第二掩埋層的第二末端上。該微電子組件還可以包括淺槽隔離(STI)區(qū)域，其位于第一和第二半導(dǎo)體器件之間并且位于第一和第二阱區(qū)以及勢(shì)壘阱上方。盡管在本發(fā)明的前面的詳細(xì)描述中提出了至少一個(gè)示例性實(shí)施例，但是應(yīng)認(rèn)識(shí)到，存在大量的變化。還應(yīng)認(rèn)識(shí)到，示例性實(shí)施例僅是示例，并且不應(yīng)以任何方式限制本發(fā)明的范圍、適用性或配置。確切的講，前面的詳細(xì)描述將向本領(lǐng)域的技術(shù)人員提供用于實(shí)現(xiàn)本發(fā)明的示例性實(shí)施例的便捷指導(dǎo)，可以理解，在不偏離如附屬權(quán)利要求及其合法等效物中闡述的本發(fā)明的范圍的前提下，可以對(duì)示例性實(shí)施例中描述的元件的功能和布置進(jìn)行各種改變。
權(quán)利要求
1.一種用于構(gòu)造微電子組件的方法，包括在具有第一濃度的第一摻雜劑類型的基板上形成第一和第二半導(dǎo)體器件；在所述第一和第二半導(dǎo)體器件的下方分別形成具有第二摻雜劑類型的第一和第二掩埋區(qū)，所述第一和第二掩埋區(qū)之間具有間隙，所述第一和第二掩埋區(qū)均具有與所述間隙相鄰的第一末端和與所述間隙相對(duì)的第二末端，所述第一末端從所述第一和第二半導(dǎo)體器件延伸第一深度；在所述基板上并且在所述第一和第二半導(dǎo)體器件之間形成至少一個(gè)阱區(qū)；以及在所述第一和第二掩埋區(qū)的所述第一末端之間形成具有第二濃度的所述第一摻雜劑類型的勢(shì)壘區(qū)并且所述勢(shì)壘區(qū)與所述第一末端相鄰，使得所述勢(shì)壘區(qū)的至少一部分從所述第一和第二半導(dǎo)體器件延伸第二深度，所述第二濃度大于所述第一濃度，并且所述第二深度大于或等于所述第一深度。
2.如權(quán)利要求1所述的方法，其中所述至少一個(gè)阱區(qū)包括具有所述第二摻雜劑類型的第一和第二阱區(qū)，所述第一和第二阱區(qū)分別位于所述第一和第二掩埋區(qū)上方且與其相鄰并且被布置為，使得所述第一和第二掩埋區(qū)之間的所述間隙進(jìn)一步在所述第一和第二阱區(qū)之間延伸。
3.如權(quán)利要求2所述的方法，進(jìn)一步包括在所述第一和第二阱區(qū)之間形成具有第三濃度的所述第一摻雜劑類型的勢(shì)壘阱，所述第三濃度大于所述第一濃度。
4.如權(quán)利要求3所述的方法，其中所述第一和第二阱區(qū)均具有與所述間隙相鄰的第一側(cè)面和與所述間隙相對(duì)的第二側(cè)面。
5.如權(quán)利要求4所述的方法，其中所述間隙具有所述第一和第二掩埋區(qū)的所述第一末端處的第一寬度以及所述第一和第二阱區(qū)的所述第一側(cè)面處的第二寬度，所述第一寬度基本上等于所述第二寬度。
6.如權(quán)利要求5所述的方法，進(jìn)一步包括在所述基板上形成外延層，所述第一和第二掩埋區(qū)以及所述勢(shì)壘區(qū)的所述形成至少部分地發(fā)生在所述外延層的所述形成之前。
7.如權(quán)利要求4所述的方法，其中所述間隙具有所述第一和第二掩埋區(qū)的所述第一末端處的第一寬度以及所述第一和第二阱區(qū)的所述第一側(cè)面處的第二寬度，所述第一寬度大于所述第二寬度。
8.一種用于構(gòu)造微電子組件的方法，包括在具有第一濃度的第一摻雜劑類型的半導(dǎo)體基板中形成之間具有間隙的第一和第二掩埋層，所述第一和第二掩埋層具有第二摻雜劑類型并且均具有與所述間隙相鄰的第一末端和與所述間隙相對(duì)的第二末端；在所述間隙中形成勢(shì)壘區(qū)并且所述勢(shì)壘區(qū)與所述第一和第二掩埋層的所述第一末端相鄰，所述勢(shì)壘區(qū)具有第二濃度的所述第一摻雜劑類型，所述第二濃度高于所述第一濃度；在所述第一和第二掩埋層和所述勢(shì)壘區(qū)的所述形成之后在所述半導(dǎo)體基板上形成外延層；在所述各個(gè)第一和第二掩埋層上方在所述外延層上形成第一和第二半導(dǎo)體器件；以及分別在所述第一和第二掩埋層的所述第一末端上方在所述外延層中形成具有所述第二摻雜劑類型的第一和第二阱區(qū)。
9.如權(quán)利要求8所述的方法，其中所述第一和第二掩埋層的所述第一末端從所述第一和第二半導(dǎo)體器件延伸第一深度并且所述勢(shì)壘區(qū)的至少一部分從所述第一和第二半導(dǎo)體器件延伸第二深度，所述第二深度大于或等于所述第一深度。
10.如權(quán)利要求9所述的方法，其中所述第一和第二阱區(qū)與所述各個(gè)第一和第二掩埋層相鄰并且被布置為，使得所述第一和第二掩埋層之間的所述間隙進(jìn)一步在所述第一和第二阱區(qū)之間延伸。
11.如權(quán)利要求10所述的方法，進(jìn)一步包括在所述第一和第二阱區(qū)之間形成具有第三濃度的所述第一摻雜劑類型的勢(shì)壘阱，所述第三濃度大于所述第一濃度。
12.如權(quán)利要求11所述的方法，其中所述勢(shì)壘阱與所述第一和第二阱區(qū)以及所述勢(shì)壘區(qū)相鄰。
13.如權(quán)利要求12所述的方法，其中所述間隙具有所述第一和第二掩埋層的所述第一末端處的第一寬度以及所述第一和第二阱區(qū)的所述第一側(cè)面處的第二寬度，所述第一寬度基本上等于所述第二寬度。
14.如權(quán)利要求12所述的方法，其中所述間隙具有所述第一和第二掩埋層的所述第一末端處的第一寬度以及所述第一和第二阱區(qū)的所述第一側(cè)面處的第二寬度，所述第一寬度大于所述第二寬度。
15.一種微電子組件，包括半導(dǎo)體基板，該半導(dǎo)體基板具有第一濃度的第一摻雜劑類型；之間具有間隙的第一和第二掩埋層，所述第一和第二掩埋層具有在所述半導(dǎo)體基板中形成的第二摻雜劑類型，所述第一和第二掩埋層具有與所述間隙相鄰的第一末端和與所述間隙相對(duì)的第二末端；勢(shì)壘區(qū)，所述勢(shì)壘區(qū)在所述間隙中形成并且與所述第一和第二掩埋層的所述第一末端相鄰，所述勢(shì)壘區(qū)具有第二濃度的所述第一摻雜劑類型，所述第二濃度高于所述第一濃度；外延層，所述外延層位于所述半導(dǎo)體基板上，具有第三濃度的所述第一摻雜劑類型，所述第三濃度小于所述第二濃度；第一和第二半導(dǎo)體器件，所述第一和第二半導(dǎo)體器件位于所述各個(gè)第一和第二掩埋層上方的所述外延層上，所述第一和第二掩埋層的所述第一末端從所述第一和第二半導(dǎo)體器件延伸第一深度并且所述勢(shì)壘區(qū)的至少一部分從所述第一和第二半導(dǎo)體器件延伸第二深度，所述第二深度大于或等于所述第一深度；第一和第二阱區(qū)，所述第一和第二阱區(qū)具有所述第二摻雜劑類型，位于分別位于所述第一和第二掩埋層的所述第一末端上方的所述外延層中；和勢(shì)壘阱，所述勢(shì)壘阱具有第四濃度的所述第一摻雜劑類型，位于所述第一和第二阱區(qū)之間，所述第四濃度大于所述第一濃度。
16.如權(quán)利要求15所述的微電子組件，其中所述勢(shì)壘阱與所述第一和第二阱區(qū)以及所述勢(shì)壘區(qū)相鄰，并且所述第一和第二阱區(qū)與所述各個(gè)第一和第二掩埋層相鄰并且被布置為，使得所述第一和第二掩埋層之間的所述間隙進(jìn)一步在所述第一和第二阱區(qū)之間延伸。
17.如權(quán)利要求16所述的微電子組件，其中所述間隙具有所述第一和第二掩埋層的所述第一末端處的第一寬度以及所述第一和第二阱區(qū)的所述第一側(cè)面處的第二寬度，所述第一寬度基本上等于所述第二寬度。
18.如權(quán)利要求17所述的微電子組件，其中所述間隙具有所述第一和第二掩埋層的所述第一末端處的第一寬度以及所述第一和第二阱區(qū)的所述第一側(cè)面處的第二寬度，所述第一寬度大于所述第二寬度。
19.如權(quán)利要求18所述的微電子組件，其中所述第一和第二阱區(qū)為環(huán)狀形狀并且位于所述第一和第二掩埋層的所述第二末端上。
20.如權(quán)利要求18所述的微電子組件，進(jìn)一步包括淺槽隔離(STI)區(qū)域，所述淺槽隔離區(qū)域位于所述第一和第二半導(dǎo)體器件之間并且位于所述第一和第二阱區(qū)以及所述勢(shì)壘阱上方。
全文摘要
提供了一種用于形成微電子組件的方法和一種微電子組件。在具有第一濃度的第一摻雜劑類型的基板(20)上形成第一和第二半導(dǎo)體器件(72)。在第一和第二半導(dǎo)體器件下方分別形成具有第二摻雜劑類型的第一和第二掩埋區(qū)(28)，其中在其之間具有間隙(34)。在基板上并且在第一和第二半導(dǎo)體器件之間形成至少一個(gè)阱區(qū)(64、70)。在第一和第二掩埋區(qū)之間形成具有第二濃度的第一摻雜劑類型的勢(shì)壘區(qū)(48)并且該勢(shì)壘區(qū)與該第一和第二掩埋區(qū)相鄰，使得勢(shì)壘區(qū)的至少一部分從第一和第二半導(dǎo)體器件延伸一深度(82)，該深度大于或等于掩埋區(qū)的深度。
文檔編號(hào)H01L21/761GK102187449SQ200880006522
公開(kāi)日2011年9月14日 申請(qǐng)日期2008年2月6日 優(yōu)先權(quán)日2007年2月28日
發(fā)明者左將凱, 閔元基, 韋羅尼克·C·馬卡里 申請(qǐng)人:飛思卡爾半導(dǎo)體公司