降低起始電壓及導(dǎo)通電阻的mosfet組件胞架構(gòu)及加工方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造，具體地，涉及一種降低起始電壓及導(dǎo)通電阻的MOSFET組件胞架構(gòu)及加工方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件為了達到更快的運算速度。更大的數(shù)據(jù)存儲量以及更多的功能，半導(dǎo)體晶片朝向更高的元件密度、高集成度方向發(fā)展，對其物理結(jié)構(gòu)和制造工藝的要求也越來高。
[0003]以 MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體場效應(yīng)管)為例，現(xiàn)有的制造工藝通常包括以下幾個步驟:在半導(dǎo)體晶片的外延層表面上依次形成柵氧化層和多晶硅層；依次通過涂布光刻膠、在光刻膠上刻印柵區(qū)圖形結(jié)構(gòu)、多晶硅柵刻蝕、去除光刻膠等步驟在多晶硅表面形成柵區(qū)圖形；采用離子注入和雜質(zhì)推阱，形成體區(qū)；在體區(qū)中形成源區(qū)；生長介質(zhì)層；在介質(zhì)層中形成通向柵區(qū)、源區(qū)的接觸孔；進行金屬連接線的局部互連完成金屬化。
[0004]在現(xiàn)有的MOSFET組件中，主要由低摻雜濃度和一定厚度的N型襯底區(qū)來提供組件足夠的耐壓能力；因此N型襯底區(qū)是主要的導(dǎo)通電阻來源；在常規(guī)制造工藝中由于Si材料具有很高的臨界崩潰電壓，因此可以提高N型襯底摻雜濃度及厚度來降低導(dǎo)通電阻；但是N型襯底高摻雜濃度會造成組件空乏區(qū)分布特性的改變；為了抑止P阱區(qū)的空乏區(qū)接觸到N+源區(qū)造成耐壓能力的下降；在組件設(shè)計上需要提高P阱區(qū)的摻雜濃度和深度；但是這樣的做法會大幅提高組件的起始電壓和信道電阻。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種降低起始電壓及導(dǎo)通電阻的MOSFET組件胞架構(gòu)及加工方法。本發(fā)明在提高N型襯底區(qū)的狀況下不需提高P阱區(qū)的摻濃度和深度，本發(fā)明具有能夠提供低導(dǎo)通電壓和低導(dǎo)通電阻的特性。
[0006]根據(jù)本發(fā)明提供的一個方面提供的降低起始電壓及導(dǎo)通電阻的MOSFET組件胞架構(gòu)，包括N型外延層、P+區(qū)、源區(qū)和P阱區(qū)；
[0007]其中，所述N型外延層的上表面形成所述P阱區(qū)；所述源區(qū)通過P+區(qū)連接所述P阱區(qū)。
[0008]優(yōu)選地，還包括柵極介質(zhì)層、介質(zhì)層和多晶硅柵；
[0009]其中，所述N型外延層一區(qū)域形成所述P阱區(qū)，另一區(qū)域依次形成柵極介質(zhì)層和多晶娃極;
[0010]所述介質(zhì)層設(shè)置在所述源區(qū)和所述多晶硅柵之間。
[0011]優(yōu)選地，還包括N+源區(qū)；
[0012]其中，所述源區(qū)一區(qū)域通過N+源區(qū)連接所述P阱區(qū)，另一區(qū)域通過P+區(qū)連接所述P阱區(qū)。
[0013]優(yōu)選地，還包括P型區(qū)；
[0014]其中，所述N型外延層的另一區(qū)域通過P型區(qū)連接所述柵極介質(zhì)層。
[0015]優(yōu)選地，還包括漏極；
[0016]其中，在所述N型外延層的下表面形成漏極。
[0017]優(yōu)選地，所述P+區(qū)為重摻雜的P型區(qū)，即P+區(qū)的空穴密度大于P阱區(qū)的空穴密度。
[0018]根據(jù)本發(fā)明提供的另一個方面提供的降低起始電壓及導(dǎo)通電阻的MOSFET組件胞架構(gòu)的加工方法，包括如下步驟:
[0019]步驟S1:在N型外延層上表面形成P阱區(qū)；
[0020]步驟S2:在P阱區(qū)一區(qū)域和源區(qū)之間形成P+區(qū)。
[0021]優(yōu)選地，在步驟SI之前還包括如下步驟:
[0022]-在N型外延層上表面刻槽；
[0023]-在所述槽內(nèi)植入P型區(qū)；
[0024]-在P型區(qū)上表面依次形成柵極介質(zhì)層和多晶硅柵。
[0025]優(yōu)選地，在步驟SI和步驟S2之間還包括如下步驟:
[0026]-在P阱區(qū)一區(qū)域和源區(qū)之間形成N+源區(qū)；
[0027]-在源區(qū)和多晶硅柵之間形成介質(zhì)層；
[0028]-在介質(zhì)層中分別形成通向多晶硅柵和源區(qū)的金屬接觸孔。
[0029]優(yōu)選地，所述步驟S2之后還包括如下步驟:
[0030]-在N型外延層下表面形成漏極。
[0031]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下的有益效果:
[0032]1、本發(fā)明在P阱區(qū)內(nèi)增加一個重摻雜的P+區(qū)，在增加N型外延層的摻雜濃度的狀況下，不需特別提高P阱區(qū)的深度和摻雜濃度即可抑止P阱區(qū)的空乏區(qū)延伸至N+源區(qū)，因此可以大幅降低組件的導(dǎo)通電阻；
[0033]2、本發(fā)明可以提供不隨N型外延層的摻雜濃度而改變的的P阱區(qū)濃度和深度的特性，在降低的N型外延層電阻的條件下不須犧牲信道電阻和提高起始電壓，特別是在SiC常規(guī)MOSFET工藝中可以有效提供一個低導(dǎo)通電阻和低起始電壓的解決方案；
[0034]3、本發(fā)明結(jié)構(gòu)合理，加工工藝簡單，易于推廣。
【附圖說明】
[0035]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0036]圖1為現(xiàn)有技術(shù)中MOSFET組件胞架構(gòu)的結(jié)構(gòu)示意圖；
[0037]圖2為現(xiàn)有技術(shù)中MOSFET組件胞架構(gòu)的加工方法流程圖；
[0038]圖3為本發(fā)明的結(jié)構(gòu)示意圖；
[0039]圖4為本發(fā)明的加工方法流程圖。
[0040]圖中:
[0041]I為漏極；
[0042]2為柵極介質(zhì)層；
[0043]3為多晶硅柵；
[0044]4為 N+ 源區(qū)；
[0045]5為介質(zhì)層；
[0046]6為源區(qū)；
[0047]7為 P+ 區(qū)；
[0048]8為P型區(qū)。
【具體實施方式】
[0049]下面結(jié)合具體實施例對本發(fā)明進行詳細說明。以下實施例將有助于本領(lǐng)域的技術(shù)人員進一步理解本發(fā)明，但不以任何形式限制本發(fā)明。應(yīng)當指出的是，對本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進。這些都屬于本發(fā)明的保護范圍。
[0050]在本實施例中，本發(fā)明提供的降低起始電壓及導(dǎo)通電阻的MOSFET組件胞架構(gòu)，包括N型外延層、P+區(qū)7、源區(qū)6和P阱區(qū)；其中，所述N型外延層的上表面形成所述P阱區(qū)；所述源區(qū)6通過P+區(qū)7連接所述P阱區(qū)。所述P+區(qū)7為重摻雜的P型區(qū)8，即P+區(qū)7的空穴密度大于P阱區(qū)的空穴密度。
[0051]本發(fā)明提供的降低起始電壓及導(dǎo)通電阻的MOSFET組件胞架構(gòu)，還包括柵極介質(zhì)層2、介質(zhì)層和多晶硅柵3 ;其中，所述N型外延層一區(qū)域形成所述P阱區(qū)，另一區(qū)域依次形成柵極介質(zhì)層2和多晶硅柵3 ;所述介質(zhì)層5設(shè)置在所述源區(qū)6和所述多晶硅柵3之間。所述多晶硅柵3設(shè)置在所述柵極介質(zhì)層2內(nèi)側(cè)。
[0052]本發(fā)明提供的降低起始電壓及導(dǎo)通電阻