專利名稱：在窄隔離有界的源極/漏極區(qū)上形成改善的epi填充的方法及由此形成的結構的制作方法
在窄隔離有界的源極/漏極區(qū)上形成改善的EPI填充的方
法及由此形成的結構
背景技術：
對形成諸如利用晶體管的器件的微電子器件的工藝的一個關注之處涉及利用外
延材料(例如利用硅鍺材料)填充源極/漏極區(qū)的步驟。隨著晶體管幾何結構變得越來越 小，對于每一代微電子器件來說源極/漏極區(qū)變得越來越窄，因此，利用外延材料進行填充 變得越來越難。在器件制造期間，不好的外延填充可能導致晶體管的產量變低。


盡管以具體指出并明確要求了被示為本發(fā)明的內容的權利要求對說明書進行了 總結，但是當結合附圖閱讀本發(fā)明的以下說明時，從其中能夠容易地了解到本發(fā)明的優(yōu)點， 附圖中 圖la-ld示出了根據本發(fā)明的實施例的結構。
圖le示出了根據現(xiàn)有技術的結構。
具體實施例方式
在以下詳細的說明中參考附圖，附圖以說明的方式示出了可以實施本發(fā)明的具體 實施例。對這些實施例進行了充分詳細的說明，以使本領域技術人員能夠實施本發(fā)明。應該 理解的是，本發(fā)明的各實施例盡管不同，但并非彼此排斥。例如，在本文中結合一個實施例 描述的特定特征、結構或特性可以在另一實施例中實施而不偏離本發(fā)明的精神和范圍。此 外，應該理解的是，可以修改在每個所公開的實施例中的單個元件的位置或布置而不偏離 本發(fā)明的精神和范圍。因此，以下詳細的說明不是限制性的，本發(fā)明的范圍僅由被恰當理解 的所附權利要求以及權利要求有權要求的等價物的全部范圍來限定。在附圖中，在幾個視 圖中類似的參考標記表示相同或相似的功能性。 對形成微電子結構的方法和相關結構進行說明。這些方法可以包括等離子刻蝕晶 體管的源極/漏極區(qū)的一部分，然后沿著(100)面選擇性地濕法刻蝕源極漏極區(qū)，以在凹的 源極/漏極區(qū)中形成至少一個(111)區(qū)。本發(fā)明的方法能夠利用可以顯著地改變凹的源 極/漏極區(qū)的幾何形狀的刻蝕化學性質(chemistries)，這例如能夠顯著地改善隔離有界 (isolation bounded)的源極/漏極區(qū)上的外延填充。 圖la-ld示出了例如形成諸如晶體管結構的源極/漏極區(qū)的微電子結構的方法的 實施例。圖la示出了晶體管結構100的一部分的截面圖。晶體管結構100可以包括柵極 區(qū)102，該柵極區(qū)102可以包括柵極氧化物區(qū)101和柵極103。晶體管結構100還可以包括 間隔體105和位于柵極氧化物區(qū)101下面的溝道區(qū)107。晶體管結構100可以進一步包括 源極/漏極區(qū)106，源極/漏極區(qū)106可以與柵極區(qū)102的至少一側相鄰。源極/漏極區(qū) 106可以包括硅和/或含硅的材料。 在一個實施例中，可以利用干法刻蝕工藝104對源極/漏極區(qū)106的一部分進行 刻蝕(圖lb)。在一個實施例中，如本領域所公知的，可以利用例如等離子干法刻蝕工藝對源極/漏極區(qū)106進行干法刻蝕。根據具體的應用，可以改變干法刻蝕104的具體工藝參 數。 在一個實施例中，可以通過干法刻蝕工藝104來設置源極/漏極區(qū)106的隔離邊 緣109處的深度108。在一個實施例中，隔離邊緣深度109的深度可以包括在大約500至大 約600埃之間或者更小，但這將取決于具體的應用。隔離邊緣109可以包括一個區(qū)域，在該 區(qū)域中諸如ILD(層間電介質)的隔離材料123(例如，參見圖Id)可以被設置為與源極漏 極區(qū)106相鄰。 干法刻蝕工藝104可以在源極/漏極區(qū)106中形成最初的凹深110。通常凹的刻 蝕深度110可以與柵極區(qū)102相鄰，而隔離邊緣109深度108可以與隔離邊緣109相鄰。在 一個實施例中，最初的凹深110可以包括大約500至大約600埃，或者更小的深度，但這將 取決于具體的應用。 接下來，可以使用選擇性的濕法刻蝕工藝115來濕法刻蝕源極/漏極區(qū)106(圖 lc)。在一個實施例中，濕法刻蝕工藝115可以沿著(100)面選擇性地刻蝕源極/漏極區(qū) 106，并且接下來在(111)面上停止，以在凹的源極/漏極區(qū)106中形成至少一個(111)區(qū) 116。在一個實施例中，濕法刻蝕工藝115可以包括含羥基(OH)的物質，例如但不限于氫氧 化鉀、TMAH以及氫氧化鈉。 通過濕法刻蝕工藝115可以獨立地設置源極/漏極區(qū)106的最終凹深112。干法 刻蝕的較淺深度將改善隔離邊緣109附近的外延填充(在接下來的處理期間)，而濕法刻蝕 的更深的深度(Y')將改善晶體管結構100中的溝道應變(通過增加外延材料體積填充)。 可以根據具體的應用來改變干法和濕法刻蝕的具體工藝參數和尺寸。 在一個實施例中，濕法刻蝕工藝115可以在源極/漏極區(qū)106的底部113處生成兩 個(111)面。在一個實施例中，濕法刻蝕工藝115可以沿著晶體管結構100的隔離邊緣109 形成(111)區(qū)。在一個實施例中，可以在源極/漏極區(qū)106內形成外延材料118(圖ld)。 在一個實施例中，外延材料118可以包括硅鍺材料?？梢允褂帽绢I域所公知的任何適當技 術在源極/漏極區(qū)106中生長外延材料118。在一個實施例中，可以沿著晶體管結構100的 隔離邊緣109的(111)面來形成外延材料118。 在不采用濕法刻蝕工藝(例如，僅采用干法刻蝕工藝)的情況下，由于在晶體管 100的隔離邊緣109上僅有很少的外延生長甚至沒有外延生長的原因，所以在選擇性外延 生長的刻蝕輪廓(profile)中可能產生嚴重的問題。不采用濕法刻蝕115(其在隔離邊緣 上產生(111)硅面)，在隔離邊緣109上將可能不產生外延生長。 沿著隔離邊緣109生成(111)面導致源極/漏極區(qū)106的外延填充的改善。圖 le(現(xiàn)有技術)示出了在相對于源極/漏極106底部113的外延生長厚度上的區(qū)別。圖le 的現(xiàn)有技術刻蝕示出了從隔離邊緣109的底部113開始的外延填充非常不好。如圖ld所 示，在執(zhí)行干法刻蝕104之后利用濕法刻蝕115產生源極/漏極區(qū)106的非常穩(wěn)健(robust) 的外延填充。 另外，將外延材料118的一部分升高到柵極區(qū)102之上(在柵極氧化物面的底部 之上)。在一個實施例中，可以將外延材料的升高部分120升高(包括高度)至少大約10nm， 但這將取決于具體的應用。現(xiàn)有技術的晶體管結構IOO(圖le)典型地不形成外延材料118 的升高部分。在濕法刻蝕工藝115期間增加濕法刻蝕的深度將提高晶體管結構100的性能。
在一個實施例中，可以在柵極區(qū)102之下形成頂點(在源極/漏極區(qū)106中兩個 (111)面之間的交點)。頂點122可以改善晶體管結構100的電性能。 在一個實施例中，可以在源極/漏極區(qū)106上形成接點，和/或將接點連接至源極 /漏極區(qū)106(圖ld)。通過利用本發(fā)明的實施例，可以將接點124完全著陸(land)，換句話 說，使得接點124與源極/漏極區(qū)106的外延材料118形成完全接觸。因為現(xiàn)有技術晶體 管典型地并不是充分填充源極/漏極區(qū)106，所以接點124不可能完全著陸于源極/漏極區(qū) 106的外延材料118上(圖le)。換句話說，接點124不可能與源極/漏極區(qū)106的外延材 料118形成完全接觸，這將導致器件性能下降以及制造期間的產量損失。
于是，本發(fā)明的實施例的益處包括但不限于生成與源極/漏極區(qū)的非常好的接 觸，生成有應力的外延填充，該外延填充使得晶體管溝道產生應變，從而改善晶體管的遷移 率，并且即使對于非常嚴格的設計規(guī)則來說能夠實現(xiàn)穩(wěn)健的外延填充工藝。另外，本發(fā)明的 實施例能夠降低隔離有界的晶體管的外部電阻，并且降低隔離有界的晶體管中的開路接點 (opencontact)。 盡管上述說明已經具體說明了可以在本發(fā)明的方法中使用的某些步驟和材料，但 是本領域技術人員應該理解的是，可以作出許多修改和替換。因此，所有這種修改、變化、替 換和添加都應當被看作落在如所附權利要求限定的本發(fā)明的精神和范圍內。此外，應該理 解的是微電子器件的某些方面在本領域中是公知的。因此，應該理解的是在本文中提供的 附圖僅示出了示例的微電子器件的與實施本發(fā)明有關的部分。因此本發(fā)明不限于本文所述 的結構。
權利要求
一種方法，包括干法刻蝕晶體管的源極/漏極區(qū)的一部分；并且沿著(100)面選擇性地濕法刻蝕所述源極漏極區(qū)，以在凹的源極/漏極區(qū)中形成至少一個(111)區(qū)。
2. 根據權利要求1所述的方法，其中通過所述干法刻蝕來設置隔離邊緣的深度。
3. 根據權利要求1所述的方法，其中通過所述濕法刻蝕來設置凹的邊緣的深度。
4. 根據權利要求1所述的方法，還包括 其中沿著隔離邊緣形成(111)區(qū)；并且 在沿著所述隔離邊緣形成的所述(111)區(qū)上生長外延材料。
5. 根據權利要求3所述的方法，其中對所述干法刻蝕和濕法刻蝕中的至少一個的深度 的優(yōu)化改善了所述晶體管的電性能。
6. 根據權利要求l所述的方法，還包括沿著所述至少一個(111)區(qū)生長外延材料，其 中將所述外延材料的一部分升高至柵極區(qū)平面之上，并且其中所述外延材料填充所述源極 /漏極區(qū)。
7. 根據權利要求6所述的方法，還包括形成到達所述填充的源極/漏極區(qū)的接點，其中 所述接點完全著落于所述源極/漏極區(qū)上。
8. 根據權利要求l所述的方法，其中所述至少一個(111)區(qū)形成位于柵極區(qū)之下的頂點。
9. 一種結構，包括晶體管的源極/漏極區(qū)，其包括至少一個(111)區(qū)的，其中所述至少一個(111)區(qū)形成 位于所述晶體管的柵極區(qū)之下的頂點。
10. 根據權利要求9所述的結構，還包括布置在所述源極/漏極區(qū)內的外延材料。
11. 根據權利要求10所述的結構，其中所述外延材料包括硅鍺。
12. 根據權利要求10所述的結構，還包括所述外延材料的升高部分，其中所述升高部 分布置在所述柵極區(qū)之上。
13. 根據權利要求10所述的結構，其中在沿著隔離邊緣區(qū)的(111)面上布置所述外延 材料。
14. 根據權利要求12所述的結構，其中將所述升高部分升高為在所述柵極區(qū)上至少大 約10nm。
15. 根據權利要求10所述的結構，還包括布置在所述源極/漏極區(qū)上的接點，其中所述 接點完全著落于所述源極漏極區(qū)上。
全文摘要
介紹了形成微電子器件的方法和相關結構。這些方法可以包括等離子刻蝕晶體管的源極/漏極區(qū)的一部分，然后沿著(100)面選擇性地濕法刻蝕所述源極漏極區(qū)，以在凹的源極/漏極區(qū)中形成至少一個(111)區(qū)。
文檔編號H01L29/78GK101743627SQ200880006516
公開日2010年6月16日 申請日期2008年3月28日 優(yōu)先權日2007年3月30日
發(fā)明者C·奧特, K·扎瓦茲基, P·拉納德 申請人:英特爾公司