源極和漏極區(qū)的外延形成機(jī)制的非對稱循環(huán)沉積和蝕刻工藝的制作方法
【專利摘要】本發(fā)明公開了一種形成場效應(yīng)晶體管（FET）的源極/漏極區(qū)的機(jī)制以及源級(jí)和漏極區(qū)的外延形成機(jī)制的非對稱循環(huán)沉積和蝕刻工藝，在S/D區(qū)的外延形成過程中，將Cl2用作蝕刻劑。該機(jī)制包括使用非對稱循環(huán)沉積和蝕刻（ACDE）工藝來形成準(zhǔn)備層，使得后續(xù)具有晶體管摻雜物的外延層能夠外延生長。該機(jī)制還包括用含摻雜物的前體來浸泡襯底的表面以在S/D區(qū)的外延生長過程中，能夠充分吸收晶體管摻雜物。通過將Cl2用作蝕刻劑，該機(jī)制也使得S/D區(qū)域的外延生長具有高生產(chǎn)力。
【專利說明】源極和漏極區(qū)的外延形成機(jī)制的非對稱循環(huán)沉積和蝕刻工
-H-
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2013年3月13日提交的標(biāo)題為“CVD Epitaxy Technique andDevice”的美國臨時(shí)專利申請第61/780，520號(hào)(代理卷號(hào):TSM13_0119P)的優(yōu)先權(quán)，其內(nèi)容結(jié)合于此作為參考。
[0003]本申請涉及2012年6月11日提交的標(biāo)題為“EPITAXIAL FORMAT1N OF SOURCEAND DRAIN REG1NS”的美國申請第13/493，626號(hào)(代理卷號(hào)TSM2011-1479)。本申請還涉及2013年 I 月 11 日提交的標(biāo)題為“Epitaxial Format1n Mechanisms of Source and DrainReg1ns”的美國申請第13/739, 781號(hào)(代理卷號(hào):TSM2012-1014)。本申請還涉及2013年3 月 13 日提交的標(biāo)題為“Mechanisms for Doping Lightly-Doped-Drain (LDD) Reg1ns ofFinFET Devices”的美國專利申請第61/780，784號(hào)(代理卷號(hào):TSM2012-1386P)。上述申請的全部內(nèi)容結(jié)合于此作為參考。

【技術(shù)領(lǐng)域】
[0004]本申請總的來說涉及半導(dǎo)體器件領(lǐng)域，更具體地，涉及集成電路及其制造方法。

【背景技術(shù)】
[0005]半導(dǎo)體集成電路(IC)產(chǎn)業(yè)已經(jīng)歷了快速的增長。IC材料和設(shè)計(jì)的技術(shù)進(jìn)步已經(jīng)產(chǎn)生了數(shù)代1C，每一代IC都比上一代IC具有更小和更復(fù)雜的電路。然而，這些進(jìn)步增加了加工和制造IC的復(fù)雜度，同時(shí)，為了實(shí)現(xiàn)這些進(jìn)步，需要在IC加工和制造方面有類似的發(fā)展。
[0006]在IC的發(fā)展過程中，在幾何尺寸(即，使用制造工藝可生產(chǎn)的最小部件(或線))縮小的同時(shí)，功能密度(即，每一芯片面積上互連器件的個(gè)數(shù))通常增大。這種按比例縮小工藝通常通過提高生產(chǎn)效率和降低相關(guān)成本而提供益處。這種按比例縮小工藝也產(chǎn)生相對較高的功耗值，其可以通過使用諸如互補(bǔ)金屬氧化物(CMOS)器件的低功耗器件來解決。


【發(fā)明內(nèi)容】

[0007]根據(jù)本發(fā)明的一個(gè)方面，提供了一種形成集成電路的方法，包括:在襯底上方形成多個(gè)柵極結(jié)構(gòu)；去除部分襯底以形成與相應(yīng)的多個(gè)柵極結(jié)構(gòu)相鄰的凹槽；以及在凹槽中沉積外延含硅層，其中，沉積外延含硅層使用非對稱循環(huán)沉積和蝕刻(AOTE)工藝，A⑶E工藝將Cl2用作蝕刻劑，A⑶E工藝包括第一⑶E單位循環(huán)(⑶E-1)工藝和后續(xù)的⑶E單位循環(huán)(⑶E-1)，第一⑶E單位循環(huán)與后續(xù)的⑶E單位循環(huán)不同，并且重復(fù)數(shù)次后續(xù)的⑶E單位循環(huán)直至達(dá)到最終的厚度。
[0008]優(yōu)選地，第一⑶E單位循環(huán)形成摻碳的含硅層。
[0009]優(yōu)選地，摻碳的含硅層的厚度范圍在約Inm至約5nm之間。
[0010]優(yōu)選地，在第一⑶E單位循環(huán)之后實(shí)施的后續(xù)的⑶E單位循環(huán)開始于以含晶體管摻雜物的前體浸透襯底的表面的工藝。
[0011]優(yōu)選地，⑶E-1和⑶E-1工藝均包括循環(huán)沉積和蝕刻(⑶E)工藝，并且在蝕刻工藝中使用C12。
[0012]優(yōu)選地，⑶E工藝的蝕刻操作的持續(xù)時(shí)間的范圍在約I秒至約5秒之間。
[0013]優(yōu)選地，在沉積工藝操作之后，外延含硅層包括多層，多層中的至少一層不同于多層中的至少另一層。
[0014]優(yōu)選地，該方法還包括:實(shí)施熱退火，在熱退火之后，外延含硅層基本是均勻的。
[0015]優(yōu)選地，熱退火選自快速熱處理(RTP)退火、尖峰退火、毫秒級(jí)退火、激光退火或它們的組合中的一種。
[0016]優(yōu)選地，外延含硅層包括作為摻雜物的碳和磷，碳的濃度等于或大于約1.2原子百分比，磷的濃度范圍在約lE20atoms/cm3至約7E20atoms/cm3之間。
[0017]優(yōu)選地，外延含硅層的電阻率等于或小于約0.6mQcm。
[0018]優(yōu)選地，A⑶E工藝是等溫和等壓的。
[0019]優(yōu)選地，蝕刻工藝不使用GeH4。
[0020]優(yōu)選地，在A⑶E工藝過程中，襯底的轉(zhuǎn)速的范圍在約50RPM至約120RPM之間。
[0021]優(yōu)選地，該方法還包括:通過實(shí)施選擇性外延生長(SEG)來沉積另一個(gè)外延含硅層，SEG包括同時(shí)沉積和蝕刻。
[0022]優(yōu)選地，蝕刻氣體與沉積氣體的比率范圍在約0.03至約0.1之間。
[0023]根據(jù)本發(fā)明的另一方面，提供了一種形成集成電路的方法，包括:在襯底上方形成多個(gè)柵極結(jié)構(gòu)；去除部分襯底以形成與多個(gè)柵極結(jié)構(gòu)相鄰的凹槽；在凹槽中沉積外延含硅層，其中，沉積外延含硅層使用非對稱循環(huán)沉積和蝕刻(A⑶E)工藝，A⑶E工藝將Cl2用作蝕刻劑，A⑶E工藝包括第一⑶E單位循環(huán)(⑶E-1)工藝和后續(xù)的⑶E單位循環(huán)(⑶E-1)，第一⑶E單位循環(huán)與后續(xù)的⑶E單位循環(huán)不同，重復(fù)數(shù)次后續(xù)的⑶E單位循環(huán)直至達(dá)到最終的厚度；以及通過實(shí)施選擇性外延生長(SEG)工藝來沉積另一個(gè)外延含硅層，SEG工藝包括同時(shí)沉積和蝕刻，蝕刻氣體與沉積氣體的比率范圍在約0.03至約0.1之間。
[0024]優(yōu)選地，在等溫和等壓條件下，實(shí)施ACDE工藝和SEG工藝。
[0025]優(yōu)選地，該方法還包括:在A⑶E工藝之后并且在實(shí)施SEG工藝之前，實(shí)施蝕刻工藝，在A⑶E工藝過程中，襯底的轉(zhuǎn)速范圍在約50RPM至約120RPM之間。
[0026]根據(jù)本發(fā)明的又一方面，提供了一種集成電路，包括:柵極結(jié)構(gòu)，位于襯底上方；以及含娃材料結(jié)構(gòu)，位于與柵極結(jié)構(gòu)相鄰的凹槽的上方，含娃材料結(jié)構(gòu)包括外延層，外延層具有等于或小于約0.6mQcm的電阻率，并且外延層摻有碳和磷，碳的濃度等于或大于約
1.2原子百分比，并且磷的濃度范圍在約lE20atoms/cm3至約7E20atoms/cm3之間。

【專利附圖】

【附圖說明】
[0027]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)的標(biāo)準(zhǔn)實(shí)踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實(shí)際上，為了清楚討論起見，各種部件的數(shù)目和尺寸可以被任意增大或縮小。
[0028]圖1是根據(jù)一些實(shí)施例的示出形成集成電路的方法的流程圖；
[0029]圖2A至圖2E是根據(jù)一些實(shí)施例的集成電路處于各個(gè)制造階段的截面圖；
[0030]圖3是根據(jù)一些實(shí)施例的在工藝室中的⑶E (循環(huán)沉積/蝕刻)工藝的工序；
[0031]圖4A示出了根據(jù)一些實(shí)施例的非對稱⑶E (AOTE)工藝的示意圖；
[0032]圖4B示出了根據(jù)一些實(shí)施例的圖4A的A⑶E工藝中的第一部分的示意圖；
[0033]圖4C示出了根據(jù)一些實(shí)施例的圖4A的A⑶E工藝中的循環(huán)部分的示意圖；
[0034]圖5A至圖5E示出了根據(jù)一些實(shí)施例的形成外延材料的順序工藝流程的截面圖；
[0035]圖6A不出了根據(jù)一些實(shí)施例的用于實(shí)施上述非對稱循環(huán)沉積/蝕刻(ACTE)IS的工藝室的側(cè)視不意圖；
[0036]圖6B是根據(jù)一些實(shí)施例的圖6A的工藝室的俯視示意圖；以及
[0037]圖7示出了根據(jù)一些實(shí)施例的在凹槽中形成外延材料的工藝流程。

【具體實(shí)施方式】
[0038]應(yīng)當(dāng)理解，為了實(shí)施本發(fā)明的不同特征，以下描述提供了許多不同的實(shí)施例或?qū)嵗?。以下描述了部件和配置的具體實(shí)例以簡化本發(fā)明。當(dāng)然這些僅僅是實(shí)例并不意在限制。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是出于簡明和清楚的目的，但其本身沒有指出所述各種實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。此外，在本發(fā)明的以下內(nèi)容中，部件形成在另一部件上、部件連接至和/或耦合至另一個(gè)部件上可以包括部件形成直接接觸的實(shí)施例，也可包括額外部件介入在部件之間形成的實(shí)施例，使得部件不直接接觸。此外，與空間相關(guān)的術(shù)語，例如“下方”、“上方”、“水平的”、“垂直的”、“以上”、“以下”、“上”、“下”、“頂部”、“底部”等以及其派生詞(例如，“水平地”、“向下地”、“向上地”等)用于使本發(fā)明中一個(gè)部件與另一個(gè)部件的關(guān)系簡單化。這些與空間相關(guān)的術(shù)語旨在覆蓋了包括這些部件的器件的不同方位。
[0039]隨著諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的半導(dǎo)體器件通過不同的技術(shù)節(jié)點(diǎn)實(shí)現(xiàn)了按比例縮小，使用外延(印i)半導(dǎo)體材料實(shí)現(xiàn)應(yīng)變源極/漏極部件(例如，應(yīng)力源區(qū)，stressor reg1n)以提高載流子遷移率并且提高器件性能。形成具有應(yīng)力源區(qū)的MOSFET經(jīng)常要外延地生長硅(Si)以形成η型器件的凸起的源極和漏極部件，并且外延地生長硅鍺(SiGe)以形成P型器件的凸起的源極和漏極部件。已經(jīng)實(shí)施了各種針對這些源極和漏極部件的形狀、配置和材料的技術(shù)以進(jìn)一步提高晶體管的器件性能。雖然現(xiàn)有的方法對于其預(yù)期的目的通常是足夠的，但是它們并非在所有方面都令人完全滿意。
[0040]實(shí)施例將參考具體環(huán)境(即，互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的源極/漏極區(qū))的具體實(shí)施例來描述。然而，這些實(shí)施例也可用于半導(dǎo)體器件內(nèi)的其他摻雜區(qū)。
[0041]圖1示出了根據(jù)一些實(shí)施例的形成集成電路的方法的流程圖。圖2A至圖2E是根據(jù)一些實(shí)施例的集成電路處于各個(gè)制造階段的截面示意圖。集成電路可以包括各種無源和有源微電子器件，諸如電阻器、電容器、電感器、二極管、金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET )、互補(bǔ)MOS (CMOS )晶體管、雙極結(jié)型晶體管(BJT )、橫向擴(kuò)散MOS (LDMOS )晶體管、高功率MOS晶體管、FinFET晶體管或其他類型的晶體管。應(yīng)當(dāng)理解，為了更好地理解本發(fā)明的概念，對圖2A至圖2E做了簡化。因此，應(yīng)該注意的是，在圖1的方法100之前、期間和之后可以提供附加的工藝，并且本文僅對其他一些工藝做了簡要描述。
[0042]現(xiàn)在參考圖1，方法100可以包括在襯底上方形成柵極結(jié)構(gòu)(方框110)。方法100可以包括去除部分襯底以形成鄰近柵極結(jié)構(gòu)的凹槽(方框120)。方法100還可以包括在每一個(gè)凹槽中形成含硅材料結(jié)構(gòu)(方框130)。
[0043]在一些實(shí)施例中，方法100在操作130之后還包括退火操作140。退火操作140可以用來激活摻雜物。在一些實(shí)施例中，退火操作140也用來將摻雜物驅(qū)入輕摻雜漏極(LDD)區(qū)。
[0044]現(xiàn)在結(jié)合圖1來參考圖2A至圖2E，可以根據(jù)圖1中的方法100來制造集成電路200。在圖2A中，可以在襯底201上構(gòu)建集成電路200。襯底201可以包括摻雜或未摻雜的塊狀硅或絕緣體上硅(SOI)襯底的有源層。一般來說，SOI襯底包括半導(dǎo)體材料(諸如硅、鍺、硅鍺、SO1、絕緣體上硅鍺(SGOI)或它們的組合)層。其他可用的襯底包括多層襯底、梯度襯底或混合取向襯底。襯底201可以包括外延層(印i層)，并且可發(fā)生應(yīng)變以提高性能。
[0045]在一些形成η型晶體管的實(shí)施例中，襯底201可以是摻有諸如硼的P型摻雜物的硅襯底(形成P型襯底)。金屬柵極結(jié)構(gòu)可以具有堆疊結(jié)構(gòu)，其包括高介電常數(shù)柵極層、擴(kuò)散阻擋層、金屬功函數(shù)層、金屬化層和/或其他合適的層。偽柵極結(jié)構(gòu)可以具有包括偽材料層、硬掩模層和/或其他合適的層的堆疊結(jié)構(gòu)。
[0046]在一些實(shí)施例中，可以在襯底201的上方形成柵極結(jié)構(gòu)206，其包括柵極介電質(zhì)207、柵電極209、第一間隔件211以及第二間隔件212。柵極介電層207包括介電材料，諸如氧化硅、氮氧化硅、氮化硅、高k介電材料或它們的組合。示例性的高k介電材料包括氧化鉿(把02)、氧化招(41203)、氧化錯(cuò)(21<)2)、氧化鎵(63203)、氧化鈦(1102)、氧化鑭(]^1203)、氧化鉭(Ta2O5)、氧化禮(Gd2O3)、氧化乾(Y2O3)、二氧化鉿-氧化招(HfO2-Al2O3)合金、氧化鉿招(HfAlO)、氧化鉿硅(HfS1)、氮氧化鉿硅(HfS1N)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfT1)、氧化鉿鋯(HfZrO)、氧化鈦鋁(TiAlO)、鋁酸鑭(諸如LaA103)、其他高k介電材料或它們的組合。柵極介電層207可以包括多層結(jié)構(gòu)。例如，柵極介電層207可以包括在襯底201上方形成的界面層以及在界面層上方形成的高k介電層。界面層可以是通過熱處理或ALD工藝形成的氧化硅層。
[0047] 柵電極層209位于柵極介電層207的上方。柵電極層209包括導(dǎo)電材料，諸如多晶硅、鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鑰(Mo)、鉬(Pt)、氮化鉭(TaN)、氮化鈦(TiN)、氮化鎢(WN)、鋁化鈦(TiAl)、氮化鋁鈦(TiAIN)、TaCN, TaC、TaSiN、其他導(dǎo)電材料或它們的組合。根據(jù)集成電路200的場效應(yīng)晶體管器件的設(shè)計(jì)要求，柵電極層209的導(dǎo)電材料可以是摻雜的或未摻雜的。在一些實(shí)施例中，柵電極層209包括被調(diào)節(jié)至具有合適功函數(shù)的功函數(shù)層以提高集成電路200的場效應(yīng)晶體管的性能。例如，在場效應(yīng)晶體管器件是NFET的所述實(shí)施例中，功函數(shù)層包括η型功函數(shù)金屬(η型金屬)，諸如Ta、TiAl、TiAIN、TaCN、其他η型功函數(shù)金屬或它們的組合。在場效應(yīng)晶體管器件是PFET時(shí)，功函數(shù)層包括P型功函數(shù)金屬(P型金屬)，諸如TiN、TaN、其他P型功函數(shù)金屬或它們的組合。在本發(fā)明的其他實(shí)例中，在功函數(shù)層上方形成諸如鋁層的導(dǎo)電層，使得柵電極層209包括位于柵極介電層207上方的功函數(shù)層以及位于功函數(shù)層上方的導(dǎo)電層。
[0048]圍繞柵層疊205的是第一間隔件211和第二間隔件212。柵層疊205和諸如間隔件211和間隔件212的包圍間隔件形成柵極結(jié)構(gòu)206。間隔層可以包括SiN、氮氧化物、SiC、S1N、氧化物等。然而，本領(lǐng)域的技術(shù)人員可以認(rèn)識(shí)到，如圖2A所示的第一間隔件211和第二間隔件212僅僅是出于說明性目的，而不是意在將實(shí)施例限制于這些描述。相反，為了形成柵層疊205的間隔件，可以利用任何適合數(shù)目和組合的間隔層和形狀，并且可以可選地利用間隔件任何適合的組合。
[0049]在一些形成η型晶體管的實(shí)施例中，可在襯底201中形成η型輕摻雜漏極(LDD)219?？梢栽跂艠O結(jié)構(gòu)205的下方形成部分η型LDD219。η型LDD219可由η型摻雜物(雜質(zhì))形成。例如，摻雜物可以包括磷、砷、和/或其他V族元素。在一些實(shí)施例中，可以執(zhí)行至少一次熱退火工藝(例如，快速熱退火(RTA)工藝)以激活η型LDD219的摻雜物。在一些形成η型晶體管的實(shí)施例中，可以在襯底201中形成P型口袋摻雜區(qū)(未示出)。P型口袋摻雜區(qū)可由P型摻雜物(雜質(zhì))形成。例如，摻雜物可以包括硼元素和/或其他III族元素。
[0050]圖2Α示出了在襯底201內(nèi)形成凹槽210。例如，可以使用對襯底201的材料具有選擇性的濕蝕刻工藝來形成凹槽，并且將柵層疊205、第一間隔件211和第二間隔件212用作硬掩模以形成凹槽210。例如，可以使用蝕刻劑(諸如四氟化碳(CF4)、HF、四甲基氫氧化銨(TMAH)或它們的組合等)來實(shí)施濕蝕刻并形成凹槽210。凹槽210提供了襯底201中的開口，隨后將會(huì)在其中形成源極/漏極區(qū)域(下文參考圖2B至圖2E將會(huì)進(jìn)一步描述其形成過程)。
[0051]如圖2A所示，根據(jù)一些實(shí)施例，在包圍柵極結(jié)構(gòu)205的間隔件212和與其相鄰的間隔件212的下方和之間形成凹槽210，其具有的寬度W1在約Μ)Λ個(gè):約5004之間。凹槽210還可以底切第一間隔件211和/或第二間隔件212。此外，可以繼續(xù)實(shí)施濕蝕刻工藝直至凹槽210從襯底201的表面算起的深度為Dp在一些實(shí)施例中，Dl的范圍在約50A至約600A之間。然而，這些尺寸并不意在限制本發(fā)明的實(shí)施例，可選擇使用適于凹槽210的任何尺寸。
[0052]可以形成具有角形或圓形形狀的凹槽210。在凹槽210具有角形形狀的實(shí)施例中，可以形成沿著凹槽210的頂部具有第一角度Ci1和沿著其底部具有第二角度Ci2的凹槽210。在一些實(shí)施例中，第一個(gè)角度Ci1的范圍在約90°至約180°間。根據(jù)一些實(shí)施例，第二角度Q2的范圍在約85°至約170°間。在圖2A中，凹槽210的表面被標(biāo)示為217。
[0053]參照圖1和圖2B至圖2E，方法100可以包括在每一個(gè)凹槽中都形成外延含硅材料結(jié)構(gòu)(方框130)。在一些實(shí)施例中，方框130可以包括實(shí)施外延沉積/部分蝕刻工藝，并且至少重復(fù)一次外延沉積/部分蝕刻工藝。這種重復(fù)的沉積/部分蝕刻工藝也被稱為循環(huán)沉積/蝕刻(⑶E )工藝。
[0054]根據(jù)一些實(shí)施例，如圖2B至圖2D所示，方框130可以包括在凹槽210中外延地沉積含娃材料(或?qū)?215。根據(jù)一些實(shí)施例,如圖2E所不,方框130還可以包括在凹槽210中的含娃材料215的上方沉積含娃層216。
[0055]根據(jù)一些實(shí)施例,沉積含娃材料215包括原位摻雜含娃材料215。例如,形成η型晶體管可以使用η型摻雜前體，例如，磷化氫(PH3)和/或其他的η型摻雜前體。通過采用原位摻雜工藝，可以獲得理想的含娃材料215的摻雜分布。在一些實(shí)施例中，含娃材料215可以是摻有磷的η型摻娃層(S1:Ρ)。在一些實(shí)施例中,含娃材料215可以是摻有磷和碳的η型摻硅層(S1:CP)。碳能阻止磷從含硅材料215向外擴(kuò)散。也可以包括其他類型的摻雜物。在一些實(shí)施例中，磷摻雜物的濃度在約lE20atoms/cm3至約5E20atoms/cm3的范圍之間。在一些實(shí)施例中，碳摻雜物的濃度(原子百分比)在約0.1%至約5%的范圍之間。
[0056]在一些實(shí)施例中，可以通過化學(xué)汽相沉積(CVD)(例如，低壓CVD (LPCVD)、原子層CVD (ALCVD)、超高真空CVD (UHVCVD)、減壓CVD (RPCVD)和任何合適的CVD)、分子束外延(MBE)工藝、任何合適的外延生長工藝或它們的任意組合來形成含硅材料215。在一些實(shí)施例中，沉積含硅材料215可以具有約750°C或更低的沉積溫度。在其他實(shí)施例中，沉積溫度的范圍在約400°C至約620°C之間。根據(jù)一些實(shí)施例，沉積工藝的壓力范圍在約5托至約300托之間。
[0057]可以使用諸如硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、二氯硅烷(SiH2Cl2)的至少一種含硅前體、另一種含硅前體和/或它們的任意組合來沉積含硅材料215。在一些實(shí)施例中，含娃前體的流速范圍可在約20sccm (標(biāo)準(zhǔn)立方厘米每分鐘)至約500sccm之間。在其他形成P型晶體管的實(shí)施例中，含硅材料215可由諸如硅、硅鍺、其他半導(dǎo)體材料和/或它們的任意組合中的至少一種材料來制成。
[0058]如上所述,根據(jù)一些實(shí)施例，沉積含娃材料215包括原位摻雜含娃材料215。例如，可以使用η型摻雜前體(例如，諸如磷化氫(PH3)的含磷氣體，諸如砷化氫(AsH3)的含砷氣體、其他含η型摻雜物的氣體或它們的組合)來形成η型晶體管。在一些實(shí)施例中，η型摻雜前體的流速范圍可在約20sccm至約500sccm之間。根據(jù)一些實(shí)施例，也可包括諸如單甲基硅烷(MMS)的含碳?xì)怏w，以利用碳來摻雜含硅材料215。在一些實(shí)施例中，含碳?xì)怏w的流速范圍在約1sccm至約600sccm之間。
[0059]凹槽210中的含硅材料215是外延的。根據(jù)一些實(shí)施例，如圖2B所示，沉積工藝在凹槽210中形成含硅材料的薄外延層215a并且在柵電極209和間隔件212上形成非晶含硅材料215*。參考圖2C，蝕刻(或部分蝕刻)工藝220將非晶含硅材料215*和凹槽210中的部分含硅材料215a去除。在每一個(gè)凹槽210中形成剩余的含硅材料215。在一些實(shí)施例中，蝕刻工藝220可以使用包括氯化氫(HCl )、氯氣(Cl2)、氫化鍺(GeH4)、其他合適的蝕刻氣體和/或它們的任意組合中的至少一種的蝕刻氣體。根據(jù)一些實(shí)施例，蝕刻氣體的流速范圍在約50sccm至約750sccm之間。在一些實(shí)施例中，蝕刻工藝220的壓力范圍在約5托至約300托之間。在一些實(shí)施例中，蝕刻工藝220可以具有約590°C或更低的蝕刻溫度。在其它實(shí)施例中，蝕刻溫度范圍在約400°C至約620°C之間。在一些實(shí)施例中，形成含硅材料215的沉積工藝和蝕刻工藝的工藝溫度和壓力是相同的。
[0060]蝕刻工藝220將以比外延含硅材料215的去除速率更高的速率來去除位于非晶態(tài)表面上方的非晶含硅材料215*。此外，蝕刻工藝將會(huì)去除部分外延含硅材料215，其包括位于柵極拐角240附近的位錯(cuò)(dislocat1ns) 241。
[0061]根據(jù)一些實(shí)施例，如圖2D所示，重復(fù)數(shù)次外延沉積/部分蝕刻工藝，直至達(dá)到期望的厚度d2。因此，這種重復(fù)的沉積/部分蝕刻工藝被稱為循環(huán)沉積/蝕刻(CDE)工藝。在一些實(shí)施例中,D2的范圍在約1A至約500A之間。凹槽210中的虛線用于示出由外延⑶E工藝形成的多個(gè)子層。
[0062]如上所述,根據(jù)一些實(shí)施例，含娃材料215可以是同時(shí)摻有磷和碳的η型摻娃層。碳能阻止磷從含硅材料215向外擴(kuò)散。摻有磷和碳的硅層可被稱為S1:CP層。通過⑶E沉積的含硅材料215中的摻雜物比注入的摻雜物具有更高的激活水平。在一些實(shí)施例中，摻雜物的激活水平的范圍在約lE20atoms/cm3至約7E20atoms/cm3之間。相反,在S/D處注入的摻雜物的激活水平通常在約lE20atoms/cm3至約2E20atoms/cm3之間。更高的激活水平使得原位摻雜外延生長含硅材料達(dá)到令人滿意的效果。
[0063]在⑶E工藝之后，可以使用選擇性外延生長(SEG)工藝來沉積附加的含硅膜以填充剩余的凹槽210。根據(jù)一些實(shí)施例，SEG工藝比⑶E工藝具有更高的生長速率。SEG工藝是一種選擇性沉積工藝并且在諸如層215的外延含硅膜上沉積通過SEG工藝形成的含硅膜。SEG工藝同時(shí)沉積和蝕刻。在一些實(shí)施例中，外延的含硅層216的表面與硅襯底表面230平齊。在一些實(shí)施例中，如圖2E所不,含娃層216的表面高于娃襯底表面230。在一些實(shí)施例中，含硅層216的厚度D3的范圍在約30Λ至約400A之間。在一些實(shí)施例中，含硅層216 摻有磷(S1:P)。
[0064]層215和層216形成S/D區(qū)250。在一些實(shí)施例中，形成含娃層216的材料和/或方法可以與形成含娃材料215的材料和/或方法相同或類似。在一些實(shí)施例中，含娃層216可以具有與含娃材料215不同的摻雜物濃度。
[0065]如上所述，形成含硅材料215的工藝是包括循環(huán)沉積和蝕刻工藝的⑶E工藝。根據(jù)本發(fā)明的實(shí)施例，圖3示出了工藝室中的⑶E工藝300的工藝順序。根據(jù)一些實(shí)施例，工藝300包括沉積操作301、沉積后的凈化操作302、部分蝕刻操作303和蝕刻后的凈化操作304。⑶E工藝發(fā)生在工藝室中。如上述所，沉積操作301使用諸如丙硅烷(Si3H8)、二硅烷(Si2H6)等的含硅氣體作為硅源，并且使用諸如PH3的摻雜氣體以提供所沉積的含硅材料層的摻雜物。在一些實(shí)施例中，沉積工藝301的壓力范圍在約5托至約300托之間。在一些實(shí)施例中，沉積溫度的范圍在約400°C至約620°C之間。在一些實(shí)施例中，沉積時(shí)間的范圍在約3秒至約20秒之間。在一些實(shí)施例中，根據(jù)一些實(shí)施例，在每個(gè)⑶E單位循環(huán)中，在操作301中所沉積的含硅材料215的厚度范圍在約15A至約80A之間。
[0066]在沉積操作301之后，沉積后的凈化操作302用于從工藝室中去除沉積氣體。一旦從腔室中去除了沉積氣體，則接著進(jìn)行蝕刻操作303。在一些實(shí)施例中，蝕刻操作303使用HCl氣體和GeH4氣體。根據(jù)一些實(shí)施例，在蝕刻氣體混合物中也使用諸如惰性氣體或N2的非反應(yīng)性載氣。HCl和GeH4與硅發(fā)生反應(yīng)以蝕刻硅。在一些實(shí)施例中，GeH4作為蝕刻催化劑與硅反應(yīng)以形成SiGe，然后其被HCl去除。
[0067]在蝕刻操作303之后，接著進(jìn)行凈化操作304以從腔室中去除在操作303中所用的蝕刻氣體。在一些實(shí)施例中，蝕刻時(shí)間的范圍在約40秒至約200秒之間。根據(jù)一些實(shí)施例，在每個(gè)CDE單位循環(huán)內(nèi)，在操作303中所去除的含硅材料215的厚度范圍在約5A至約3 O A之間。
[0068]在沉積和蝕刻操作期間使用具有恒定溫度(等溫)和相同工藝壓力(等壓)的⑶E工藝具有良好的工藝控制和腔室匹配的優(yōu)勢。根據(jù)一些實(shí)施例，在每個(gè)CDE單位循環(huán)中，在單位循環(huán)中形成的凈厚度范圍在約1A至約40A之間。在操作304之后，工藝順序包括再次重復(fù)操作301、302、303和304直至達(dá)到含硅材料215的目標(biāo)厚度D2。在2012年6月11 日提交的標(biāo)題為 “EPITAXIAL FORMAT1N OF SOURCE AND DRAIN REG1NS” 的美國申請13/493,626號(hào)(代理卷號(hào)TSMC2011-1479)中提供了對CED工藝的詳細(xì)描述。
[0069]在上述⑶E工藝中，GeH4在蝕刻混合氣體中用作蝕刻催化劑。然而，GeH4中的Ge(鍺)會(huì)無意地吸收到含硅材料215中。吸收到含硅材料215中的Ge可能導(dǎo)致含硅材料215的電阻率增大。為了實(shí)現(xiàn)諸如N20及以下的改進(jìn)技術(shù)節(jié)點(diǎn)，由于對Im(導(dǎo)通電流)和器件性能有負(fù)面影響，所以這種電阻率的增加是不可接受的。此外，為了在每個(gè)CDE單位循環(huán)內(nèi)保持工藝溫度恒定，由于在利于沉積外延且含硅的材料215而不利于蝕刻的工藝溫度下，HCl的蝕刻速率相對較慢，因此蝕刻時(shí)間不應(yīng)過長。期望一種替代工藝，其能夠以較高的蝕刻速率形成外延且含硅的材料215從而增大生產(chǎn)能力。
[0070]在蝕刻外延和非晶含硅材料的過程中，Cl2比鹽酸的活性更大。使用Cl2作為蝕刻劑將能夠減少蝕刻時(shí)間。新工藝中需要考慮其他因素。先進(jìn)的半導(dǎo)體器件相比于不夠先進(jìn)的半導(dǎo)體器件，要求在源極和漏極區(qū)具有較低的電阻率。例如，外延的含硅材料215的電阻率規(guī)定為等于或小于約0.6mQcm。如上所述,在一些實(shí)施例中，含娃材料215是摻有磷和碳的η型摻硅層(S1:CP)。為了實(shí)現(xiàn)低電阻率，含硅材料215需要足夠量的摻雜物(B卩，P)。材料215中活性摻雜物的量越高，材料215的電阻率就越低。在一些實(shí)施例中，摻雜濃度的范圍在約 2E20atoms/cm3 至約 6E20atoms/cm3 之間。
[0071]此外，上面提到碳可以阻止磷從含硅材料215向外擴(kuò)散。碳的濃度不能太低。在一些實(shí)施例中，材料215中的碳濃度等于或大于約1.2%至約2.2%。在一些實(shí)施例中，材料215的碳濃度的范圍在約1.2%至約2.2%之間。新工藝的目的在于具有良好的生產(chǎn)能力(通過更高的蝕刻速率來實(shí)現(xiàn))并且滿足更低的電阻率和足夠的碳濃度的目標(biāo)。在下面的討論中，摻有磷和碳的η型摻硅層(S1:CP)用作含硅材料215的實(shí)例。
[0072]圖4A示出了根據(jù)一些實(shí)施例的非對稱⑶E (AOTE)Ig 400的示意圖。在蝕刻期間，A⑶E工藝400沒有使用GeH4而是將Cl2作為主要的蝕刻劑。A⑶E工藝400開始于第一次⑶E單位循環(huán)(或 ⑶E-1) 410，接著進(jìn)行隨后的⑶E單位循環(huán)(或⑶E-1) 420。隨后的⑶E單位循環(huán)(⑶E-1)重復(fù)數(shù)次直至達(dá)到外延且含硅的材料215的最終厚度。i=2，……，N。N為整數(shù)并且等于或大于3。第一次⑶E單位循環(huán)(或⑶E-1) 410不同于后續(xù)的⑶E單位循環(huán)(或⑶E-1) 420 (其中i=2，…，N)。第一次⑶E單位循環(huán)(⑶E-1)的目的在于準(zhǔn)備凹槽210的蝕刻后的表面217 (參見圖2A)以進(jìn)一步形成含硅材料215，對于所述實(shí)施例而言，其為S1:CP。
[0073]圖4B示出了 0^-1410開始于5丨:(:沉積操作411，接著進(jìn)行0^’單位循環(huán)415中的S1:CP沉積操作。在操作411中，如圖5A所示，在凹槽210的表面217上外延地沉積摻碳硅(S1:C)膜的薄準(zhǔn)備層501。圖5A示出了圖2A中的凹槽210放大的表面積。用于形成凹槽210的蝕刻工藝在表面217上形成了不規(guī)則體。相較于P對于Si而言，C在結(jié)構(gòu)和尺寸上都類似于Si。在蝕刻后的表面217上，相比于形成包括摻雜物C和P的外延S1:CP膜，更容易形成外延S1: C膜。沉積在表面217上的S1: C膜的薄層501修補(bǔ)不規(guī)則體并且準(zhǔn)備凹糟210的表面以形成外延S1: CP。在一些實(shí)施例中，S1:C層501的厚度范圍在約Inm至約5nm之間。在一些實(shí)施例中，此操作的沉積時(shí)間范圍在約I秒至約10秒之間。S1: C層501的厚度相對較薄以允許在后面的工序中沉積的P摻雜物通過熱退火擴(kuò)散至S1:C501層中而成為S1:CP膜。
[0074]在操作411中，一種含硅前體(或源氣體)(諸如硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、二氯硅烷(SiH2Cl2)等)和含碳前體(諸如MMS)用作反應(yīng)體?？梢允褂幂d氣，諸如惰性氣體或與反應(yīng)物不發(fā)生反應(yīng)的氣體。所用的載氣的實(shí)例包括但不限于He、Ar、Ne、Xe
和N2。
[0075]在沉積S1: C膜的薄層501之后，開始⑶E’單位循環(huán)415。⑶E’單位循環(huán)415類似于以上所述的圖3A的⑶E單位循環(huán)。操作412 (沉積)、413 (凈化)、414 (蝕刻)以及416(凈化)分別類似于圖3A中的操作301、302、303以及304。除了操作411中所用的含硅前體和含碳前體之外，還添加了諸如PH3的含磷前體以形成外延S1:CP膜。在一些實(shí)施例中，在S1: C沉積操作411和S1: CP沉積操作412中，含硅前體和含碳前體的流速保持恒定。根據(jù)一些實(shí)施例，⑶E’單位循環(huán)415能夠在循環(huán)結(jié)束時(shí)，形成諸如如圖5B所示的S1:CP層502的外延含硅膜215。在⑶E’單位循環(huán)415中，GeH4不用于輔助蝕刻而由Cl2代替HCl用作蝕刻劑。在操作411中以及在整個(gè)⑶E’415的循環(huán)中，工藝溫度保持恒定(等溫)。在一些實(shí)施例中，工藝溫度在約400°C至約620°C的范圍內(nèi)。在一些實(shí)施例中，在操作411中以及在整個(gè)⑶E’415循環(huán)中，工藝壓力保持恒定(等壓)。在一些實(shí)施例中，工藝壓力的范圍在約5托至約300托之間。
[0076]在一些實(shí)施例中，沉積操作412的工藝時(shí)間的范圍在約I秒至約10秒之間，并且蝕刻操作414的工藝時(shí)間的范圍在約I秒至約10秒之間。在一些實(shí)施例中，凈化操作413和凈化操作415的工藝時(shí)間的范圍在約I秒至約10秒之間。通過使用Cl2，蝕刻時(shí)間大大減少，從上述使用HCl和GeH4的工藝所用的約40秒至約100秒的時(shí)間范圍減少至約I秒至約10秒的時(shí)間范圍。圖5B示出了在S1:C層501上方形成S1:CP層502。在一些實(shí)施例中，S1:CP層502的厚度范圍在約Inm至約3.5nm之間。
[0077]一旦完成⑶E’ 415，就完成了⑶E-1410并且接著進(jìn)行⑶E_i420以進(jìn)一步生長外延且含硅的材料215，其對于圖4A至圖4B的實(shí)施例來說是S1:CP。如上所述，外延含硅材料215需要滿足更低的電阻率和足夠的碳濃度的目標(biāo)。在一些實(shí)施例中，η型摻雜物(諸如P或As)的濃度范圍在約lE20atoms/cm3至約7E20atoms/cm3之間，并且材料215的碳濃度等于或大于約1.2%。碳和η型摻雜物(諸如P)競相與Si鍵合以形成摻有碳和磷的含硅材料215。為了采用⑶E-1420(使用Cl2作為蝕刻劑)工藝在含硅材料215中具有足夠的P摻雜物，需要浸泡(soak)在η型摻雜物(或磷/P)中。
[0078]圖4C示出了根據(jù)一些實(shí)施例的⑶E_i420開始于P浸泡操作421，接著進(jìn)行上述的⑶E’ 415。在P-浸泡操作421中，諸如PH3的含磷前體用來使襯底的表面(包括位于凹槽210上的層502的表面)浸滿含磷前體，以這種方式提供了磷。圖5C示出了在一些實(shí)施例中層502的表面覆蓋有含磷前體。通過使含磷前體浸透層502的表面，足夠量的P與碳(C)共同被吸收至含硅材料215 (或S1:CP)中以達(dá)到目標(biāo)濃度?？墒褂幂d氣，諸如惰性氣體或與反應(yīng)體不發(fā)生反應(yīng)的氣體。所用載氣的實(shí)例包括但不限于He、Ar、Ne、Xe和N2。在一些實(shí)施例中，P浸泡操作421的工藝時(shí)間范圍在約I秒至約5秒之間。在一些實(shí)施例中，P浸泡操作421也在與操作410相同的溫度和壓力下進(jìn)行。
[0079]以上已描述了 P浸泡操作421之后的操作⑶E’415。根據(jù)一些實(shí)施例，如圖所示，在⑶E’415結(jié)束時(shí)，在S1:CP層502上方形成S1:CP層503。由于P浸泡操作421在形成S1:CP層503之前進(jìn)行，因此S1:CP層503中的P濃度高于S1:CP層502中的P濃度。⑶E-1420工藝重復(fù)數(shù)次直至達(dá)到目標(biāo)厚度D2。例如，重復(fù)4次(N=5)⑶E-1420。圖5E示出了根據(jù)一些實(shí)施例的位于凹槽210的蝕刻后的表面217上方的多個(gè)層。圖5E示出了形成在S1:CP層502上方的四個(gè)S1:CP層503，而S1:CP層502沉積在S1:C層501上方。在一些實(shí)施例中，S1: CP層503的厚度范圍在約Inm至約3.5nm之間。
[0080]用于執(zhí)行A⑶E工藝的工藝室從側(cè)面向工藝室提供反應(yīng)氣體以供給位于晶圓表面上方的反應(yīng)氣體。圖6A示出了根據(jù)一些實(shí)施例的用于執(zhí)行以上所述A⑶E工藝的工藝室600的側(cè)視圖。晶圓610位于襯底支撐件620上。反應(yīng)氣體噴射器630從腔室600的側(cè)面向襯底610的表面提供反應(yīng)氣體。襯底支撐件620被配置為旋轉(zhuǎn)以提高膜生長的均勻度。由于工藝氣體是從工藝室的側(cè)面引入，所以襯底支撐件能夠旋轉(zhuǎn)是必要的。
[0081]圖6B示出了根據(jù)一些實(shí)施例的圖6A的工藝室600的頂視圖。根據(jù)一些實(shí)施例，圖6B示出了氣體噴射器630包括沉積氣體噴射器630d和蝕刻氣體噴射器630E。圖6B還示出了根據(jù)一些實(shí)施例的晶圓610在加工期間按照箭頭所示的旋轉(zhuǎn)方向而旋轉(zhuǎn)。具有此配置的工藝室的實(shí)例是由荷蘭阿爾默勒市的ASM國際有限公司所生產(chǎn)的Intrepid?系統(tǒng)。如上所述，在蝕刻含硅材料215時(shí)，Cl2比HCl更具活性。如果采用HCl工藝所用的轉(zhuǎn)速，由于Cl2具有更高的化學(xué)蝕刻速率，則晶圓的邊緣部分將具有較低的沉積速率。研究表明，通過提高工藝期間的晶圓轉(zhuǎn)速，可以增大整個(gè)晶圓的沉積均勻度。在一些實(shí)施例中，ACDE工藝的晶圓轉(zhuǎn)速范圍在約50RPM (每分鐘轉(zhuǎn)數(shù))至約120RPM之間。
[0082]根據(jù)一些實(shí)施例，在A⑶E工藝之后，選擇性外延生長(SEG)工藝可用來沉積附加的含硅膜以填充剩余的凹槽210?？蛇x地，上述A⑶E400工藝可用來填補(bǔ)剩余的凹槽210。根據(jù)一些實(shí)施例，SEG工藝比A⑶E400工藝具有更快的生長速率。SEG是一種選擇性沉積工藝并且由此工藝形成的含硅膜沉積在諸如層215的外延含硅膜上。SEG工藝同時(shí)應(yīng)用沉積和蝕刻。在一些實(shí)施例中，外延的含硅層216的表面與硅襯底表面230平齊。在一些實(shí)施例中，如圖2E所示，含硅層216的表面高于硅襯底表面230。
[0083]在一些實(shí)施例中，在與A⑶E400工藝相同的工藝室內(nèi)執(zhí)行SEG工藝。所用的工藝氣體與A⑶E400工藝所用的氣體相同。在SEG工藝中，同時(shí)將沉積和蝕刻氣體引入到工藝室中。在一些實(shí)施例中，SEG工藝的工藝溫度和工藝壓力與A⑶E400工藝所用的工藝溫度和工藝壓力相同。在一些實(shí)施例中，SEG工藝所用的反應(yīng)氣體和載氣的工藝流量范圍類似于A⑶E400工藝所用氣體的流量范圍。在一些實(shí)施例中，SEG所用的蝕刻氣體變?yōu)镠Cl。
[0084]如上所述，HCl或Cl2可以用作SEG工藝的蝕刻劑。在一些實(shí)施例中，在形成NMOS器件的源極和漏極區(qū)的過程中，PMOS區(qū)覆有SiN層。A⑶E400工藝中使用的Cl2似乎會(huì)改變SiN的表面并且惡化SEG工藝的外延選擇性從而引起粒子問題。在一些實(shí)施例中，在A⑶E400和SEG工藝之間執(zhí)行專門的蝕刻以解決粒子問題。圖7示出了根據(jù)一些實(shí)施例的工藝流程700，其中，專門的蝕刻715介于以上所述的A⑶E710和SEG720之間。A⑶E710與上述的A⑶E400相同。SEG720在上文中也已被描述。蝕刻工藝715將HCl或Cl2用作蝕刻氣體。在一些實(shí)施例中，在與A⑶E710和SEG720相同的溫度和壓力(等溫和等壓)下執(zhí)行蝕刻工藝715。蝕刻氣體的流速范圍在約20sccm至約200sccm之間。蝕刻時(shí)間的范圍在約100秒至約900秒之間。結(jié)果表明，專門的蝕刻715能夠解決粒子問題。蝕刻工藝有可能去除Cl2蝕刻中產(chǎn)生的蝕刻殘留物或者重組(re-condit1n)襯底表面，從而抑制或防止粒子的形成。
[0085]除了使用上述的專門蝕刻715以外，研究還表明，SEG工藝的蝕刻/沉積(E/D)的比率可以控制A⑶E400工藝過程中由于使用Cl2而形成的粒子量。使用更高的E/D比率可以將粒子數(shù)量減少至零。然而，使用更高的E/D比率也降低了膜的形成速率。因此，在選擇E/D的操作比率時(shí)，需要保持平衡。在一些實(shí)施例中，E/D比率被定義諸如HCl的蝕刻氣體的流量與諸如MMS的含硅氣體的流量的比率。在一些實(shí)施例中，E/D比率的范圍在約0.03至約0.1之間。研究表明，在這一范圍內(nèi)的SEG工藝的E/D操作比率所產(chǎn)生的S1: CP膜沒有粒子并且具有良好的生產(chǎn)能力。
[0086]如上所述，在一些實(shí)施例中，方法100在操作130之后還包括退火操作140。退火操作140可以用來激活摻雜物和/或?qū)诫s物驅(qū)入到輕摻雜漏極(LDD)區(qū)。熱退火可以利用快速熱處理(RTP)退火、尖峰退火、毫秒級(jí)退火、激光退火或它們的組合。
[0087]在一些實(shí)施例中，退火工藝?yán)枚?jí)預(yù)熱毫秒級(jí)退火。在一些實(shí)施例中，首先，襯底102進(jìn)行預(yù)熱并且被加熱至約400°C至約600°C的溫度范圍之間，并且持續(xù)時(shí)間的范圍在約2秒至約20秒之間。然后，晶圓在約700°C至約900°C的溫度范圍內(nèi)進(jìn)行持續(xù)時(shí)間在約I秒至約20秒之間的第二預(yù)熱。在第二階段預(yù)熱的中間點(diǎn)處，通過毫秒級(jí)退火迅速將晶圓的溫度升高至峰值退火溫度。例如，如果第二階段預(yù)熱的預(yù)熱持續(xù)時(shí)間是4秒，則在第二階段預(yù)熱的2秒之后，晶圓的溫度升高至峰值退火溫度。諸如氙(Xe)氣弧光燈或氬(Ar)氣弧光燈的閃光退火燈可以用來實(shí)現(xiàn)這樣的溫度快速上升。第二階段預(yù)熱再延續(xù)2秒。根據(jù)一些實(shí)施例，毫秒級(jí)退火的峰值溫度范圍在約950°C至1200°C之間并且持續(xù)約Ims至約40ms的時(shí)間。
[0088]除了使摻雜物激活以外，熱退火140也將諸如P的η型摻雜物從層503驅(qū)入至S1: C層501并且還驅(qū)入至S1:CP層502中，相比于層503，S1:CP層502具有較少的摻雜物。熱退火使得層501和層502中的摻雜物濃度基本上等于層503中的摻雜物濃度
[0089]在2011 年 7 月 15 日提交的標(biāo)題為 “Methods of Anneal After Deposit1n ofGate Layers”的美國專利申請第13/183，909號(hào)(代理卷號(hào)TSM2010-0607)中對數(shù)個(gè)示例性退火工藝進(jìn)行了詳細(xì)描述，其全部內(nèi)容結(jié)合于此。然而，可以修改工藝條件以適合本發(fā)明的需求。
[0090]使用退火操作140將摻雜物驅(qū)入至輕摻雜漏極(LDD)區(qū)可有利于諸如鰭式場效應(yīng)晶體管(FinFET)的先進(jìn)技術(shù)。在2013年3月13日提交的標(biāo)題為“Mechanisms for DopingLightly-Doped-Drain(LDD)Reg1ns of FinFET Devices” 的美國專利申請第 61/780，784號(hào)(代理卷號(hào)TSM2012-1386P)中包含了對這一申請的具體描述，其全部內(nèi)容結(jié)合于此。然而，可以修改工藝條件以適合本發(fā)明的需求。
[0091]以上所述實(shí)施例的機(jī)制在于使用以P作為摻雜物的N型器件。然而，也可以使用其他類型的N型摻雜物。此外，也可以將該機(jī)制修改從而應(yīng)用于具有P型摻雜物的P型器件。
[0092]形成所述場效應(yīng)晶體管(FET)的源極/漏極區(qū)域的機(jī)制的實(shí)施例在S/D區(qū)的外延形成過程中，將Cl2用作蝕刻劑。該機(jī)制包括使用非對稱循環(huán)沉積和蝕刻(AOTE)工藝來形成準(zhǔn)備層使得接下來的具有晶體管摻雜物的外延層能夠進(jìn)行外延生長。該機(jī)制還包括用含摻雜物的前體來浸泡襯底的表面使得在S/D區(qū)的外延生長過程中，能夠充分結(jié)合晶體管摻雜物。通過將Cl2用作蝕刻劑，該機(jī)制同樣使得S/D區(qū)的外延生長具有高生產(chǎn)能力。
[0093]在一些實(shí)施例中，提供了一種形成集成電路的方法。該方法包括在襯底上方形成多個(gè)柵極結(jié)構(gòu)，并且去除部分襯底以形成與多個(gè)柵極結(jié)構(gòu)鄰近的凹槽。該方法還包括在凹槽中沉積外延含硅層，并且沉積外延含硅層使用非對稱循環(huán)沉積和蝕刻(A⑶E)工藝。A⑶E工藝將Cl2用作蝕刻劑并且A⑶E工藝包括第一⑶E單位循環(huán)(⑶E-1)工藝和后續(xù)的⑶E單位循環(huán)(⑶E-1)。第一⑶E單位循環(huán)(⑶E-1)工藝和后續(xù)的⑶E單位循環(huán)是不同的，并且重復(fù)數(shù)次后續(xù)的⑶E單位循環(huán)直至達(dá)到最終厚度。
[0094]在其他一些實(shí)施例中，提供了一種形成集成電路的方法。該方法包括在襯底上方形成多個(gè)柵極結(jié)構(gòu)，并且去除部分襯底以形成與多個(gè)柵極結(jié)構(gòu)鄰近的凹槽。該方法還包括在凹槽中沉積外延含硅層，并且沉積外延含硅層使用非對稱循環(huán)沉積和蝕刻(ACDE)工藝。A⑶E工藝將Cl2用作蝕刻劑并且A⑶E工藝包括第一⑶E單位循環(huán)(⑶E-1)工藝和后續(xù)的⑶E單位循環(huán)(⑶E-1)。第一⑶E單位循環(huán)(⑶E-1)工藝和接下來的⑶E單位循環(huán)是不同的，并且重復(fù)數(shù)次后續(xù)的CDE單位循環(huán)直至達(dá)到最終厚度。該方法還包括通過實(shí)施選擇性外延生長(SEG)來沉積另一個(gè)外延含硅層。該SEG包括同時(shí)沉積和蝕刻，其中，蝕刻氣體與沉積氣體的比率的范圍在約0.03至約0.1之間。
[0095]在又一些實(shí)施例中，提供了一種集成電路。該集成電路包括位于襯底上方的柵極結(jié)構(gòu)以及設(shè)置在與柵極結(jié)構(gòu)鄰近的凹槽上方的含硅材料結(jié)構(gòu)。含硅材料結(jié)構(gòu)包括外延層，并且該外延層具有等于或小于約0.6m Qcm的電阻率。外延層摻有碳和磷，并且碳的濃度等于或大于約1.2原子百分比。磷的濃度范圍在約lE20atoms/cm3至約7E20atoms / cm3之間。
[0096]以上概括了幾個(gè)實(shí)施例的特征，使得本領(lǐng)域的技術(shù)人員可以更好地了解本發(fā)明各個(gè)的方面。本領(lǐng)域的技術(shù)人員應(yīng)該明白，他們可以很容易地把本發(fā)明作為設(shè)計(jì)或修改其他工藝和結(jié)構(gòu)的基礎(chǔ)以實(shí)現(xiàn)與本發(fā)明所述實(shí)施例相同的目的和/或達(dá)到與本發(fā)明所述實(shí)施例相同的優(yōu)點(diǎn)。本領(lǐng)域技術(shù)人員還應(yīng)該認(rèn)識(shí)到，這樣的等同結(jié)構(gòu)不脫離本發(fā)明的范圍和精神，并且在不背離本發(fā)明的范圍和精神的條件下，他們可以對本發(fā)明做出各種改變、替代和變化。
【權(quán)利要求】
1.一種形成集成電路的方法，所述方法包括: 在襯底上方形成多個(gè)柵極結(jié)構(gòu)； 去除部分所述襯底以形成與相應(yīng)的所述多個(gè)柵極結(jié)構(gòu)相鄰的凹槽；以及 在所述凹槽中沉積外延含硅層，其中，沉積所述外延含硅層使用非對稱循環(huán)沉積和蝕刻(AOTE)工藝，所述A⑶E工藝將Cl2用作蝕刻劑，所述A⑶E工藝包括第一⑶E單位循環(huán)(⑶E-1)工藝和后續(xù)的⑶E單位循環(huán)(⑶E-1)，所述第一⑶E單位循環(huán)與所述后續(xù)的⑶E單位循環(huán)不同，并且重復(fù)數(shù)次所述后續(xù)的⑶E單位循環(huán)直至達(dá)到最終的厚度。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述第一CDE單位循環(huán)形成摻碳的含硅層。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述摻碳的含硅層的厚度范圍在約Inm至約5nm之間。
4.根據(jù)權(quán)利要求1所述的方法，其中，在所述第一CDE單位循環(huán)之后實(shí)施的所述后續(xù)的CDE單位循環(huán)開始于以含晶體管摻雜物的前體浸透所述襯底的表面的工藝。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述⑶E-1和⑶E-1工藝均包括循環(huán)沉積和蝕刻(OTE)工藝，并且在蝕刻工藝中使用所述Cl2。
6.根據(jù)權(quán)利要求5所述的方法，其中，所述CDE工藝的蝕刻操作的持續(xù)時(shí)間的范圍在約I秒至約5秒之間。
7.根據(jù)權(quán)利要求1所述的方法，其中，在所述沉積工藝操作之后，所述外延含硅層包括多層，所述多層中的至少一層不同于所述多層中的至少另一層。
8.根據(jù)權(quán)利要求1所述的方法，還包括: 實(shí)施熱退火，在所述熱退火之后，所述外延含硅層基本是均勻的。
9.一種形成集成電路的方法，所述方法包括: 在襯底上方形成多個(gè)柵極結(jié)構(gòu)； 去除部分所述襯底以形成與所述多個(gè)柵極結(jié)構(gòu)相鄰的凹槽； 在所述凹槽中沉積外延含硅層，其中，沉積所述外延含硅層使用非對稱循環(huán)沉積和蝕刻(AOTE)工藝，所述A⑶E工藝將Cl2用作蝕刻劑，所述A⑶E工藝包括第一⑶E單位循環(huán)(⑶E-1)工藝和后續(xù)的⑶E單位循環(huán)(⑶E-1)，所述第一⑶E單位循環(huán)與所述后續(xù)的⑶E單位循環(huán)不同，重復(fù)數(shù)次所述后續(xù)的⑶E單位循環(huán)直至達(dá)到最終的厚度；以及 通過實(shí)施選擇性外延生長(SEG)工藝來沉積另一個(gè)外延含硅層，所述SEG工藝包括同時(shí)沉積和蝕刻，蝕刻氣體與沉積氣體的比率范圍在約0.03至約0.1之間。
10.一種集成電路，包括: 柵極結(jié)構(gòu)，位于襯底上方；以及 含硅材料結(jié)構(gòu)，位于與所述柵極結(jié)構(gòu)相鄰的凹槽的上方，所述含硅材料結(jié)構(gòu)包括外延層，所述外延層具有等于或小于約0.6πιΩ Cm的電阻率，并且所述外延層摻有碳和磷，碳的濃度等于或大于約1.2原子百分比，并且磷的濃度范圍在約lE20atoms/cm3至約7E20atoms/cm3 之間。
【文檔編號(hào)】H01L27/092GK104051341SQ201310344043
【公開日】2014年9月17日 申請日期:2013年8月8日 優(yōu)先權(quán)日:2013年3月13日
【發(fā)明者】蔡俊雄, 陳燦耀, 柯建安 申請人:臺(tái)灣積體電路制造股份有限公司