專利名稱：階梯式柵氧化層的制造方法及半導體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別涉及階梯式柵氧化層的制造方法以及包括
階梯式柵氧化層的半導體器件。
背景技術(shù)：
橫向擴散金屬氧化物半導體(L匿0S)器件具有輸出功率大、線性好、失真小、熱穩(wěn) 定性好等顯著優(yōu)點，因此大量應用于數(shù)字電視、醫(yī)療診斷器械、移動通訊等領(lǐng)域。特別是移 動通訊領(lǐng)域，在應用于個人通信系統(tǒng)，如GSM、EDGE、WCDMA，的基站中，射頻(RF)功率放大器 是關(guān)鍵部件。對于這些功率放大器，U)MOS晶體管是現(xiàn)在的技術(shù)首選，因為它們擁有優(yōu)異的 高功率、增益和線性。為了滿足新的通信標準所施加的要求，U)MOS晶體管的性能在尺寸持 續(xù)不斷縮小的同時正經(jīng)歷著連續(xù)不斷的提高。 —般，在某些L匿OS晶體管中，在不同的區(qū)域需要不同的電壓，故會采用階梯式柵 氧化層(G0X)結(jié)構(gòu)。所謂階梯式柵氧化層結(jié)構(gòu)，就是在半導體襯底上形成有厚度不一的多 種柵氧化層。以圖1至圖4為例，其顯示現(xiàn)有技術(shù)中在L匿0S晶體管的半導體襯底上依序 形成包括二種柵氧化層的階梯式柵氧化層結(jié)構(gòu)的流程圖。如圖l所示，提供有半導體襯底 100，半導體襯底100具有摻雜區(qū)域，并形成有用于作隔離的場氧化結(jié)構(gòu)(F0X) 101。首先，在 半導體襯底100上形成一層厚度較大的第一柵氧化層102。接著，在第一柵氧化層102的 部分區(qū)域施加掩膜，例如光刻膠層103，并顯露出部分第一柵氧化層102，形成如圖2所示的 結(jié)構(gòu)。接著，通過等離子蝕刻去除第一柵氧化層102中的露出部分，并得以暴露出半導體襯 底，形成如圖3所示的結(jié)構(gòu)。接著，去除光刻膠層103，并在圖3中所露出的半導體襯底中形 成一層厚度較小的第二柵氧化層104，形成如圖4所示的結(jié)構(gòu)，在半導體襯底100上即形成 具有二種厚度尺寸的階梯式柵氧化層結(jié)構(gòu)。 可以看出，在上述制造過程中，是先在整個半導體襯底IOO上形成厚度較大的第 一柵氧化層102，之后再去除部分第一柵氧化層102并在去除掉第一柵氧化層102的半導體 襯底600上形成厚度較小的第二柵氧化層104。該制造工藝存在的缺點是在于l，在一開 始形成第一柵氧化層102時會消耗掉一部分半導體襯底內(nèi)的硅材質(zhì)以及摻雜物，這樣到后 續(xù)形成第一柵氧化層102時，對應的半導體襯底內(nèi)硅材質(zhì)以及摻雜物濃度會減少，影響工 藝要求。而且，在第一柵氧化層102與第二柵氧化層104的厚度差異越大時，硅材質(zhì)以及摻 雜物的損耗就越大，影響就顯得越是明顯。有時為了滿足工藝要求，需要在形成第二柵氧化 層104之前，額外增加再摻雜的步驟，會相應增加工藝時間及生產(chǎn)成本。2，通過蝕刻去除第 一柵氧化層102中的露出部分時，往往會同時影響到周邊的場氧化層，例如其上表面的一 部分會被蝕刻掉，使其產(chǎn)生缺損，影響場氧化層本身用于隔離有源區(qū)的隔離效果。3，通過上 述工藝形成的第一柵氧化層102與第二柵氧化層104，二者的交接處呈垂直的階梯狀，電學 性能會在該交界面產(chǎn)生突變，造成電性失效，影響U)MOS晶體管的工作性能。
發(fā)明內(nèi)容
本發(fā)明解決的問題是在階梯式柵氧化層的制造工藝中，如何防止硅以及摻雜物 的損耗以及破壞周邊元器件結(jié)構(gòu)的問題。 為解決上述問題，本發(fā)明提供一種階梯式柵氧化層的制造方法，包括提供半導體 襯底；在所述半導體襯底上形成掩膜層；圖形化掩膜層至暴露半導體襯底；在所述露出的 半導體襯底上形成第一柵氧化層；去除掩膜層至暴露半導體襯底，在所述露出的半導體襯 底上形成第二柵氧化層。 可選地，所述掩膜層包括光刻膠層。 可選地，所述掩膜層包括襯墊層和硬掩膜層。 可選地，所述襯墊層為包括氧化硅或氮氧化硅的氧化物層。 可選地，所述氧化物層的厚度為10埃 200埃。 可選地，所述硬掩膜層為包括氮化硅的氮化物層。 可選地，所述氮化物層的厚度為400埃 1500埃。 可選地，第一柵氧化層的材質(zhì)為氧化硅或氮氧化硅，第二柵氧化層的材質(zhì)為氧化 硅或氮氧化硅。 可選地，所述第一柵氧化層具有比第二柵氧化層更厚的厚度。 可選地，所述第一柵氧化層和第二柵氧化層是通過沉積工藝或原位蒸汽生成工藝 而形成的。 可選地，所述原位蒸汽生成工藝所需的溫度為800攝氏度 1200攝氏度。 可選地，當通過原位蒸汽生成工藝形成第一柵氧化層和第二柵氧化層時，所述第
一柵氧化層在與第二柵氧化層相接的交接處呈鳥嘴狀或凸緣狀。 可選地，所述第一柵氧化層的厚度為400埃 1500埃，而第二柵氧化層的厚度為 10埃 200埃。 本發(fā)明另提供一種半導體器件，其中，在半導體襯底上具有包括第一柵氧化層和
第二柵氧化層的階梯式柵氧化層，所述第一柵氧化層具有比第二柵氧化層更厚的厚度，其
中，所述第一柵氧化層在與第二柵氧化層相接的交接處呈鳥嘴狀或凸緣狀。 可選地，第一柵氧化層的材質(zhì)為氧化硅或氮氧化硅，第二柵氧化層的材質(zhì)為氧化
硅或氮氧化硅。 可選地，所述第一柵氧化層和第二柵氧化層是通過原位蒸汽生成工藝而形成的。
可選地，所述原位蒸汽生成工藝所需的溫度為800攝氏度 1200攝氏度。
可選地，所述第一柵氧化層的厚度為400埃 1500埃，而第二柵氧化層的厚度為 10埃 200埃。 本發(fā)明技術(shù)方案主要是在半導體襯底上依序形成第一柵氧化層和第二柵氧化層， 相對現(xiàn)有技術(shù)中先在整個半導體襯底上形成第一柵氧化層再去除部分并在露出的半導體 襯底上形成第二柵氧化層的步驟，從而避免因形成柵氧化層并再予以去除所造成的半導體 襯底內(nèi)硅材質(zhì)以及摻雜物濃度會減少以及場氧化層產(chǎn)生缺損的問題。 另外，本發(fā)明技術(shù)方案所形成的階梯式柵氧化層結(jié)構(gòu)，第一柵氧化層在與第二柵 氧化層相接的交接處呈鳥嘴狀或凸緣狀，從而使得第一柵氧化層與第二柵氧化層實現(xiàn)平滑 過渡，與現(xiàn)有技術(shù)中二個柵氧化層之間是直角階梯狀相比，可相對提高半導體器件的電學性能及良率。
圖1至圖4為現(xiàn)有技術(shù)形成階梯式柵氧化層的示意圖； 圖5為本發(fā)明一個實施方式中形成階梯式柵氧化層的方法流程圖； 圖6至圖9為按照圖5所示流程形成階梯式柵氧化層的示意圖。
具體實施例方式
發(fā)明人發(fā)現(xiàn)，如圖4所示，由于現(xiàn)有的階梯式柵氧化層結(jié)構(gòu)的制造工藝是先在整 個半導體襯底100上形成厚度較大的第一柵氧化層102，之后再去除部分第一柵氧化層102 并在去除掉第一柵氧化層102的半導體襯底600上形成厚度較小的第二柵氧化層104。其 中，在某些區(qū)域(即最終形成第二柵氧化層104的區(qū)域)進行了一次形成第一柵氧化層102 并再予以去除的多余步驟，由此造成半導體襯底內(nèi)硅材質(zhì)以及摻雜物濃度會減少、以及場 氧化層產(chǎn)生缺損的問題；另外，由于現(xiàn)有的階梯式柵氧化層結(jié)構(gòu)的制造工藝中，第一柵氧化 層102與第二柵氧化層104的交界面是呈垂直的階梯狀，電學性能會在該交界面產(chǎn)生突變， 從而導致最終形成的L匿OS晶體管的電學性能下降。 因此，在制造階梯式柵氧化層結(jié)構(gòu)時，為防止上述缺陷的產(chǎn)生，本發(fā)明先在所述半 導體襯底上形成掩膜層，圖形化掩膜層至暴露半導體襯底，在所述露出的半導體襯底上形 成第一柵氧化層，去除掩膜層至暴露半導體襯底并在露出的半導體襯底上形成第二柵氧化 層，從而避免半導體襯底內(nèi)硅材質(zhì)以及摻雜物濃度會減少、以及場氧化層產(chǎn)生缺損的問題。
下面結(jié)合附圖對本發(fā)明的內(nèi)容進行詳細說明。 如圖5所示，以制造閃存存儲器為例，所述階梯式柵氧化層的制造方法包括如下 步驟 S100，提供半導體襯底； S101，在所述半導體襯底上形成掩膜層； S102，圖形化掩膜層至暴露半導體襯底； S103，在露出的半導體襯底上形成第一柵氧化層； S104，去除掩膜層至暴露半導體襯底，在露出的半導體襯底上形成第二柵氧化層。
如圖6所示，執(zhí)行步驟S100，提供半導體襯底600。其中，所述半導體襯底600可 以為形成有半導體器件的硅、形成有半導體器件的絕緣體上硅(SOI)、或者為形成有半導體 器件的II-VI或者III V族化合物半導體。 在半導體襯底600上形成有場氧化層601，該場氧化層601是用于起到隔離有源區(qū) 的作用，其是通過選擇性氧化工藝完成的。因形成場氧化層601的工藝已為本領(lǐng)域技術(shù)人 員所熟知，故在此不再贅述。 另外，在半導體襯底600內(nèi)進行等離子體注入而形成有摻雜區(qū)域。對于LDMOS 晶體管來講， 一般采用帶有n阱漂移區(qū)和場極板的結(jié)構(gòu)，該器件的源區(qū)和漏區(qū)摻雜濃度為 1 X 102°cm—3，結(jié)深為0. 5 ii m ;襯底摻雜濃度為1 X 1015cm—3， p阱摻雜濃度為1. 5X 1017cm—3，結(jié) 深為1. 5 ii m ;漂移區(qū)摻雜濃度為7. 5X 1016cm-3，結(jié)深為2 y m，長度為7. 5 y m ;溝道長度為 1. 5 ii m，場極板為2. 5 ii m，柵氧化層厚度為20nm，場氧化層為500nm。因該摻雜注入制作工
6藝已為本領(lǐng)域技術(shù)人員所熟知，故在此不再贅述。為了簡化，此處僅以一空白半導體襯底 600圖示，在此不應過分限制本發(fā)明的保護范圍。 然后執(zhí)行步驟S101 ，在半導體襯底600上形成掩膜層。在本實施例中，所述掩膜層 可以包括在半導體襯底600上依序形成的襯墊層602和硬掩膜層603。
襯墊層602為氧化物層，主要是用于在半導體襯底600與掩膜層603之間起到緩 沖作用，緩沖硬掩膜層603的張力，使得硬掩膜層603可更好地形成于半導體襯底600上。 現(xiàn)有技術(shù)中，制造襯墊層602的材質(zhì)可以例如是氧化硅或氮氧化硅，其形成的方法例如是 熱氧化法，即在高溫環(huán)境下，將半導體襯底600暴露在含氧環(huán)境中。該工藝通常在爐管中實 現(xiàn)。通常形成的襯墊層502的厚度都在幾十埃左右，例如10埃 100埃。制造襯墊層602 的工藝已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。 硬掩膜層603為氮化物層，其材質(zhì)一般為氮化硅?，F(xiàn)有技術(shù)中，形成硬掩膜層603 的工藝是化學氣相沉積(Chemical V即our D印osition， CVD)法，通常形成的硬掩膜層 603的厚度大約為幾百埃，例如200埃 1000埃。上述的沉積工藝的溫度一般為550°C 750。C，壓力約0. 1Torr 0. 5Torr(lTorr = 133. 32Pa)。制造硬掩膜層603的工藝已為本 領(lǐng)域技術(shù)人員所熟知，在此不再贅述。 需說明的是，在本實施例中，所述掩膜層包括襯墊層和硬掩膜層，但并不以此為 限，在其他實施例中，所述掩膜層也可以是例如光刻膠層，應具有類似的掩膜作用。
然后執(zhí)行步驟S102，圖形化硬掩膜層603和襯墊層602至暴露半導體襯底600，定 義出后續(xù)待形成的第一柵氧化層的位置的開口 604，形成如圖7所示的結(jié)構(gòu)。圖形化襯墊層 602和硬掩膜層603 —般采用等離子蝕刻的方法，即以含氟的化合物，如CF4和/或CHF3等 作為主氣體源形成的等離子體蝕刻圖形化襯墊層602和硬掩膜層603。等離子處理的工藝 已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。 接著執(zhí)行步驟S103，在所述露出的半導體襯底600上形成第一柵氧化層605，形成 如圖8所示的結(jié)構(gòu)。在本實施例中，第一柵氧化層605的材質(zhì)為氧化硅或氮氧化硅，其厚度 為400 ±矣 1500埃。 第 一 柵氧化層605既可以通過沉積工藝，也可以通過原位蒸汽生成 (In-SituSteam Generation, ISSG)工藝而形成。在本實施例中，優(yōu)選為原位蒸汽生成工藝。 具體來講，是在通常的氧氣氣氛里摻入了恒量的氫氣(具有氧和氫氧根的氛圍)，在800攝 氏度 1200攝氏度的高溫下產(chǎn)生類似于爆燃的化學反應，所述反應會產(chǎn)生大量的氣相活 性自由基，其中主要是易于與硅原子反應的原子氧，由于原子氧的強氧化作用，在半導體襯 底600上形成第一柵氧化層605 (即氧化硅)，最終得到的第一柵氧化層605內(nèi)缺陷少，均勻 性較高，硅氧界面平滑。 另外，需特別說明的是，由于在通過原位蒸汽生成工藝形成第一柵氧化層605的 過程中，在氧化過程中氧化除了在垂直于半導體襯底的方向進行之外，也會在平行于半導 體襯底的側(cè)向進行。具體來講，開口 604的相對二邊緣在形成第一柵氧化層605時，會氧化 掉臨近開口 604處的一小部分襯墊層602，使得從整體上看來第一柵氧化層605部分嵌入 襯墊層602。因此，最終形成的第一柵氧化層605的相對二端是呈凸起的鳥嘴狀或凸緣狀。 實際上二端的凸起的具體形狀(是尖的鳥嘴狀還是圓滑的凸緣狀)可通過調(diào)整所欲形成的 第一柵氧化層605的厚度和襯墊層602的厚度來實現(xiàn)，例如形成的襯墊層602的厚度很小，則形成的第一柵氧化層的相對二端則相對短淺且圓滑。 然后執(zhí)行步驟S104，去除襯墊層602和硬掩膜層603至暴露半導體襯底600，在露 出的半導體襯底600上形成第二柵氧化層606，形成如圖9所示的結(jié)構(gòu)。在本實施例中，第 二柵氧化層606的材質(zhì)為氧化硅或氮氧化硅，其厚度相對第一柵氧化層605來得要小，例如 為10埃 200埃。 其中，去除襯墊層602和硬掩膜層603可通過圖形化顯影來實現(xiàn)。 與形成第一柵氧化層605的制造工藝相類似，第二柵氧化層606既可以通過沉積
工藝，也可以通過原位蒸汽生成工藝而形成，在本實施例中，優(yōu)選為原位蒸汽生成工藝，所
述原位蒸汽生成工藝已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。這樣，當形成第二柵氧化
層606后，即可在半導體襯底600上形成有包括第一柵氧化層605和第二柵氧化層606的
階梯式柵氧化層，并且第一柵氧化層605在與第二柵氧化層606相接的交接處呈鳥嘴狀或
凸緣狀。 后續(xù)，即可在根據(jù)上述方法所形成的階梯式柵氧化層上形成柵極結(jié)構(gòu)，并最終制 成例如L匿OS晶體管。 需注意的是，在本實施例中，優(yōu)選地是先形成厚度較大的第一柵氧化層605，再形 成厚度較小的第二柵氧化層606。但并不以此為限，在其他實施例中，也可以先形成厚度較 小的第二柵氧化層606，再形成厚度較大的第一柵氧化層605，同樣可避免現(xiàn)有技術(shù)中因形 成柵氧化層并再予以去除所造成的半導體襯底內(nèi)硅材質(zhì)以及摻雜物濃度會減少、以及場氧 化層產(chǎn)生缺損的問題。不過，先形成厚度較大的第一柵氧化層605再形成厚度較小的第二 柵氧化層606的工藝步驟所形成的階梯式柵氧化層中第一柵氧化層605在與第二柵氧化層 606相接的交接處呈鳥嘴狀或凸緣狀，而先形成厚度較小的第二柵氧化層606再形成厚度 較大的第一柵氧化層605的工藝步驟所形成的階梯式柵氧化層中第二柵氧化層606在與第 一柵氧化層605相接的交接處呈鳥嘴狀或凸緣狀，相對而言，第一種工藝步驟中形成的階 梯式柵氧化層中二柵氧化層過渡更為平滑，電學性能更佳。 本發(fā)明技術(shù)方案主要是在半導體襯底上依序形成第一柵氧化層和第二柵氧化層
以制作階梯式柵氧化層結(jié)構(gòu)，相對現(xiàn)有技術(shù)中是先在整個半導體襯底上形成第一柵氧化
層、再在待形成第二柵氧化層的區(qū)域去除之前的第一柵氧化層、以及在待形成第二柵氧化
層的區(qū)域形成第二柵氧化層的方法，可避免因形成柵氧化層并再予以去除所造成的半導體
襯底內(nèi)硅材質(zhì)以及摻雜物濃度會減少、以及場氧化層產(chǎn)生缺損的問題。 另外，通過本發(fā)明技術(shù)方案所形成的階梯式柵氧化層結(jié)構(gòu)，其中第一柵氧化層的
相對二端是呈鳥嘴狀或凸緣狀，從而使得第一柵氧化層與第二柵氧化層實現(xiàn)平滑過渡，與
現(xiàn)有技術(shù)中二個柵氧化層之間是直角階梯狀相比，可相對提高電學性能。 雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)
人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應
當以權(quán)利要求所限定的范圍為準。
權(quán)利要求
一種階梯式柵氧化層的制造方法，其特征在于，包括提供半導體襯底；在所述半導體襯底上形成掩膜層；圖形化掩膜層至暴露半導體襯底；在所述露出的半導體襯底上形成第一柵氧化層；去除掩膜層至暴露半導體襯底，在所述露出的半導體襯底上形成第二柵氧化層。
2. 根據(jù)權(quán)利要求1所述階梯式柵氧化層的制造方法，其特征在于，所述掩膜層包括光 刻膠層。
3. 根據(jù)權(quán)利要求1所述階梯式柵氧化層的制造方法，其特征在于，所述掩膜層包括襯 墊層和硬掩膜層。
4. 根據(jù)權(quán)利要求3所述階梯式柵氧化層的制造方法，其特征在于，所述襯墊層為包括 氧化硅或氮氧化硅的氧化物層。
5. 根據(jù)權(quán)利要求4所述階梯式柵氧化層的制造方法，其特征在于，所述氧化物層的厚 度為10埃 200埃。
6. 根據(jù)權(quán)利要求3所述階梯式柵氧化層的制造方法，其特征在于，所述硬掩膜層為包 括氮化硅的氮化物層。
7. 根據(jù)權(quán)利要求6所述階梯式柵氧化層的制造方法，其特征在于，所述氮化物層的厚 度為400埃 1500埃。
8. 根據(jù)權(quán)利要求1所述階梯式柵氧化層的制造方法，其特征在于，第一柵氧化層的材 質(zhì)為氧化硅或氮氧化硅，第二柵氧化層的材質(zhì)為氧化硅或氮氧化硅。
9. 根據(jù)權(quán)利要求1所述階梯式柵氧化層的制造方法，其特征在于，所述第一柵氧化層 具有比第二柵氧化層更厚的厚度。
10. 根據(jù)權(quán)利要求1或9所述階梯式柵氧化層的制造方法，其特征在于，所述第一柵氧 化層和第二柵氧化層是通過沉積工藝或原位蒸汽生成工藝而形成的。
11. 根據(jù)權(quán)利要求IO所述階梯式柵氧化層的制造方法，其特征在于，所述原位蒸汽生 成工藝所需的溫度為800攝氏度 1200攝氏度。
12. 根據(jù)權(quán)利要求10所述階梯式柵氧化層的制造方法，其特征在于，當通過原位蒸汽 生成工藝形成第一柵氧化層和第二柵氧化層時，所述第一柵氧化層在與第二柵氧化層相接 的交接處呈鳥嘴狀或凸緣狀。
13. 根據(jù)權(quán)利要求9或12所述階梯式柵氧化層的制造方法，其特征在于，所述第一柵氧 化層的厚度為400埃 1500埃，第二柵氧化層的厚度為10埃 200埃。
14. 一種半導體器件，其中，在半導體襯底上具有包括第一柵氧化層和第二柵氧化層的 階梯式柵氧化層，所述第一柵氧化層具有比第二柵氧化層更厚的厚度，其特征在于，所述第 一柵氧化層在與第二柵氧化層相接的交接處呈鳥嘴狀或凸緣狀。
15. 根據(jù)權(quán)利要求13所述半導體器件，其特征在于，第一柵氧化層的材質(zhì)為氧化硅或 氮氧化硅，第二柵氧化層的材質(zhì)為氧化硅或氮氧化硅。
16. 根據(jù)權(quán)利要求13所述半導體器件，其特征在于，所述第一柵氧化層和第二柵氧化 層是通過原位蒸汽生成工藝而形成的。
17. 根據(jù)權(quán)利要求16所述半導體器件，其特征在于，所述原位蒸汽生成工藝所需的溫度為800攝氏度 1200攝氏度。
18.根據(jù)權(quán)利要求14或17所述半導體器件，其特征在于，所述第一柵氧化層的厚度為 400埃 1500埃，而第二柵氧化層的厚度為10埃 200埃。
全文摘要
一種階梯式柵氧化層的制造方法及半導體器件，其中，階梯式柵氧化層的制造方法包括提供半導體襯底；在所述半導體襯底上形成掩膜層；圖形化掩膜層至暴露半導體襯底；在露出的半導體襯底上形成第一柵氧化層；去除掩膜層至暴露半導體襯底，在露出的半導體襯底上形成第二柵氧化層。與現(xiàn)有技術(shù)相比，本發(fā)明階梯式柵氧化層的制造方法可避免半導體襯底內(nèi)硅材質(zhì)以及摻雜物濃度損耗以及場氧化層產(chǎn)生缺損的問題，并使得第一柵氧化層與第二柵氧化層可相對平滑地過渡，提高具有該階梯式柵氧化層的半導體器件的品質(zhì)。
文檔編號H01L29/423GK101740367SQ20081020354
公開日2010年6月16日 申請日期2008年11月27日 優(yōu)先權(quán)日2008年11月27日
發(fā)明者劉麗, 劉偉, 楊廣立, 滕麗華, 程勇, 蒲賢勇, 謝紅梅, 陳軼群, 高大為 申請人:中芯國際集成電路制造(上海)有限公司