溝槽柵功率mosfet結構及其制造方法
【專利摘要】本發(fā)明公開了一種溝槽柵功率MOSFET，導通區(qū)中包括：表面形成有外延層的半導體襯底，由阱區(qū)組成的溝道區(qū)，漂移區(qū)由溝道區(qū)底部的外延層組成；在漂移區(qū)中形成有由外延層圍成呈封閉式結構的第一溝槽，在第一溝槽中填充有多晶硅埋層，在多晶硅埋層和第一溝槽的側面、底部和頂部的外延層之間隔離有隔離介質層；導通區(qū)中的各第一溝槽和各第一溝槽之間的外延層呈交替排列的結構，在器件反向偏置時各多晶硅埋層對外延層進行橫向耗盡從而降低溝道區(qū)和漂移區(qū)的PN結的電場斜率，提高器件的反向擊穿耐壓并降低導通電阻。本發(fā)明還公開了一種溝槽柵功率MOSFET的制造方法。本發(fā)明能大幅度提高擊穿電壓并同時降低導通電阻。
【專利說明】
溝槽柵功率MOSFET結構及其制造方法
技術領域
[0001 ]本發(fā)明涉及一種半導體集成電路制造領域，特別是涉及一種溝槽柵功率MOSFET結構。本發(fā)明還涉及一種溝槽柵功率MOSFET的制造方法。
【背景技術】
[0002]如圖1所示，是現(xiàn)有溝槽柵功率MOSFET結構示意圖；器件結構包括:半導體襯底如娃襯底101，形成于半導體襯底101表面的外延層102，溝槽柵的溝槽形成于外延層102中，在溝槽的內側表面形成有柵介質層如柵氧化層103以及在內部填充有多晶硅并形成多晶硅柵104。器件包括導通區(qū)和位于導通區(qū)外側的柵極引出區(qū)，導通區(qū)和柵極引出區(qū)的溝槽相連通，各溝槽中的多晶硅柵104也互相連接在一起，其中在圖1中特意將柵極引出區(qū)中的多晶硅柵用標記104a標出。
[0003]體區(qū)105形成于外延層102的表面，體區(qū)105—般由阱區(qū)組成，被多晶硅柵104側面覆蓋的體區(qū)105表面用于形成溝道。
[0004]源區(qū)106形成于導通區(qū)中的體區(qū)105表面，且在導通區(qū)中源區(qū)106是采用普注形成的。
[0005]層間膜107覆蓋在外延層102的表面。接觸孔108穿過層間膜107和底部摻雜區(qū)連接。在層間膜107的頂部形成有正面金屬層110，正面金屬層110圖形化后形成柵極和源極?？梢钥闯?，柵極通過接觸孔108和底部的多晶娃柵104a連接，并能通過多晶娃柵104a連接位于導通區(qū)中的各多晶硅柵104。
[0006]源極通過接觸孔108和底部的源區(qū)106連接。而且為了實現(xiàn)源極和體區(qū)105的連接，源區(qū)106對應的接觸孔108的底部需要穿過所述源區(qū)106和體區(qū)105實現(xiàn)連接，且在該接觸孔108的底部形成有體區(qū)接觸區(qū)109，體區(qū)接觸區(qū)109用于和接觸孔108形成良好的歐姆接觸。
[0007]在半導體襯底101背面形成有漏區(qū)，在漏區(qū)的背面形成有背面金屬層并引出漏極。體區(qū)105底部的外延層102組成漂移區(qū)。
[0008]溝槽柵功率MOSFET的導通電阻由表面金屬即正面金屬層110及其接觸電阻，體區(qū)105的溝道電阻，源區(qū)106的電阻，漂移區(qū)電阻，漏區(qū)及背面接觸電阻等幾部分構成。為使溝槽柵功率MOSFET具有足夠高的擊穿電壓，漂移區(qū)通常采用輕摻雜的外延層102，故漂移區(qū)電阻在整個MOSFET導通電阻中占有很大比重。如果能在保證器件擊穿電壓的前提下降低漂移區(qū)電阻，則能大幅度提升器件性能。

【發(fā)明內容】

[0009]本發(fā)明所要解決的技術問題是提供一種溝槽柵功率M0SFET，能大幅度提高擊穿電壓并同時降低導通電阻。為此，本發(fā)明還提供一種溝槽柵功率MOSFET的制造方法。
[0010]為解決上述技術問題，本發(fā)明提供的溝槽柵功率MOSFET的導通區(qū)由多個原胞周期性排列組成，所述溝槽柵功率MOSFET的導通區(qū)中包括:
[0011]第一導電類型的半導體襯底，在所述半導體襯底表面形成有第一導電類型的外延層。
[0012]溝道區(qū)，由形成于所述外延層表面的第二導電類型的阱區(qū)組成。
[0013]漂移區(qū)由所述溝道區(qū)底部的所述外延層組成。
[0014]在所述漂移區(qū)中形成有第一溝槽，所述第一溝槽呈由所述外延層圍成的封閉式結構，在所述第一溝槽中填充有多晶硅埋層，在所述多晶硅埋層和所述第一溝槽的側面、底部和頂部的所述外延層之間隔離有隔離介質層。
[0015]所述導通區(qū)中的各所述第一溝槽和各所述第一溝槽之間的所述外延層呈交替排列的結構，在所述溝槽柵功率MOSFET反向偏置時各所述多晶硅埋層用于對所述外延層進行橫向耗盡從而能降低所述溝道區(qū)和所述漂移區(qū)的PN結的電場斜率，從而提高器件的反向擊穿耐壓并降低導通電阻。
[0016]進一步的改進是，所述導通區(qū)中各所述元胞的柵極結構包括:
[0017]第二溝槽，所述第二溝槽穿過所述溝道區(qū)。
[0018]在所述第二溝槽的底部表面形成有底部介質層，在所述第二溝槽的側面形成有柵介質層。
[0019]多晶硅填充于形成有所述底部介質層和所述柵介質層的所述第二溝槽中并組成多晶硅柵。
[0020]進一步的改進是，所述半導體襯底為硅襯底，所述外延層為硅外延層。
[0021]進一步的改進是，所述隔離介質層為場氧化層。
[0022]進一步的改進是，所述底部介質層和所述柵介質層都為氧化層。
[0023]進一步的改進是，通過匹配所述第一溝槽的間距、所述第一溝槽側面的所述隔離介質層的厚度以及所述外延層的摻雜濃度使得在器件反向偏置時各所述多晶硅埋層對各所述第一溝槽間的所述外延層完全耗盡。
[0024]進一步的改進是，所述導通區(qū)中各所述元胞還包括:
[0025]源區(qū)，由形成于所述阱區(qū)表面的第一導電類型的重摻雜區(qū)組成。
[0026]層間膜、接觸孔和正面金屬層，由所述正面金屬層圖形化形成源極和柵極;所述源極通過接觸孔和所述源區(qū)接觸，所述柵極通過接觸孔和所述多晶硅柵接觸。
[0027]漏區(qū)，由形成于所述半導體襯底背面的第一導電類型的重摻雜區(qū)組成，在所述漏區(qū)的背面形成有背面金屬層并作為漏極。
[0028]進一步的改進是，在和所述源區(qū)相接觸的接觸孔的底部形成有第二導電類型的重摻雜的阱區(qū)接觸區(qū)。
[0029]進一步的改進是，所述溝槽柵功率MOSFET為N型器件，第一導電類型為N型，第二導電類型為P型;或者，所述溝槽柵功率MOSFET為P型器件，第一導電類型為P型，第二導電類型為N型。
[0030]為解決上述技術問題，本發(fā)明提供的溝槽柵功率MOSFET的制造方法中的溝槽柵功率MOSFET的導通區(qū)由多個原胞周期性排列組成，溝槽柵功率MOSFET的導通區(qū)中的結構的形成步驟包括:
[0031]步驟一、提供具有第一導電類型的半導體襯底，在所述半導體襯底表面形成有第一導電類型的外延層。
[0032]步驟二、在所述外延層中形成呈由所述外延層圍成的封閉式結構的第一溝槽，在所述第一溝槽中填充有多晶硅埋層，在所述多晶硅埋層和所述第一溝槽的側面、底部和頂部的所述外延層之間隔離有隔離介質層。
[0033]步驟三、在所述外延層表面形成第二導電類型的阱區(qū)并由所述阱區(qū)組成溝道區(qū)，漂移區(qū)由所述溝道區(qū)底部的所述外延層組成，所述第一溝槽位于所述漂移區(qū)中。
[0034]所述導通區(qū)中的各所述第一溝槽和各所述第一溝槽之間的所述外延層呈交替排列的結構，在所述溝槽柵功率MOSFET反向偏置時各所述多晶硅埋層用于對所述外延層進行橫向耗盡從而能降低所述溝道區(qū)和所述漂移區(qū)的PN結的電場斜率，從而提高器件的反向擊穿耐壓并降低導通電阻。
[0035]進一步的改進是，步驟二中包括如下分步驟形成具有封閉式結構的所述第一溝槽:
[0036]步驟21、在所述外延層表面形成硬質掩模層;采用光刻工藝定義出第一溝槽的形成區(qū)域;依次對所述第一溝槽的形成區(qū)域的所述硬質掩模層和所述外延層進行刻蝕形成頂部開口的所述第一溝槽。
[0037]步驟22、在所述第一溝槽的側面和底部表面形成隔離介質層。
[0038]步驟23、進行多晶硅淀積將形成有所述隔離介質層的所述第一溝槽完全填充。
[0039]步驟24、依次對所述第一溝槽中的多晶硅和所述隔離介質層進行回刻，該回刻工藝將位于封閉式結構的所述第一溝槽的頂部的多晶硅和所述隔離介質層都去除并由回刻后的多晶硅組成所述多晶硅埋層。
[0040]步驟25、在所述多晶硅埋層頂部形成封閉式結構的所述第一溝槽的頂部的隔離介質層。
[0041]步驟26、進行外延生長在所述第一溝槽頂部中填充外延層，該填充的外延層和所述第一溝槽外的外延層形成一個整體，外延層填充后使所述第一溝槽呈封閉式結構。
[0042]進一步的改進是，還包括如下形成所述導通區(qū)中各所述元胞的柵極結構的步驟:
[0043]步驟四、形成第二溝槽，所述第二溝槽穿過所述溝道區(qū)。
[0044]步驟五、在所述第二溝槽的底部表面形成底部介質層，在所述第二溝槽的側面形成柵介質層。
[0045]步驟六、進行多晶硅淀積將形成有所述底部介質層和所述柵介質層的所述第二溝槽完全填充并由填充于所述第二溝槽中的多晶硅組成多晶硅柵。
[0046]上述形成所述元胞的柵極結構的步驟四至六位于形成步驟三的形成所述阱區(qū)之前或之后。
[0047]進一步的改進是，所述半導體襯底為硅襯底，所述外延層為硅外延層。
[0048]進一步的改進是，所述隔離介質層為場氧化層。
[0049]進一步的改進是，所述底部介質層和所述柵介質層都為氧化層。
[0050]進一步的改進是，通過匹配所述第一溝槽的間距、所述第一溝槽側面的所述隔離介質層的厚度以及所述外延層的摻雜濃度使得在器件反向偏置時各所述多晶硅埋層對各所述第一溝槽間的所述外延層完全耗盡。
[0051]進一步的改進是，所述導通區(qū)中各所述元胞還包括:
[0052]步驟七、進行第一導電類型的重摻雜的源注入在所述阱區(qū)表面形成源區(qū)。
[0053]步驟八、在所述半導體襯底正面形成層間膜、接觸孔和正面金屬層，對所述正面金屬層進行光刻刻蝕形成源極和柵極，所述源極通過接觸孔和所述源區(qū)，所述柵極通過接觸孔和所述多晶硅柵接觸。
[0054]步驟九、對所述硅襯底背面進行減薄并形成第一導電類型的重摻雜的漏區(qū)，在所述漏區(qū)的背面形成背面金屬層作為漏極。
[0055]進一步的改進是，步驟八中所述接觸孔的開口形成后、金屬填充前，還包括在和所述源區(qū)相接觸的接觸孔的底部進行第二導電類型的重摻雜注入形成阱區(qū)接觸區(qū)的步驟。
[0056]進一步的改進是，所述溝槽柵功率MOSFET為N型器件，第一導電類型為N型，第二導電類型為P型;或者，所述溝槽柵功率MOSFET為P型器件，第一導電類型為P型，第二導電類型為N型。
[0057]本發(fā)明通過在漂移區(qū)中設置呈由外延層圍成的封閉式結構的第一溝槽并在第一溝槽中填充多晶硅埋層，且將導通區(qū)中的各第一溝槽和各第一溝槽之間的外延層設置成交替排列的結構，各多晶硅埋層能在器件反向偏置時對鄰近的外延層進行橫向耗盡從而能降低溝道區(qū)和漂移區(qū)的PN結的電場斜率，從而能大幅度提高擊穿電壓，另外，在保證具有較高擊穿電壓的同時，能夠降低漂移區(qū)的電阻，從而能降低器件的導通電阻，大大提升器件的性會K。
【附圖說明】
[0058]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0059]圖1是現(xiàn)有溝槽柵功率MOSFET結構示意圖；
[0060]圖2是本發(fā)明實施例溝槽柵功率MOSFET的結構示意圖；
[0061]圖3A-圖3M是本發(fā)明實施例溝槽柵功率MOSFET的制造方法各步驟的器件結構意圖。
【具體實施方式】
[0062]如圖2所示，是本發(fā)明實施例溝槽柵功率MOSFET的結構示意圖；本發(fā)明實施例溝槽柵功率MOSFET的導通區(qū)由多個原胞周期性排列組成，所述溝槽柵功率MOSFET的導通區(qū)中包括:
[0063]第一導電類型的半導體襯底I，在所述半導體襯底I表面形成有第一導電類型的外延層2 ο較佳為，所述半導體襯底I為硅襯底，所述外延層2為硅外延層2。
[0064]溝道區(qū)6，由形成于所述外延層2表面的第二導電類型的阱區(qū)6組成。
[0065]漂移區(qū)由所述溝道區(qū)6底部的所述外延層2組成。
[0066]在所述漂移區(qū)中形成有第一溝槽301，所述第一溝槽301呈由所述外延層2圍成的封閉式結構，在所述第一溝槽301中填充有多晶硅埋層4，在所述多晶硅埋層4和所述第一溝槽301的側面、底部和頂部的所述外延層2之間隔離有隔離介質層3;其中，位于所述第一溝槽301頂部的隔離介質層單獨用標記3a標出。較佳為，所述隔離介質層3為場氧化層，由于所述外延層2為硅外延層，故場氧化層為場氧化硅層。
[0067]所述導通區(qū)中的各所述第一溝槽301和各所述第一溝槽301之間的所述外延層2呈交替排列的結構，在所述溝槽柵功率MOSFET反向偏置時各所述多晶硅埋層4用于對所述外延層2進行橫向耗盡從而能降低所述溝道區(qū)6和所述漂移區(qū)的PN結的電場斜率，從而提高器件的反向擊穿耐壓并降低導通電阻。本發(fā)明實施例中，通過匹配所述第一溝槽301的間距、所述第一溝槽301側面的所述隔離介質層3的厚度以及所述外延層2的摻雜濃度使得在器件反向偏置時各所述多晶硅埋層4對各所述第一溝槽301間的所述外延層2完全耗盡。
[0068]所述導通區(qū)中各所述元胞的柵極結構包括:
[0069]第二溝槽，所述第二溝槽穿過所述溝道區(qū)6。
[0070]在所述第二溝槽的底部表面形成有底部介質層，在所述第二溝槽的側面形成有柵介質層。較佳為，所述底部介質層和所述柵介質層都為氧化層，由于所述外延層2為硅外延層，故氧化層為氧化硅層。
[0071]多晶硅填充于形成有所述底部介質層和所述柵介質層的所述第二溝槽中并組成多晶硅柵5。
[0072]所述導通區(qū)中各所述元胞還包括:
[0073]源區(qū)7，由形成于所述阱區(qū)6表面的第一導電類型的重摻雜區(qū)組成。
[0074]層間膜8、接觸孔9和正面金屬層11，由所述正面金屬層11圖形化形成源極和柵極；所述源極通過接觸孔9和所述源區(qū)7接觸，所述柵極通過接觸孔9和所述多晶硅柵5接觸。在和所述源區(qū)7相接觸的接觸孔9的底部形成有第二導電類型的重摻雜的阱區(qū)接觸區(qū)10。
[0075]漏區(qū)，由形成于所述半導體襯底I背面的第一導電類型的重摻雜區(qū)組成，在所述漏區(qū)的背面形成有背面金屬層并作為漏極。
[0076]本發(fā)明實施例中，所述溝槽柵功率MOSFET為N型器件，第一導電類型為N型，第二導電類型為P型。在其它實施例中，也能為:所述溝槽柵功率MOSFET為P型器件，第一導電類型為P型，第二導電類型為N型。
[0077]本發(fā)明實施例中，在所述溝槽柵功率MOSFET的導通區(qū)的外側還包括多晶硅埋層引出區(qū)，所述多晶硅埋層引出區(qū)中的溝槽30Ia和第一溝槽301相連通，在溝槽30Ia中填充有多晶硅4a，多晶硅4a和多晶硅埋層4相連接，多晶硅4a和溝槽301a的側面和底部表面直接隔離有隔離介質層如場氧化層。在多晶硅4a的頂部通過接觸孔9連接到正面金屬層11形成的源極。
[0078]如圖3A至圖3M所示，是本發(fā)明實施例溝槽柵功率MOSFET的制造方法各步驟的器件結構意圖。本發(fā)明實施例溝槽柵功率MOSFET的制造方法，其特征在于，溝槽柵功率MOSFET的導通區(qū)由多個原胞周期性排列組成，溝槽柵功率MOSFET的導通區(qū)中的結構形成步驟包括:
[0079]步驟一、如圖3A所示，提供具有第一導電類型的半導體襯底I，在所述半導體襯底I表面形成有第一導電類型的外延層2。較佳為，所述半導體襯底I為硅襯底，所述外延層2為娃外延層2。
[0080]步驟二、在所述外延層2中形成呈由所述外延層2圍成的封閉式結構的第一溝槽301，在所述第一溝槽301中填充有多晶硅埋層4，在所述多晶硅埋層4和所述第一溝槽301的側面、底部和頂部的所述外延層2之間隔離有隔離介質層3。
[0081 ]包括如下分步驟形成具有封閉式結構的所述第一溝槽301:
[0082]步驟21、如圖3B所示，在所述外延層2表面形成硬質掩模層201;采用光刻工藝形成的光刻膠圖形202定義出第一溝槽301的形成區(qū)域。較佳為，硬質掩模層201為氧化硅加氮化硅組成的雙層膜結構。
[0083]如圖3C所示，對所述第一溝槽301的形成區(qū)域的所述硬質掩模層201進行刻蝕形成所述硬質掩模層201的開口圖形，之后去除光刻膠圖形202。
[0084]如圖3D所示，以在所述第一溝槽301的形成區(qū)域具有開口圖形的所述硬質掩模層201為掩模對所述外延層2進行刻蝕形成頂部開口的所述第一溝槽301。本發(fā)明實施例方法中，在所述溝槽柵功率MOSFET的導通區(qū)的外側還包括多晶硅埋層引出區(qū)，多晶硅埋層引出區(qū)和導通區(qū)的結構集成在一起實現(xiàn)。在形成導通區(qū)中的所述第一溝槽301的同時，在多晶硅埋層引出區(qū)中形成溝槽301a。
[0085]步驟22、如圖3E所示，在所述第一溝槽301的側面和底部表面形成隔離介質層3。較佳為，所述隔離介質層3為場氧化層。
[0086]步驟23、如圖3F所示，進行多晶硅淀積將形成有所述隔離介質層3的所述第一溝槽301完全填充即填充多晶娃4。溝槽301a中的多晶娃單獨用標記4a表不。
[0087]步驟24、如圖3G所示，對所述第一溝槽301中的多晶硅4進行回刻，該回刻工藝將位于封閉式結構的所述第一溝槽301的頂部的多晶硅4去除由回刻后的多晶硅4組成所述多晶硅埋層4。本發(fā)明實施例方法中，溝槽301a不需要形成封閉式結構，而是要形成頂部開口的結構，故在進行多晶硅4的回刻到和外延層2表面相平之后需要采用光刻膠圖形203將多晶硅埋層引出區(qū)保護。
[0088]如圖3H所示，對所述第一溝槽301中的所述隔離介質層3進行回刻，該回刻工藝將位于封閉式結構的所述第一溝槽301的頂部的所述隔離介質層3去除。
[0089]如圖31所示，去除所述光刻膠圖形203。
[0090]步驟25、在所述多晶硅埋層4頂部形成封閉式結構的所述第一溝槽301的頂部的隔離介質層3a。包括分步驟:
[0091]如圖3J所示，首先采用淀積加化學機械研磨(CMP)工藝形成介質層204將所述第一溝槽301完全填充。CMP以硬質掩模層201為終點。
[0092]如圖3K所示，對所述介質層204進行回刻形成所需厚度的隔離介質層3a。
[0093]步驟26、如圖3K所示，進行外延生長在所述第一溝槽301頂部中填充外延層205，該填充的外延層205和所述第一溝槽301外的外延層2形成一個整體，外延層2填充后使所述第一溝槽301呈封閉式結構。
[0094]如圖311所示，進行CMP，該CMP將所述硬質掩模層201表面的外延層205去除，之后在去除所述硬質掩模層201直至所述外延層2表面。
[0095]步驟三、如圖2所示，在所述外延層2表面形成第二導電類型的阱區(qū)6并由所述阱區(qū)6組成溝道區(qū)6，漂移區(qū)由所述溝道區(qū)6底部的所述外延層2組成，所述第一溝槽301位于所述漂移區(qū)中。
[0096]所述導通區(qū)中的各所述第一溝槽301和各所述第一溝槽301之間的所述外延層2呈交替排列的結構，在所述溝槽柵功率MOSFET反向偏置時各所述多晶硅埋層4用于對所述外延層2進行橫向耗盡從而能降低所述溝道區(qū)6和所述漂移區(qū)的PN結的電場斜率，從而提高器件的反向擊穿耐壓并降低導通電阻。通過匹配所述第一溝槽301的間距、所述第一溝槽301側面的所述隔離介質層3的厚度以及所述外延層2的摻雜濃度使得在器件反向偏置時各所述多晶硅埋層4對各所述第一溝槽301間的所述外延層2完全耗盡。
[0097]還包括如下形成所述導通區(qū)中各所述元胞的柵極結構的步驟:
[0098]步驟四、形成第二溝槽，所述第二溝槽穿過所述溝道區(qū)6。
[0099]步驟五、在所述第二溝槽的底部表面形成底部介質層，在所述第二溝槽的側面形成柵介質層。較佳為，所述底部介質層和所述柵介質層都為氧化層。
[0100]步驟六、進行多晶硅淀積將形成有所述底部介質層和所述柵介質層的所述第二溝槽完全填充并由填充于所述第二溝槽中的多晶硅組成多晶硅柵5。
[0101]上述形成所述元胞的柵極結構的步驟四至六位于形成步驟三的形成所述阱區(qū)6之前或之后。
[0102]所述導通區(qū)中各所述元胞還包括如下形成步驟:
[0103]步驟七、進行第一導電類型的重摻雜的源注入在所述阱區(qū)6表面形成源區(qū)7。
[0104]步驟八、在所述半導體襯底I正面形成層間膜8、接觸孔9和正面金屬層11，對所述正面金屬層11進行光刻刻蝕形成源極和柵極，所述源極通過接觸孔9和所述源區(qū)7，所述柵極通過接觸孔9和所述多晶硅柵5接觸。
[0105]步驟八中所述接觸孔9的開口形成后、金屬填充前，還包括在和所述源區(qū)7相接觸的接觸孔9的底部進行第二導電類型的重摻雜注入形成阱區(qū)接觸區(qū)10的步驟。
[0106]步驟九、對所述硅襯底背面進行減薄并形成第一導電類型的重摻雜的漏區(qū)，在所述漏區(qū)的背面形成背面金屬層作為漏極。
[0107]本發(fā)明實施例方法中，所述溝槽柵功率MOSFET為N型器件，第一導電類型為N型，第二導電類型為P型。在其它實施例方法中，也能為:所述溝槽柵功率MOSFET為P型器件，第一導電類型為P型，第二導電類型為N型。
[0108]以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
【主權項】
1.一種溝槽柵功率MOSFET，其特征在于，溝槽柵功率MOSFET的導通區(qū)由多個原胞周期性排列組成，所述溝槽柵功率MOSFET的導通區(qū)中包括: 第一導電類型的半導體襯底，在所述半導體襯底表面形成有第一導電類型的外延層； 溝道區(qū)，由形成于所述外延層表面的第二導電類型的阱區(qū)組成； 漂移區(qū)由所述溝道區(qū)底部的所述外延層組成； 在所述漂移區(qū)中形成有第一溝槽，所述第一溝槽呈由所述外延層圍成的封閉式結構，在所述第一溝槽中填充有多晶硅埋層，在所述多晶硅埋層和所述第一溝槽的側面、底部和頂部的所述外延層之間隔離有隔離介質層； 所述導通區(qū)中的各所述第一溝槽和各所述第一溝槽之間的所述外延層呈交替排列的結構，在所述溝槽柵功率MOSFET反向偏置時各所述多晶硅埋層用于對所述外延層進行橫向耗盡從而能降低所述溝道區(qū)和所述漂移區(qū)的PN結的電場斜率，從而提高器件的反向擊穿耐壓并降低導通電阻。2.如權利要求1所述的溝槽柵功率MOSFET，其特征在于:所述導通區(qū)中各所述元胞的柵極結構包括: 第二溝槽，所述第二溝槽穿過所述溝道區(qū)； 在所述第二溝槽的底部表面形成有底部介質層，在所述第二溝槽的側面形成有柵介質層； 多晶硅填充于形成有所述底部介質層和所述柵介質層的所述第二溝槽中并組成多晶娃柵。3.如權利要求1或2所述的溝槽柵功率MOSFET，其特征在于:所述半導體襯底為硅襯底，所述外延層為娃外延層。4.如權利要求3所述的溝槽柵功率MOSFET，其特征在于:所述隔離介質層為場氧化層。5.如權利要求2所述的溝槽柵功率MOSFET，其特征在于:所述底部介質層和所述柵介質層都為氧化層。6.如權利要求1所述的溝槽柵功率M0SFET，其特征在于:通過匹配所述第一溝槽的間距、所述第一溝槽側面的所述隔離介質層的厚度以及所述外延層的摻雜濃度使得在器件反向偏置時各所述多晶硅埋層對各所述第一溝槽間的所述外延層完全耗盡。7.如權利要求2所述的溝槽柵功率MOSFET，其特征在于:所述導通區(qū)中各所述元胞還包括: 源區(qū)，由形成于所述阱區(qū)表面的第一導電類型的重摻雜區(qū)組成； 層間膜、接觸孔和正面金屬層，由所述正面金屬層圖形化形成源極和柵極;所述源極通過接觸孔和所述源區(qū)接觸，所述柵極通過接觸孔和所述多晶硅柵接觸； 漏區(qū)，由形成于所述半導體襯底背面的第一導電類型的重摻雜區(qū)組成，在所述漏區(qū)的背面形成有背面金屬層并作為漏極。8.如權利要求7所述的溝槽柵功率MOSFET，其特征在于:在和所述源區(qū)相接觸的接觸孔的底部形成有第二導電類型的重摻雜的阱區(qū)接觸區(qū)。9.如權利要求1或2或5或6或7或8所述的溝槽柵功率MOSFET，其特征在于:所述溝槽柵功率MOSFET為N型器件，第一導電類型為N型，第二導電類型為P型；或者，所述溝槽柵功率MOSFET為P型器件，第一導電類型為P型，第二導電類型為N型。10.一種溝槽柵功率MOSFET的制造方法，其特征在于，溝槽柵功率MOSFET的導通區(qū)由多個原胞周期性排列組成，溝槽柵功率MOSFET的導通區(qū)中的結構形成步驟包括: 步驟一、提供具有第一導電類型的半導體襯底，在所述半導體襯底表面形成有第一導電類型的外延層； 步驟二、在所述外延層中形成呈由所述外延層圍成的封閉式結構的第一溝槽，在所述第一溝槽中填充有多晶硅埋層，在所述多晶硅埋層和所述第一溝槽的側面、底部和頂部的所述外延層之間隔離有隔離介質層； 步驟三、在所述外延層表面形成第二導電類型的阱區(qū)并由所述阱區(qū)組成溝道區(qū)，漂移區(qū)由所述溝道區(qū)底部的所述外延層組成，所述第一溝槽位于所述漂移區(qū)中； 所述導通區(qū)中的各所述第一溝槽和各所述第一溝槽之間的所述外延層呈交替排列的結構，在所述溝槽柵功率MOSFET反向偏置時各所述多晶硅埋層用于對所述外延層進行橫向耗盡從而能降低所述溝道區(qū)和所述漂移區(qū)的PN結的電場斜率，從而提高器件的反向擊穿耐壓并降低導通電阻。11.如權利要求1O所述的溝槽柵功率MOSFET的制造方法，其特征在于:步驟二中包括如下分步驟形成具有封閉式結構的所述第一溝槽: 步驟21、在所述外延層表面形成硬質掩模層;采用光刻工藝定義出第一溝槽的形成區(qū)域;依次對所述第一溝槽的形成區(qū)域的所述硬質掩模層和所述外延層進行刻蝕形成頂部開口的所述第一溝槽； 步驟22、在所述第一溝槽的側面和底部表面形成隔離介質層； 步驟23、進行多晶硅淀積將形成有所述隔離介質層的所述第一溝槽完全填充； 步驟24、依次對所述第一溝槽中的多晶硅和所述隔離介質層進行回刻，該回刻工藝將位于封閉式結構的所述第一溝槽的頂部的多晶硅和所述隔離介質層都去除并由回刻后的多晶硅組成所述多晶硅埋層； 步驟25、在所述多晶硅埋層頂部形成封閉式結構的所述第一溝槽的頂部的隔離介質層； 步驟26、進行外延生長在所述第一溝槽頂部中填充外延層，該填充的外延層和所述第一溝槽外的外延層形成一個整體，外延層填充后使所述第一溝槽呈封閉式結構。12.如權利要求10所述的溝槽柵功率MOSFET的制造方法，其特征在于，還包括如下形成所述導通區(qū)中各所述元胞的柵極結構的步驟: 步驟四、形成第二溝槽，所述第二溝槽穿過所述溝道區(qū)； 步驟五、在所述第二溝槽的底部表面形成底部介質層，在所述第二溝槽的側面形成柵介質層； 步驟六、進行多晶硅淀積將形成有所述底部介質層和所述柵介質層的所述第二溝槽完全填充并由填充于所述第二溝槽中的多晶硅組成多晶硅柵； 上述形成所述元胞的柵極結構的步驟四至六位于形成步驟三的形成所述阱區(qū)之前或之后。13.如權利要求1O或11或12所述的溝槽柵功率MOSFET的制造方法，其特征在于:所述半導體襯底為娃襯底，所述外延層為娃外延層。14.如權利要求13所述的溝槽柵功率MOSFET的制造方法，其特征在于:所述隔離介質層為場氧化層。15.如權利要求12所述的溝槽柵功率MOSFET的制造方法，其特征在于:所述底部介質層和所述柵介質層都為氧化層。16.如權利要求10所述的溝槽柵功率MOSFET的制造方法，其特征在于:通過匹配所述第一溝槽的間距、所述第一溝槽側面的所述隔離介質層的厚度以及所述外延層的摻雜濃度使得在器件反向偏置時各所述多晶硅埋層對各所述第一溝槽間的所述外延層完全耗盡。17.如權利要求12所述的溝槽柵功率MOSFET的制造方法，其特征在于:所述導通區(qū)中各所述元胞還包括如下形成步驟: 步驟七、進行第一導電類型的重摻雜的源注入在所述阱區(qū)表面形成源區(qū)； 步驟八、在所述半導體襯底正面形成層間膜、接觸孔和正面金屬層，對所述正面金屬層進行光刻刻蝕形成源極和柵極，所述源極通過接觸孔和所述源區(qū)，所述柵極通過接觸孔和所述多晶硅柵接觸； 步驟九、對所述硅襯底背面進行減薄并形成第一導電類型的重摻雜的漏區(qū)，在所述漏區(qū)的背面形成背面金屬層作為漏極。18.如權利要求17所述的溝槽柵功率MOSFET的制造方法，其特征在于:步驟八中所述接觸孔的開口形成后、金屬填充前，還包括在和所述源區(qū)相接觸的接觸孔的底部進行第二導電類型的重摻雜注入形成阱區(qū)接觸區(qū)的步驟。19.如權利要求10或11或12或15或16或17或18所述的溝槽柵功率MOSFET的制造方法，其特征在于:所述溝槽柵功率MOSFET為N型器件，第一導電類型為N型，第二導電類型為P型；或者，所述溝槽柵功率MOSFET為P型器件，第一導電類型為P型，第二導電類型為N型。
【文檔編號】H01L29/78GK106024894SQ201610374736
【公開日】2016年10月12日
【申請日】2016年5月31日
【發(fā)明人】柯行飛, 繆進征
【申請人】上海華虹宏力半導體制造有限公司