半導(dǎo)體器件及其形成方法
【專利摘要】本申請(qǐng)的各實(shí)施例涉及半導(dǎo)體器件及其形成方法。本發(fā)明的實(shí)施例包括一種用于制作納米帶晶體管器件的方法和所得結(jié)構(gòu)。提供了一種納米帶晶體管器件，該納米帶晶體管器件包括襯底、納米帶溝道、在納米帶溝道的中心中的芯區(qū)域、在納米帶溝道周圍形成的柵極、在柵極的每個(gè)側(cè)壁上形成的間隔物以及與每個(gè)間隔物相鄰?fù)庋拥匦纬傻脑礃O和漏極區(qū)域。有選擇地蝕刻在納米帶溝道的中心中的芯區(qū)域。在納米帶溝道的暴露的部分上沉積電介質(zhì)材料。在納米帶溝道的芯內(nèi)的電介質(zhì)材料上和與納米帶晶體管器件相鄰地在襯底上形成反向偏置控制區(qū)域。在反向偏置控制區(qū)域中形成金屬觸點(diǎn)。
【專利說(shuō)明】
半導(dǎo)體器件及其形成方法
技術(shù)領(lǐng)域
[0001]本發(fā)明總體上涉及晶體管領(lǐng)域，并且更特別地涉及使用背側(cè)控制來(lái)控制三維晶體管器件的閾值電壓。
【背景技術(shù)】
[0002]隨著集成電路按尺度減小和對(duì)于在集成電路中存在的晶體管數(shù)目的更高要求，晶體管需要隨著漸進(jìn)地更小的尺度而具有更高驅(qū)動(dòng)電流。在它的基本形式中，納米帶晶體管器件包括源極、漏極和在源極與漏極之間的一個(gè)或者多個(gè)帶形溝道。在溝道之上的柵極電極調(diào)節(jié)在源極與漏極之間的電子流。一般而言，納米帶晶體管設(shè)計(jì)有助于制造越來(lái)越小的晶體管，然而控制為了創(chuàng)建充分小的晶體管而需要的制作步驟經(jīng)常有問(wèn)題。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的實(shí)施例公開(kāi)了一種半導(dǎo)體器件和一種用于制作半導(dǎo)體器件的方法。提供了一種納米帶晶體管器件，該納米帶晶體管器件包括襯底、納米帶溝道、在納米帶溝道的中心中的芯區(qū)域、在納米帶溝道周圍形成的柵極、在柵極的每個(gè)側(cè)壁上形成的間隔物以及與每個(gè)間隔物相鄰地外延地形成的源極和漏極區(qū)域。有選擇地蝕刻在納米帶溝道的中心中的芯區(qū)域。在納米帶溝道的暴露的部分上沉積電介質(zhì)材料。在納米帶溝道的芯內(nèi)的電介質(zhì)材料上和與納米帶晶體管器件相鄰地在襯底上形成反向偏置控制區(qū)域。在反向偏置控制區(qū)域中形成金屬觸點(diǎn)。
【附圖說(shuō)明】
[0004]圖1圖示了根據(jù)本發(fā)明的一實(shí)施例的起始晶片的截面圖，該起始晶片包括半導(dǎo)體襯底和在其上形成本發(fā)明的納米帶晶體管器件。
[0005]圖2圖示了根據(jù)本發(fā)明的實(shí)施例的去除圖1的納米帶晶體管器件的虛芯的截面圖。
[0006]圖3圖示了根據(jù)本發(fā)明的實(shí)施例的在圖1的納米帶晶體管器件的暴露的部分上沉積電介質(zhì)層的截面圖。
[0007]圖4圖示了根據(jù)本發(fā)明的實(shí)施例的在圖1的納米帶晶體管器件的暴露的部分上沉積金屬層的截面圖。
[0008]圖5圖示了平坦化圖4的金屬層和形成用于圖1的納米帶晶體管器件的觸點(diǎn)的截面圖。
[0009]圖6圖示了根據(jù)本發(fā)明的實(shí)施例的本發(fā)明的實(shí)施例，其中在其中未按照節(jié)距制造部件的環(huán)境中相互并排地形成多個(gè)納米帶晶體管器件。
[0010]圖7圖示了根據(jù)本發(fā)明的實(shí)施例的本發(fā)明的實(shí)施例，其中在其中按照節(jié)距制造部件的環(huán)境中相互并排地形成多個(gè)納米帶晶體管器件。
【具體實(shí)施方式】
[0011]本發(fā)明的實(shí)施例總體上提供了一種用于控制三維晶體管器件的閾值電壓的方法。這里包括了對(duì)要求保護(hù)的結(jié)構(gòu)和方法的實(shí)施例的具體描述;然而，將理解，公開(kāi)的實(shí)施例僅舉例說(shuō)明可以在各種形式中體現(xiàn)的要求保護(hù)的結(jié)構(gòu)和方法。此外，結(jié)合各種實(shí)施例給出的示例中的每個(gè)示例旨在于舉例說(shuō)明而不是限制。另外，各圖未必按比例;可以夸大一些特征以示出特定部件的細(xì)節(jié)。因此，這里公開(kāi)的具體結(jié)構(gòu)和功能細(xì)節(jié)不會(huì)被解釋為限制、而是僅為用于教導(dǎo)本領(lǐng)域技術(shù)人員不同地運(yùn)用本公開(kāi)內(nèi)容的方法和結(jié)構(gòu)的代表性基礎(chǔ)。
[0012]在說(shuō)明書(shū)中對(duì)“一個(gè)實(shí)施例”、“一實(shí)施例”、“一示例實(shí)施例”等的引用指示描述的實(shí)施例可以包括特定特征、結(jié)構(gòu)或者特點(diǎn)，但是每個(gè)實(shí)施例可以未必包括特定特征結(jié)構(gòu)或者特點(diǎn)。另外，這樣的短語(yǔ)未必引用相同實(shí)施例。另外，在結(jié)合一實(shí)施例描述特定特征結(jié)構(gòu)或者特點(diǎn)時(shí)，承認(rèn)它在本領(lǐng)域技術(shù)人員的知識(shí)內(nèi)以結(jié)合無(wú)論是否明確地描述的其它實(shí)施例實(shí)現(xiàn)這樣的特征、結(jié)構(gòu)或者特點(diǎn)。
[0013]為了下文描述，術(shù)語(yǔ)“上”、“下”、“右”、“左”、“豎直”“水平”、“頂部”、“底部”及其衍生詞應(yīng)當(dāng)如在各圖中定向的那樣涉及公開(kāi)的結(jié)構(gòu)和方法。術(shù)語(yǔ)“覆蓋在……上面”、“在……上面”、“定位在……上”或者“定位在……上面”意味著第一元件、比如第一結(jié)構(gòu)存在于第二元件(比如第二結(jié)構(gòu))上，其中居間元件(比如界面結(jié)構(gòu))可以存在于第一元件與第二元件之間。術(shù)語(yǔ)“直接接觸”意味著連接第一元件(比如第一結(jié)構(gòu))和第二元件(比如第二結(jié)構(gòu))而在兩個(gè)元件的界面無(wú)任何中間傳導(dǎo)、絕緣或者半導(dǎo)體層。
[0014]現(xiàn)在將參照各圖具體地描述本發(fā)明。圖1圖示了根據(jù)本發(fā)明的實(shí)施例的包括半導(dǎo)體襯底100、虛柵極110、源極和漏極區(qū)域120、卷包溝道130、虛芯140、層間電介質(zhì)150、間隔物160和硬掩模17的起始晶片和納米帶溝道晶體管的截面圖。半導(dǎo)體襯底100是其上可以形成納米帶晶體管器件的襯底。在一些實(shí)施例中，半導(dǎo)體襯底100是半導(dǎo)體材料，比如但不限于硅、鍺、硅鍺合金、鍺合金、銦合金、硅碳合金或者硅鍺碳合金。在其它實(shí)施例中，半導(dǎo)體襯底100是II1-V半導(dǎo)體材料，比如磷化銦(InP)、砷化鎵(GaAs)、氮化鎵(GaN)或者砷化鎵銦(InGaAs)。應(yīng)當(dāng)認(rèn)識(shí)到，適合用于制造半導(dǎo)體器件的任何半傳導(dǎo)材料可以用來(lái)在本發(fā)明的各種實(shí)施例中形成半導(dǎo)體襯底100。
[0015]在各種實(shí)施例中，可以在相同晶片上構(gòu)造NFET和PFET晶體管二者，并且作為結(jié)果，需要不同處理步驟以用于形成NFET和PFET。應(yīng)當(dāng)認(rèn)識(shí)到，在圖1中描繪的實(shí)施例意味著圖示為了形成并入NFET晶體管的本發(fā)明的實(shí)施例而需要的處理步驟，而未旨在于限制。在各種實(shí)施例中，任何數(shù)目的NFET和PFET晶體管可以存在于相同晶片上。
[0016]在一些實(shí)施例中，掩埋氧化物層(BOX)存在于半導(dǎo)體襯底100內(nèi)。一般而言，這一掩埋氧化物層充當(dāng)在本發(fā)明的各種實(shí)施例中形成的納米帶晶體管器件以下的電絕緣體。一般而言，半導(dǎo)體襯底100的厚度在本發(fā)明的各種實(shí)施例中在ΙΟΟμπι與ΙΟΟΟμηι之間。盡管描繪的實(shí)施例包括對(duì)體娃構(gòu)造的例示，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到本發(fā)明不限于體娃構(gòu)造，并且可以在本發(fā)明的各種實(shí)施例中使用其它類型的半導(dǎo)體襯底，例如，絕緣體上硅(S0I)構(gòu)造。在其中使用體硅構(gòu)造的實(shí)施例(比如在圖1中描繪的實(shí)施例)中，掩埋氧化物層可以不存在于起始晶片中。
[0017]虛柵極110用來(lái)限定在以下步驟中形成的納米帶晶體管器件的柵極端子的形狀。在一個(gè)實(shí)施例中，虛柵極110由與溝道130和間隔物160相鄰并且內(nèi)部用例如使用低壓化學(xué)氣相沉積(LPCVD)而沉積的多晶硅填充的在I與4納米厚度之間的薄氧化物層組成。可以形成虛柵極110的其它材料包括但不限于氧化硅、用碳摻雜的氧化硅、氧化鈦、氧化鉿、任何其它絕緣材料。應(yīng)當(dāng)認(rèn)識(shí)到，形成用于晶體管器件的虛柵極的工藝在本領(lǐng)域中眾所周知，并且可以在本發(fā)明的各種實(shí)施例中使用形成虛柵極的任何可接受方法。一般而言，虛柵極110用來(lái)限定在后繼制作步驟中形成的金屬柵極的形狀，并且虛柵極110未旨在于充當(dāng)器件的功能部件。
[0018]每個(gè)源極和漏極區(qū)域120用作根據(jù)本發(fā)明的實(shí)施例的器件的源極或者漏極端子。在實(shí)施例(比如其中當(dāng)前器件是η型納米帶晶體管器件)的描繪的實(shí)施例中，源極和漏極區(qū)域120由用η型摻雜物(比如磷)摻雜的硅組成。在其中當(dāng)前器件是P型納米帶晶體管器件的實(shí)施例中，源極和漏極區(qū)域120由用P型摻雜物(比如硼)摻雜的硅組成。一般而言，源極和漏極區(qū)域120由如下材料組成，該材料有組成溝道130的材料的相反傳導(dǎo)性類型。一般而言，一個(gè)源極和漏極區(qū)域120存在于虛柵極110的每側(cè)上。對(duì)于每對(duì)源極和漏極區(qū)域120，對(duì)于給定的納米帶晶體管器件，一個(gè)源極和漏極區(qū)域120將充當(dāng)?shù)脑礃O端子而位于虛柵極110的另一側(cè)上的另一源極和漏極區(qū)域120將充當(dāng)漏極端子。應(yīng)當(dāng)認(rèn)識(shí)到，每個(gè)源極和漏極區(qū)域120的形狀不限于在圖1中描繪的梯形形狀，并且在其它實(shí)施例中，源極和漏極區(qū)域120可以具有用于晶體管器件的源極或者漏極區(qū)域的矩形形狀、三角形形狀、圓形形狀或者任何其它可接受形狀。一般而言，源極和漏極區(qū)域120的形狀由外延生長(zhǎng)條件、形成源極和漏極區(qū)域120的材料以及溝道130的結(jié)晶定向確定。
[0019]溝道130是卷包虛芯140的納米帶半導(dǎo)體溝道。在本發(fā)明的各種實(shí)施例中，使用本領(lǐng)域眾所周知的用于創(chuàng)建包括外半傳導(dǎo)殼的納米線的方法之一來(lái)創(chuàng)建包含納米線的虛芯140和溝道130。在本發(fā)明的一個(gè)實(shí)施例中，在一些實(shí)施例(比如描繪的實(shí)施例)中，正被創(chuàng)建的當(dāng)前納米帶晶體管器件是包括用于源極和漏極的P型溝道和η型觸點(diǎn)的η型納米帶晶體管器件。在這樣的實(shí)施例中，溝道130由未摻雜的硅或者用P型摻雜物(比如硼)摻雜的硅組成。在一些實(shí)施例中，當(dāng)前納米帶晶體管器件是包括用于源極和漏極的η型鰭和P型觸點(diǎn)的P型FETο在這樣的實(shí)施例中，溝道130由未摻雜的硅或者用η型摻雜物(比如磷)摻雜的硅組成。形成溝道130的其它材料包括但不限于鍺、II1-V半導(dǎo)體材料、〗〗-1V半導(dǎo)體材料、碳、碳化硅或者硅-鍺合金材料。如在圖1中描繪的那樣，溝道130和虛芯140橫向地向外延伸超出半導(dǎo)體器件的其余部分的側(cè)面，并且在以下步驟中被蝕刻以去除溝道130和虛芯140的存在超出間隔物160的外側(cè)邊緣以外的部分。應(yīng)當(dāng)認(rèn)識(shí)到，虛芯110以及源極和漏極區(qū)域120各自被形成在溝道130周圍。附加地，應(yīng)當(dāng)認(rèn)識(shí)到，圖1圖示了納米帶晶體管器件的截面圖，并且虛柵極110以及源極和漏極區(qū)域120出現(xiàn)為存在于溝道130上方和下方是截面圖的結(jié)果，而不是為了指示虛柵極110或者源極和漏極區(qū)域120的定位。
[0020]虛芯140是存在于溝道130的芯內(nèi)的半導(dǎo)體材料的部分。在各種實(shí)施例中，虛芯140由對(duì)形成溝道130和間隔物160的材料具有蝕刻選擇性的任何材料形成。在優(yōu)選實(shí)施例中，有可能有選擇地蝕刻形成虛芯140的材料而未去除形成溝道130或者間隔物160的材料的任何部分。
[0021]層間電介質(zhì)150用來(lái)從外界電部件電絕緣當(dāng)前納米帶晶體管器件。在優(yōu)選實(shí)施例中，層間電介質(zhì)150由例如使用低壓化學(xué)氣相沉積(LPCVD)而沉積的二氧化硅組成。可以形成層間電介質(zhì)150的其它材料包括但不限于摻雜碳、氮氧化硅或者任何其它絕緣材料。一般而言，層間電介質(zhì)150從半導(dǎo)體襯底100的頂部豎直地延伸到間隔物160的頂部。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可以在沉積形成層間電介質(zhì)150的材料之后需要化學(xué)機(jī)械平坦化(CMP)步驟以平坦化層間電介質(zhì)150的頂部，從而使得層間電介質(zhì)150的頂部與間隔物160的頂部平齊并且層間電介質(zhì)150的部分都未存在于間隔物160的頂部上方。
[0022]間隔物160是用來(lái)電隔離在本發(fā)明的納米帶晶體管器件中包括的不同區(qū)域的絕緣材料的部分。例如，形成間隔物160可以包括在納米帶晶體管器件的現(xiàn)有元件之上沉積絕緣材料(比如氮化硅)的保形層(未示出)，從而使得在虛柵極110的側(cè)壁、源極和漏極區(qū)域120以及層間電介質(zhì)150上的沉積層的厚度與在半導(dǎo)體襯底100的表面上的沉積層的厚度基本上相同。其中在下行方向上的蝕刻速率大于在橫向方向上的蝕刻速率的各向異性蝕刻工藝可以用來(lái)去除絕緣層的部分，由此形成間隔物160。在一些實(shí)施例中，各向異性蝕刻和濕蝕刻的組合用來(lái)去除間隔物160的存在于溝道130以下的部分。可以控制蝕刻工藝，從而使得可以在形成間隔物160之時(shí)從虛柵極110的側(cè)壁、源極和漏極區(qū)域120以及層間電介質(zhì)150去除絕緣層。
[0023]硬掩模170是用來(lái)限定本發(fā)明的納米帶晶體管器件的希望的形狀和在后續(xù)制作步驟期間保護(hù)納米帶晶體管器件的材料層。在各種實(shí)施例中，硬掩模170由例如電介質(zhì)材料(比如氮化硅(SiN)、二氧化硅(Si02)或者SiN和S12)的組合組成。
[0024]圖2圖示了根據(jù)本發(fā)明的實(shí)施例的納米帶晶體管器件在去除溝道130和虛芯140的存在超出間隔物160的外側(cè)邊緣之外的部分以及有選擇去除虛芯140之后的截面圖。在一個(gè)實(shí)施例中，其中在向下方向上的蝕刻速率大于在橫向方向上的蝕刻速率的各向異性蝕刻工藝(、比如各向異性反應(yīng)離子蝕刻(RIE))可以用來(lái)去除溝道130和虛芯140的存在于間隔物160的邊緣之外的部分，由此形成在圖2中描繪的修整的納米帶。RIE使用由電磁場(chǎng)生成的化學(xué)反應(yīng)等離子體以去除各種材料。本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到使用的等離子體類型將依賴于組成溝道130和虛芯140的材料，并且可以使用其它蝕刻工藝，比如濕化學(xué)蝕刻或者激光消融?？梢钥刂莆g刻工藝，從而使得在蝕刻工藝期間僅去除溝道130和虛芯140的部分，并且未去除在圖1中描繪的半導(dǎo)體器件的所有其它部件。
[0025]在一個(gè)實(shí)施例中，有選擇地去除虛芯140的過(guò)程涉及使用濕化學(xué)蝕刻。例如，在其中虛芯140由硅組成并且溝道130由鍺組成的實(shí)施例中，使用四甲基氫氧化銨(TMAH)作為蝕刻劑的濕化學(xué)蝕刻用來(lái)有選擇地去除虛芯140而未去除溝道130或者間隔物160。
[0026]圖3描繪了根據(jù)本發(fā)明的實(shí)施例的納米帶晶體管器件的在沉積電介質(zhì)層310之后的截面圖。一般而言，電介質(zhì)層310的目的是防止在溝道130與在電介質(zhì)層310的另一側(cè)上存在的任何材料之間的電傳導(dǎo)。由在溝道130的芯內(nèi)(和在電介質(zhì)層310以內(nèi))存在的任何材料創(chuàng)建的電場(chǎng)必需能夠穿過(guò)電介質(zhì)層310以便器件正確地工作，然而，直接電傳導(dǎo)必須不可能。在優(yōu)選實(shí)施例中，電介質(zhì)層310由例如使用工藝(比如原子層沉積(ALD))而被沉積的低k或者中k電介質(zhì)(比如二氧化硅(S12))組成。一般而言，電介質(zhì)層310可以使用將允許沉積的材料與它被沉積在其上的表面的形狀保形并且具有良好間隙填充的任何工藝而被沉積。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，可能在一些實(shí)施例中需要附加蝕刻和平坦化步驟以去除電介質(zhì)層310的存在于硬掩模170上面的部分，以便產(chǎn)生在圖3中描繪的半導(dǎo)體器件。
[0027]圖4描繪了根據(jù)本發(fā)明的實(shí)施例的納米帶晶體管器件在沉積金屬層410之后的截面圖。一般而言，金屬層410的目的是允許通過(guò)向存在于器件中的觸點(diǎn)(見(jiàn)圖5)施加電壓來(lái)修改器件的閾值電壓(Vth)。在各種實(shí)施例中，組成金屬層410的材料可以是任何材料，比如T1、Al、TiN、TiAlN、TaN、WN、W、TiC、TiCN、AlTiN或者其任何組合。一般而言，金屬層410可以由任何電傳導(dǎo)材料組成。在優(yōu)選實(shí)施例中，金屬層410使用原子層沉積(ALD)而被沉積以保證在電介質(zhì)層310的中心中的區(qū)域被完整地填充。與沉積電介質(zhì)層310相似地，可以使用任何如下工藝來(lái)沉積金屬層410，該工藝將允許沉積的材料與它被沉積在其上的表面的形狀保形并且具有良好間隙填充。在一些實(shí)施例中，如關(guān)于圖6和圖7更具體地描述的那樣，存在對(duì)溝道130和可以在填充工藝未“夾斷”和無(wú)法完整地填充在電介質(zhì)層310內(nèi)存在的空間時(shí)用金屬層410填充的電介質(zhì)層310的長(zhǎng)度的限制。在一些實(shí)施例中，基于金屬層410的希望的功函數(shù)的功函數(shù)選擇形成金屬層410的材料。例如，在希望有不同閾值電壓的兩個(gè)納米帶晶體管器件的實(shí)施例中，使用鋁作為形成金屬層410的材料來(lái)形成第一納米帶晶體管器件，而使用氮化鈦?zhàn)鳛樾纬山饘賹?10的材料來(lái)形成第二納米帶晶體管器件。由于氮化鈦的功函數(shù)(4.4至4.9eV)大于鋁的功函數(shù)(4.1eV)，所以第二納米帶晶體管器件將在相等電壓被施加到每個(gè)器件的反向偏置觸點(diǎn)時(shí)具有更低閾值電壓。一般而言，對(duì)形成金屬層410的材料的選擇可以用來(lái)按照與使用離子注入以改變溝道130的傳導(dǎo)性相似的方式修改納米帶晶體管器件的閾值電壓。
[0028]圖5描繪了根據(jù)本發(fā)明的實(shí)施例的納米帶晶體管器件在使用平坦化和蝕刻工藝以去除金屬層410和硬掩模170的部分、用包括柵極電介質(zhì)和金屬柵極的柵極結(jié)構(gòu)500替換虛柵極110、形成觸點(diǎn)510、520、530和540以及沉積層間電介質(zhì)550之后的截面圖。在一個(gè)實(shí)施例中，工藝(比如CMP)用來(lái)去除硬掩模170和去除金屬層410的在虛柵極110的頂部上方存在的任何部分。
[0029]一旦去除了硬掩模170和金屬層410的希望的部分，則用柵極結(jié)構(gòu)500替換虛柵極110。柵極結(jié)構(gòu)500用來(lái)通過(guò)變更向溝道130施加的電場(chǎng)來(lái)控制當(dāng)前納米帶晶體管器件的操作。用柵極結(jié)構(gòu)500替換虛柵極110的工藝包括例如使用RIE來(lái)有選擇地蝕刻虛柵極110、沉積柵極高k電介質(zhì)層、沉積將形成金屬柵極的材料以及平坦化柵極結(jié)構(gòu)500的頂部以與層間電介質(zhì)150和間隔物160的頂部平齊。應(yīng)當(dāng)認(rèn)識(shí)到，在一些實(shí)施例中，柵極結(jié)構(gòu)500將包括用于防止在柵極結(jié)構(gòu)500與溝道130之間的直接傳導(dǎo)的柵極電介質(zhì)層(未示出)。在優(yōu)選實(shí)施例中，這一柵極電介質(zhì)由氧化鉿(HfO2)、氧化鋁(Al2O3)、氧化鉭(TaO)、氧化鈦(T1)、氧化鑭(LaO)或者任何其它絕緣材料組成。在優(yōu)選實(shí)施例中，金屬柵極由氮化鈦(TiN)、氮化鉭(TaN)、鋁(Al)或者鎢(W)或者例如使用原子層沉積(ALD)而被沉積的任何其它金屬組成。可以形成金屬柵極的其它材料包括但不限于鎢、鈦或者任何其它金屬。一般而言，形成柵極結(jié)構(gòu)500，從而使得柵極結(jié)構(gòu)500取如在圖5中描繪的虛柵極110的相同幾何形式。
[0030]一旦用柵極結(jié)構(gòu)500替換了虛柵極110，則沉積層間電介質(zhì)550。層間電介質(zhì)550用來(lái)從外界電部件電絕緣當(dāng)前納米帶晶體管器件。在優(yōu)選實(shí)施例中，層間電介質(zhì)550由例如使用低壓化學(xué)氣相沉積(LPCVD)而被沉積的二氧化硅組成。可以形成層間電介質(zhì)550的其它材料包括但不限于摻雜碳、氮氧化硅或者任何其它絕緣材料。一般而言，層間電介質(zhì)550從虛柵極110的頂部豎直地在20nm與150nm之間延伸。本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，可能在沉積形成層間電介質(zhì)550的材料之后需要化學(xué)機(jī)械平坦化(CMP)步驟以平坦化層間電介質(zhì)550的頂部，從而使得層間電介質(zhì)550的頂部相對(duì)地平坦。
[0031]觸點(diǎn)510、520、530和540用來(lái)將當(dāng)前納米帶晶體管器件電連接到外界電部件，包括但不限于其它納米帶晶體管器件、附加電部件(比如電容器和電阻器)或者任何其它電部件。在優(yōu)選實(shí)施例中，觸點(diǎn)510、520、530和540由銅組成并且使用本領(lǐng)域眾所周知的鍍制技術(shù)而被沉積。可以形成觸點(diǎn)510、520、530和540的其它材料可以包括但不限于鎢、鈦或者任何其它金屬或者金屬組合。一般而言，觸點(diǎn)510、520、530和540從源極和漏極區(qū)域120的頂部豎直地延伸到層間電介質(zhì)550的頂部。本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，可能在沉積形成觸點(diǎn)510、520、530和540的材料之后需要化學(xué)機(jī)械平坦化(CMP)步驟以平坦化觸點(diǎn)510、520、530和540的頂部，從而使得觸點(diǎn)510、520、530和540的頂部與層間電介質(zhì)550的頂部齊平并且觸點(diǎn)510、520、530和540的部分都未存在于層間電介質(zhì)550的頂部上方。在描繪的實(shí)施例中，觸點(diǎn)510用作用于納米帶晶體管器件的源極端子的觸點(diǎn)，并且觸點(diǎn)520用作用于納米帶晶體管器件的漏極端子的觸點(diǎn)。觸點(diǎn)530用作用于納米帶晶體管器件的柵極端子的觸點(diǎn)，該柵極端子用來(lái)關(guān)斷和接通在器件的源極和漏極端子之間的電流流動(dòng)。觸點(diǎn)540用作用于金屬層410的觸點(diǎn)，該金屬層410用來(lái)控制器件的閾值電壓。一般而言，改變器件的閾值電壓改變必須向器件的柵極端子施加的電壓以便關(guān)斷或者接通在源極與漏極端子之間的電流流動(dòng)。
[0032]在一些實(shí)施例中，通過(guò)改變向本發(fā)明的納米帶晶體管器件的反向偏置端子(比如觸點(diǎn)540)施加的電壓來(lái)修改器件的閾值電壓。在其它實(shí)施例中，通過(guò)選擇形成金屬層410的材料來(lái)修改希望的閾值電壓，從而使得在向觸點(diǎn)540施加已知電壓時(shí)，實(shí)現(xiàn)器件的閾值電壓的希望的改變。在這些實(shí)施例中，無(wú)需變化向許多器件的觸點(diǎn)540施加的電壓而在每個(gè)器件中形成金屬層410的材料的不同功函數(shù)產(chǎn)生用于每個(gè)器件的閾值電壓的希望的改變。
[0033]在本發(fā)明的各種實(shí)施例中，可以利用先柵極或者后柵極工藝來(lái)形成柵極結(jié)構(gòu)。在先柵極工藝中，首先形成柵極結(jié)構(gòu)，繼而形成源極/漏極區(qū)域，并且可選地合并每個(gè)源極/漏極區(qū)域。
[0034]在后柵極工藝(比如在圖1至圖7中描繪的實(shí)施例)中，在形成源極/漏極區(qū)域之后形成柵極結(jié)構(gòu)。在這樣的工藝中，在溝道130周圍形成犧牲柵極材料(比如虛柵極110)，然后可以將源極區(qū)域形成到溝道130的在犧牲柵極結(jié)構(gòu)的一側(cè)上的暴露的部分中，并且然后可以在溝道130的在犧牲柵極結(jié)構(gòu)的另一側(cè)上的暴露的部分中形成漏極區(qū)域。接著，可以用如以上限定的柵極結(jié)構(gòu)替換犧牲柵極結(jié)構(gòu)。一般而言，柵極結(jié)構(gòu)用來(lái)通過(guò)電或者磁場(chǎng)控制半導(dǎo)體器件的輸出電流(即，溝道中的載流子的流動(dòng))。
[0035]圖6描繪了本發(fā)明的實(shí)施例的截面圖，其中使用用于金屬層410和金屬層420的不同材料來(lái)在彼此旁邊形成有兩個(gè)不同閾值電壓的兩個(gè)納米帶晶體管器件。在一個(gè)實(shí)施例中，向每個(gè)器件的觸點(diǎn)540施加相同電壓，并且在每個(gè)器件中形成金屬層410和金屬層420的材料的功函數(shù)的差值產(chǎn)生器件的閾值電壓的希望的差值。在一個(gè)實(shí)施例中，金屬層410由鋁組成而金屬層420由鈦組成。在這一實(shí)施例中，由于鋁和鈦的功函數(shù)的差值，每個(gè)納米帶晶體管器件將在完成器件的制作并且向每個(gè)器件的觸點(diǎn)540施加相同電壓時(shí)具有不同閾值電壓。如描繪的那樣，使用隔離區(qū)域(比如隔離區(qū)域610、620和630)來(lái)相互隔離鄰近器件。在各種實(shí)施例中，隔離區(qū)域610、620和630可以由二氧化硅、氮化硅或者任何其它絕緣材料組成。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，可能需要包括使用附加硬掩模的附加處理步驟以在鄰近器件中由不同材料形成金屬層，比如金屬層410和金屬層420。附加地，應(yīng)當(dāng)認(rèn)識(shí)到，從鄰近器件隔離器件的工藝在本領(lǐng)域中眾所周知并且可以在本發(fā)明的各種實(shí)施例中使用隔離用于一系列處理步驟的一個(gè)或者多個(gè)晶體管的任何可接受方法。
[0036]圖7描繪了根據(jù)本發(fā)明的實(shí)施例的本發(fā)明的實(shí)施例的截面圖，其中“按照節(jié)距”制造多個(gè)納米帶晶體管器件并且需要所有連接的納米帶晶體管器件具有相同閾值電壓。應(yīng)當(dāng)認(rèn)識(shí)到，在圖6中描繪的實(shí)施例描述如下實(shí)施例，其中無(wú)需電部件(比如本發(fā)明的納米帶晶體管器件)的密度極高，而在圖7中描繪的實(shí)施例描述如下實(shí)施例，其中需要電部件(比如本發(fā)明的納米帶晶體管器件)的密度極高，比如生產(chǎn)微處理器或者緊湊存儲(chǔ)器部件。
[0037]一般而言，在其中“按照節(jié)距”制造多個(gè)納米帶晶體管器件的實(shí)施例中，單個(gè)源極或者漏極區(qū)域(比如源極漏極區(qū)域120)充當(dāng)用于位于源極漏極區(qū)域的任一側(cè)上的納米帶晶體管器件二者的源極或者漏極區(qū)域。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，在“按照節(jié)距”制造晶體管器件時(shí)使用共享的源極和漏極區(qū)域的實(shí)踐在本領(lǐng)域中眾所周知并且可以使用任何用于實(shí)施共享的源極和漏極的方法。
[0038]在一些實(shí)施例中，由于在電介質(zhì)層310內(nèi)的必須用金屬層410填充的間隙的長(zhǎng)而窄屬性，可以相互并排制造的納米帶晶體管器件的數(shù)目由于難以用金屬層410有效地填充電介質(zhì)層310的內(nèi)部而有限。在其中相互并排形成太多納米帶晶體管器件的一些實(shí)施例中，填充內(nèi)部或者電介質(zhì)層310的工藝“夾斷”，并且在完整地填充間隙的中間之前填充間隙的末端，從而使得不可能完整地填充在電介質(zhì)層310內(nèi)的間隙。在其中必須完整地填充內(nèi)部或者電介質(zhì)層310以便納米帶晶體管器件正確地工作的實(shí)施例中，可以相互并排形成的納米帶晶體管器件的最大數(shù)目取決于以下公式:
[0039](I) N=floor(R*t/CPP)_l
[0040]在公式(I)中，“N”代表可以相互并排形成的納米帶晶體管器件的數(shù)目。附加地，在公式(I)中，“R”代表最大填充縱橫比或者在可以使用用于用金屬層410填充間隙的給定的技術(shù)而有效地填充的電介質(zhì)層310之間的在電介質(zhì)層310之間的間隙的長(zhǎng)度與在電介質(zhì)層310之間的間隙的寬度之間的比值。在一個(gè)實(shí)施例中，確定使用工藝(比如ALD)以填充在電介質(zhì)層310之間的間隙，可以填充最大縱橫比15。在公式(I)中，“t”代表如以納米為單位測(cè)量的在電介質(zhì)層310之間的間隙的寬度。在公式(I)中，“CPP”代表柵極節(jié)距或者在相鄰納米帶晶體管器件的柵極端子的中心之間的測(cè)量的距離。在公式(I)中，公式“floorO”用來(lái)向下取整在括號(hào)中包括的值為包括的最低完整整數(shù)值。例如，“floor(3,359)”的值將是三，而“floor(2.9987)，’的值將是二。在其中確定“R”具有值15的一個(gè)實(shí)施例中，確定“t”具有30納米的值，并且確定“CPP”具有45納米的值，確定可以相互并排形成的納米帶晶體管器件的最大數(shù)目等于flood (15*30)/45)-1或者共計(jì)九個(gè)器件。
[0041]在一些實(shí)施例中，在電介質(zhì)層310內(nèi)的間隙的整個(gè)長(zhǎng)度無(wú)需被完整地填充，而是僅部分地填充以便器件正確地操作。在這些實(shí)施例中，仍然使用公式(I)，然而，“R”的值被修改以反映需要僅部分地填充在電介質(zhì)層310內(nèi)的間隙。例如，在其中ALD用來(lái)填充在電介質(zhì)層310內(nèi)的間隙、但是間隙的整個(gè)長(zhǎng)度必須僅部分地用金屬層410而被填充的一個(gè)實(shí)施例中，“R”的值從15改變成30。在這一實(shí)施例中，增加“R”，因?yàn)锳LD工藝可以部分地填充比它可以完整地填充的間隙更長(zhǎng)和更窄的間隙(有更高縱橫比的間隙)。由于“R”的值改變，可以相互并排形成的納米帶晶體管器件的數(shù)目從共計(jì)九個(gè)增加至共計(jì)十九個(gè)。
[0042]在制作集成電路芯片時(shí)使用如以上描述的方法。
[0043]所得集成電路芯片可以在原始晶片形式中(也就是說(shuō)，作為具有多個(gè)解包的芯片的單個(gè)晶片)、作為裸管芯或者在封裝形式中由制作者分發(fā)。在后一種情況下，芯片被裝配在單芯片封裝(比如其中引線被粘附到母板的塑料載體或者其它更高級(jí)載體)中或者在多芯片封裝(比如具有表面互連或者掩埋互連或者二者的陶瓷載體)中。在任何情況下，芯片然后與其它芯片、分立電路元件和/或其它信號(hào)處理設(shè)備集成為以下各項(xiàng)的部分:(a)中間產(chǎn)品，比如母板，或者(b)最終產(chǎn)品。最終產(chǎn)品可以是包括集成電路芯片的任何產(chǎn)品，范圍從玩具和其它低端應(yīng)用到具有顯示器、鍵盤或者其它輸入設(shè)備和中央處理器的高級(jí)計(jì)算機(jī)產(chǎn)品O
[0044]這里使用的術(shù)語(yǔ)僅為了描述具體實(shí)施例而未旨在于限制本發(fā)明。如這里所用，單數(shù)形式“一個(gè)/ 一種”和“該”旨在于也包括復(fù)數(shù)形式，除非上下文另有清楚地指示。還將理解，術(shù)語(yǔ)“包括”在本說(shuō)明書(shū)中使用時(shí)指定存在陳述的特征、整件、步驟、操作、單元和/或部件，但是未排除存在或者添加一個(gè)或者多個(gè)其它特征、整件、步驟、操作、單元、部件和/或其組合。
[0045]已經(jīng)描述了一種用于形成納米帶晶體管器件和所得結(jié)構(gòu)的實(shí)施例(這些實(shí)施例旨在于舉例說(shuō)明而不是限制)，注意，本領(lǐng)域技術(shù)人員可以按照以上教導(dǎo)而做出修改和變化。因此，將理解，可以在如所附權(quán)利要求概述的本發(fā)明的范圍內(nèi)公開(kāi)的具體實(shí)施例中做出改變。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，包括: 襯底； 在所述襯底上方并且在芯周圍形成的納米帶溝道； 在所述納米帶溝道周圍形成的柵極； 在所述柵極的至少一個(gè)側(cè)壁上橫向地形成的一個(gè)或者多個(gè)間隔物； 在所述納米帶溝道的至少所述芯中形成的反向偏置控制區(qū)域； 在所述納米帶溝道與所述反向偏置控制區(qū)域之間形成的電介質(zhì)層； 與所述一個(gè)或者多個(gè)間隔物中的每個(gè)間隔物相鄰地在所述納米帶溝道周圍外延地形成的源極/漏極區(qū)域；以及 在所述反向偏置控制區(qū)域中形成的金屬觸點(diǎn)，其中所述金屬觸點(diǎn)用來(lái)向所述反向偏置控制區(qū)域施加電壓。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述襯底包括掩埋氧化物層(BOX)。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述納米帶溝道包括II1-V半導(dǎo)體材料。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述柵極包括柵極電介質(zhì)層。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述反向偏置控制區(qū)域包括電傳導(dǎo)材料。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述反向偏置控制區(qū)域是至少部分基于所述反向偏置控制區(qū)域的希望的功函數(shù)而被選擇的材料。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述向所述反向偏置控制區(qū)域施加電壓造成所述半導(dǎo)體器件的閾值電壓的改變。8.一種用于形成半導(dǎo)體器件的方法，所述方法包括: 提供納米帶晶體管器件，所述納米帶晶體管器件包括: 襯底； 在所述襯底上方形成的納米帶溝道； 在所述納米帶溝道的中心內(nèi)形成的芯區(qū)域，其中所述芯區(qū)域具有對(duì)所述納米帶溝道的蝕刻選擇性； 在所述納米帶溝道周圍形成的柵極； 在所述柵極的至少一個(gè)側(cè)壁上橫向地形成的一個(gè)或者多個(gè)間隔物；以及與所述一個(gè)或者多個(gè)間隔物中的每個(gè)間隔物相鄰地在所述納米帶溝道周圍外延地形成的源極/漏極區(qū)域； 有選擇地蝕刻所述納米帶溝道的所述芯區(qū)域； 在所述納米帶溝道的暴露的部分上沉積電介質(zhì)材料； 在所述納米帶溝道的芯內(nèi)的所述電介質(zhì)材料的至少暴露的部分上形成反向偏置控制區(qū)域；以及 在所述反向偏置控制區(qū)域中形成金屬觸點(diǎn)。9.根據(jù)權(quán)利要求8所述的方法，還包括: 與提供的所述納米帶晶體管器件相鄰地在所述襯底上形成所述反向偏置控制區(qū)域的至少部分。10.根據(jù)權(quán)利要求8所述的方法，其中所述襯底包括掩埋氧化物層(BOX)。11.根據(jù)權(quán)利要求8所述的方法，其中所述納米帶溝道包括II1-V半導(dǎo)體材料。12.根據(jù)權(quán)利要求8所述的方法，其中所述柵極包括柵極電介質(zhì)層。13.根據(jù)權(quán)利要求8所述的方法，其中所述反向偏置控制區(qū)域包括電傳導(dǎo)材料。14.根據(jù)權(quán)利要求12所述的方法，其中所述反向偏置控制區(qū)域是至少部分基于所述反向偏置控制區(qū)域的希望的功函數(shù)而被選擇的材料。15.根據(jù)權(quán)利要求8所述的方法，其中向所述反向偏置控制區(qū)域施加電壓造成所述半導(dǎo)體器件的閾值電壓的改變。16.—種用于形成半導(dǎo)體器件的方法，所述方法包括: 提供納米帶晶體管器件，所述納米帶晶體管器件包括: 襯底； 在所述襯底上方形成的納米帶溝道； 在所述納米帶溝道的中心內(nèi)形成的芯區(qū)域，其中所述芯區(qū)域具有對(duì)所述納米帶溝道的蝕刻選擇性； 在所述納米帶溝道周圍形成的虛柵極； 在所述虛柵極的至少一個(gè)側(cè)壁上橫向地形成的一個(gè)或者多個(gè)間隔物；以及與所述一個(gè)或者多個(gè)間隔物的每個(gè)間隔物相鄰地在所述納米帶溝道周圍外延地形成的源極/漏極區(qū)域； 有選擇地蝕刻所述納米帶溝道的所述芯區(qū)域； 在所述納米帶溝道的暴露的部分上沉積電介質(zhì)材料； 在所述納米帶溝道的芯內(nèi)的所述電介質(zhì)材料的至少暴露的部分上形成反向偏置控制區(qū)域； 用柵極結(jié)構(gòu)替換所述虛柵極，其中所述柵極結(jié)構(gòu)包括金屬柵極和高k柵極電介質(zhì)層；以及 在所述反向偏置控制區(qū)域中形成金屬觸點(diǎn)。17.根據(jù)權(quán)利要求16所述的方法，其中所述納米帶溝道包括II1-V半導(dǎo)體材料。18.根據(jù)權(quán)利要求16所述的方法，其中所述反向偏置控制區(qū)域包括電傳導(dǎo)材料。19.根據(jù)權(quán)利要求16所述的方法，其中所述反向偏置控制區(qū)域是至少部分基于所述反向偏置控制區(qū)域的希望的功函數(shù)而被選擇的材料。20.根據(jù)權(quán)利要求16所述的方法，其中向所述反向偏置控制區(qū)域施加電壓造成所述半導(dǎo)體器件的閾值電壓的改變。
【文檔編號(hào)】H01L21/336GK106024887SQ201610176485
【公開(kāi)日】2016年10月12日
【申請(qǐng)日】2016年3月24日
【發(fā)明人】K·巴拉克里施南, 程慷果, P·哈舍米, A·雷茲奈斯克
【申請(qǐng)人】國(guó)際商業(yè)機(jī)器公司