專利名稱：非易失性存儲裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性存儲裝置及其制造方法。
背景技術(shù)：
一般而言，在其中存儲數(shù)據(jù)的非易失性存儲裝置的存儲單元具有堆疊柵 極結(jié)構(gòu)。該堆疊柵極結(jié)構(gòu)是通過在存儲單元的溝道區(qū)上順序地堆疊隧道介質(zhì) 層、浮置柵極、柵極間介質(zhì)層、控制柵極、以及柵電極而形成。該浮置柵極 用作電荷俘獲層，且通常由例如多晶硅的導(dǎo)電層形成。
然而，已經(jīng)披露了使用非導(dǎo)電層(例如，氮化物層)代替多晶硅作為電 荷俘獲層的非易失性存儲裝置。依照柵電極層的材料等，如上所述的使用非
導(dǎo)電層作為電荷俘獲層的非易失性存儲裝置，可分類成SONOS (硅/氧化物 /氮化物/氧化物/硅)非易失性存儲裝置、MANOS (金屬/八1203/氮化物/氧化 物/硅)非易失性存儲裝置等。該非易失性存儲裝置具有形成直接隧穿層的隧 道介質(zhì)層、用于存儲電荷的氮化物層、用作阻擋層的絕緣層、以及控制柵電 極。
在使用例如多晶硅的導(dǎo)電層作為電荷俘獲層的非易失性存儲裝置中，存 在這樣的問題，如果浮置柵極中存在任何微缺陷，則保持時(shí)間(retention time ) 顯著減少。然而，在使用例如氮化物層的非導(dǎo)電層作為電荷俘獲層的非易失 性存儲裝置中，存在這樣的優(yōu)點(diǎn)，由于氮化物層的特性，對工藝中的缺陷的 每文感性相對小。
此外，在使用導(dǎo)電層作為電荷俘獲層的非易失性存儲裝置中，由于厚度 約70埃以上的隧道介質(zhì)層形成于浮置柵極下，低電壓操作和高速操作的實(shí) 施存在局限性。然而，在使用非導(dǎo)電層作為電荷俘獲層的非易失性存儲裝置 中，具有高速操作且要求低電壓和低功耗的存儲裝置可以實(shí)現(xiàn)，因?yàn)橄鄬Ρ?的直接隧穿介質(zhì)層形成于氮化物層下。
在制造使用非導(dǎo)電層作為電荷俘獲層的非易失性存儲裝置時(shí)， 一般而 言，隔離層通過STI (淺溝槽隔離)方案形成在半導(dǎo)體襯底中，并且，柵極氧化物層、用于存儲電荷的氮化物層、用作阻擋層的氧化物層、柵電極層等 形成在包括隔離層的半導(dǎo)體襯底上。然后執(zhí)行柵極圖案化工藝，從而形成構(gòu) 成存儲單元的柵極。
然而，如果制造使用非導(dǎo)電層作為電荷俘獲層的閃存裝置，用于存儲電 荷的氮化物層沒有分離地形成于各個(gè)存儲單元，而是沿存儲單元的方向相互 連接，即使在柵極圖案化工藝進(jìn)行之后。在此情況下，特定存儲單元中包含 的電荷俘獲層中捕獲的電荷會隨著時(shí)間流逝而沿水平方向擴(kuò)散到鄰近的存 儲單元中。
圖l是剖面圖，說明制造MANOS型非易失性存儲裝置的傳統(tǒng)方法。 見圖1,半導(dǎo)體襯底10被蝕刻從而形成溝槽。用絕緣層縫隙填充 (gap-filling)溝槽，形成隔離層ll。然后隧道介質(zhì)層12形成于半導(dǎo)體裝置 的有源區(qū)上。電荷俘獲層13、阻擋絕緣層14、金屬電極層15、以及柵電極 層16和17順序地形成于整個(gè)表面上。然后執(zhí)行柵極圖案化蝕刻工藝從而形 成單元區(qū)域的柵極。
在傳統(tǒng)的MANOS型非易失性存儲裝置中，電荷俘獲層13也形成于有 源區(qū)之間的隔離區(qū)上。因此，如果通過將電荷俘獲到電荷俘獲層13來實(shí)施 編程之后，在高溫進(jìn)行烘烤，則捕獲的電荷移動到鄰近的柵極，這會減小編 程閾值電壓。這導(dǎo)致退化的保持特性(即，單元的電荷保持能力)。
圖2是剖面圖，說明制造SONOS型非易失性存儲裝置的傳統(tǒng)方法。 見圖2,半導(dǎo)體襯底20的隔離區(qū)被蝕刻從而形成隔離溝槽。使用絕緣層 縫隙填充溝槽，形成隔離層21。隧道介質(zhì)層22、電荷俘獲層23、阻擋層24、 用于控制柵極的導(dǎo)電層25、以及柵電極層26順序地堆疊于包括隔離層21 的整個(gè)表面上。
在傳統(tǒng)的SONOS型非易失性存儲裝置中，低電壓晶體管和高電壓晶體 管首先形成于外圍區(qū)域(即，周邊區(qū)域)，然后將用作存儲介質(zhì)(medium) 的單元形成。依照上述方法，單元區(qū)域的電荷俘獲層沿字線方向與鄰近單元 共享。由此出現(xiàn)這樣的問題，由于捕獲的電荷會移動到鄰近柵極，從而降低 單元的編程閾值電壓。這導(dǎo)致退化的保持特性(即，單元的電荷保持能力)。
此外，與浮置4冊^l比較，電荷俘獲層的電荷捕獲效率約為70%,因?yàn)椴?是所有通過隧道介質(zhì)層的電荷都被捕獲，而是僅其中部分被捕獲。這樣，必 須通過增大編程偏壓來補(bǔ)償與這種低的效率相對應(yīng)的閾值電壓，不過很難形成用于傳送高電壓的高電壓晶體管。

發(fā)明內(nèi)容
本發(fā)明目的在于通過對電荷俘獲層執(zhí)行圖案化工藝從而只在每個(gè)存儲 單元中形成電荷俘獲層，由此防止電荷俘獲層中存儲的電荷擴(kuò)散到鄰近的存 儲單元。
此外，本發(fā)明的目的還在于提供一種制造非易失性存儲器裝置的方法， 通過在半導(dǎo)體襯底的隔離區(qū)中形成的隔離層之間的空間內(nèi)形成電荷俘獲層， 從而防止在編程操作時(shí)，電荷俘獲層中捕獲的電荷擴(kuò)散到鄰近單元的柵極 中，由此提高編程閾值電壓以及單元的保持特性。
更進(jìn)一步地，本發(fā)明的目的還在于提供一種制造非易失性存儲器裝置的 方法，其通過在半導(dǎo)體襯底上形成電荷俘獲層，隨后通過后續(xù)工藝形成隔離
儲單元的電荷俘獲層電學(xué)隔離，由此能夠防止電荷俘獲層中捕獲的電荷在編 程操作時(shí)移動到鄰近單元柵極中，并由此提高編程閾值電壓以及單元的保持 特性。
根據(jù)本發(fā)明的一個(gè)方面，提供種制造非易失性存儲器裝置的方法，包括 在半導(dǎo)體襯底上形成第一介質(zhì)層，在半導(dǎo)體襯底中由隔離層定義有源區(qū)；在
第一介質(zhì)層上形成電荷俘獲層；除去隔離層上的第一介質(zhì)層和電荷俘獲層； 在包括電荷俘獲層的隔離層上形成第二介質(zhì)層；以及在第二介質(zhì)層上形成導(dǎo) 電層。
電荷俘獲層可以形成于有源區(qū)上以及隔離層的邊緣部分。 電荷俘獲層可以僅僅形成于有源區(qū)上。在半導(dǎo)體襯底中形成隔離層包 括在半導(dǎo)體襯底上形成襯墊氮化物層；在襯墊氮化物層上形成第一掩模圖 案，該第一掩模圖案具有與隔離層相對應(yīng)的開口區(qū)域；使用第一掩模圖案來 圖案化襯墊氮化物層并在半導(dǎo)體襯底中形成溝槽；以及用絕緣材料填充溝槽 以形成隔離層。第一掩模圖案可具有與第二掩模圖案同樣或者更寬的開口區(qū) 域。
電荷俘獲層可以由絕緣材料例如氮化物層形成。
根據(jù)本發(fā)明的另一個(gè)方面，提供一種非易失性存儲裝置，其包括半導(dǎo) 體襯底，半導(dǎo)體襯底中由隔離層定義有源區(qū)；第一介質(zhì)層，相互隔離且分別形成于有源區(qū)中；電荷俘獲層，由絕緣材料形成且僅形成在第一介質(zhì)層上； 第二介質(zhì)層，形成于半導(dǎo)體襯底和電荷俘獲層上；以及導(dǎo)電層，形成于第二 介質(zhì)層上。
第一介質(zhì)層可以部分地形成于隔離層上。
根據(jù)本發(fā)明的另 一個(gè)方面，提供一種制造非易失性存儲器裝置的方法， 包括在半導(dǎo)體襯底上順序形成絕緣層和硬掩模層；通過使用硬掩模層的蝕 刻工藝來蝕刻半導(dǎo)體襯底的隔離區(qū)，形成溝槽；使用絕緣層縫隙填充溝槽， 由此形成隔離層；在包括隔離層的區(qū)域，在用于絕緣層的硬掩模上形成鈍化 介質(zhì)層；蝕刻和除去鈍化介質(zhì)層、硬掩模層和絕緣層，從而形成突出的隔離 層；順序地堆疊隧道介質(zhì)層、電荷俘獲層和緩沖介質(zhì)層于包括隔離層的半導(dǎo) 體基層的整個(gè)表面上；并執(zhí)行拋光工藝以露出突出的隔離層的頂面，使得隧 道介質(zhì)層和電荷俘獲層保留在半導(dǎo)體基層的有源區(qū)上。
拋光工藝之后，可以順序地堆疊阻擋絕緣層、金屬層和柵電極層于包括 隔離層的整個(gè)表面上。
鈍化介質(zhì)層可以由厚度為200到4000埃的氮化物層通過LP-CVD (低 壓化學(xué)氣相沉積)或PE-CVD (等離子體增強(qiáng)化學(xué)氣相沉積)方法形成。隔 離層的突出的高度可以在200到800埃的范圍。
隧道介質(zhì)層可以通過干法熱氧化工藝、濕法熱氧化工藝或自由基氧化工 藝形成。電荷俘獲層的高度可以低于隔離層頂面的高度。
電荷俘獲層可以由厚度在40到200埃的化學(xué)計(jì)量比的硅氮化物或富硅 氮化物通過LP-CVD或PE-CVD方法形成。
緩沖介質(zhì)層可以由厚度在500到4000埃的HDP (高密度等離子體)、 SOG (旋涂玻璃)、USG (未摻雜硅酸鹽玻璃)、PSG (磷硅酸鹽玻璃)或BPSG (硼磷硅酸鹽玻璃)形成。
根據(jù)本發(fā)明的另 一個(gè)方面，提供一種制造非易失性存儲器裝置的方法， 包括一種制造非易失性存儲器裝置的方法，包括順序地堆疊第一隧道介質(zhì) 層、電荷俘獲層、阻擋絕緣層和第一導(dǎo)電層于半導(dǎo)體襯底上，半導(dǎo)體襯底中 定義有單元區(qū)域和外圍區(qū)域；通過蝕刻第一導(dǎo)電層、阻擋絕緣層、電荷俘獲 層、第一隧道介質(zhì)層和半導(dǎo)體襯底形成隔離溝槽；通過使用絕緣層縫隙填充 隔離溝槽形成隔離層；以及順序地形成第二導(dǎo)電層和金屬柵極層于包括第一 導(dǎo)電層的整個(gè)表面上。該方法還包括在形成隔離層之后，形成第二導(dǎo)電層形成之前，在單元
區(qū)域中形成鈍化介質(zhì)層；除去形成于外圍區(qū)域中的第一導(dǎo)電層、阻擋絕緣層、 電荷俘獲層和第一隧道介質(zhì)層；通過蝕刻形成于外圍區(qū)域的隔離層的突出頂 面，控制隔離層的高度；在外圍區(qū)域的露出的半導(dǎo)體襯底上形成用于晶體管 的第二隧道介質(zhì)層；以及除去鈍化介質(zhì)層。
隧道介質(zhì)層可以由厚度在10-100埃的氧化物層形成。電荷俘獲層可以 由厚度在10到100埃之間的氧化物層和氮化物層的混合層或者氮化物層形 成。阻擋絕緣層可具有氧化物層、氮化物層或氧化物層和氮化物層的雙重結(jié) 構(gòu)，且形成為厚度在10到500埃。用于控制柵極的第一和第二導(dǎo)電層可以 由多晶硅層形成。
在形成第 一導(dǎo)電層之后，可以通過在隔離溝槽形成之前執(zhí)行離子注入工 藝，將離子進(jìn)一步注入電荷俘獲層。離子注入工藝可以使用As或P作為雜質(zhì)。
鈍化介質(zhì)層可由氮化物層形成。
對于高電壓晶體管的情形，用于晶體管的隧道介質(zhì)層可形成為厚度在 100到600埃之間，對于低電壓晶體管的情形，用于晶體管的隧道介質(zhì)層可 形成為厚度在100到200埃之間。
電荷俘獲層可由氧化物層和氮化物層的混合層或者氮化物層形成。電荷 俘獲層可由Hf02、 Zr02、 HfAlO、 HfSiO、 ZrAlO或ZrSiO形成。在形成阻 擋絕緣層之后，可以執(zhí)行RTP (快速熱處理)以改善阻擋絕緣層的膜質(zhì)量。
第 一導(dǎo)電層和第二導(dǎo)電層可以由多晶硅層或金屬層形成。多晶硅層可由 摻雜N+雜質(zhì)的多晶硅層形成。離子摻雜濃度可以在1E19原子/cr^到5E20 原子/cm3之間。金屬層可以由TaN形成。
根據(jù)本發(fā)明的另一個(gè)方面，提供一種非易失性存儲器裝置，包括隧道 介質(zhì)層、電荷俘獲層、阻擋絕緣層和第一導(dǎo)電層，順序地堆疊于半導(dǎo)體襯底 上；隔離層，該隔離層突出得與半導(dǎo)體襯底的隔離區(qū)中的第一導(dǎo)電層的高度 一樣高，且配置成將隧道介質(zhì)層、電荷俘獲層、阻擋絕緣層和第一導(dǎo)電層與 鄰近的隧道介質(zhì)層、鄰近的電荷俘獲層、鄰近的阻擋絕緣層和鄰近的第一導(dǎo) 電層隔離；以及第二導(dǎo)電層和金屬柵極層，順序地堆疊于隔離層和第一導(dǎo)電 層上。
電荷俘獲層可由氧化物層和氮化物層的混合層或者氮化物層形成。電荷4孚獲層可由Hf02、 Zr02、 HfAlO、 HfSiO、 ZrAlO或ZrSiO形成。


圖1為說明制造MANOS型非易失性存儲裝置的傳統(tǒng)方法的剖面圖； 圖2為說明制造SONOS型非易失性存儲裝置的傳統(tǒng)方法的剖面圖； 圖3A到3F為說明根據(jù)本發(fā)明的第一實(shí)施例的制造非易失性存儲裝置的 方法的剖面圖；圖4A到4G為說明根據(jù)本發(fā)明的第二實(shí)施例的制造非易失性存儲裝置 的方法的剖面圖；圖5A到5E為說明根據(jù)本發(fā)明的第三實(shí)施例的制造非易失性存儲裝置 的方法的剖面圖。
具體實(shí)施方式
現(xiàn)在，將參照附圖描述根據(jù)本發(fā)明的具體實(shí)施例。然而，本發(fā)明并非局 限于所揭示的實(shí)施例，而是能夠以多種方式實(shí)施。實(shí)施例被提供以完成對本 發(fā)明的揭示，并使得本領(lǐng)域的普通技術(shù)人員能夠理解本發(fā)明的范圍。本發(fā)明 的范疇由權(quán)利要求限定。圖3A到3F為說明根據(jù)本發(fā)明的第 一 實(shí)施例的制造非易失性存儲裝置的 方法的剖面圖。見圖3A,形成屏蔽氧化物層(未示出)于半導(dǎo)體襯底300上。屏蔽氧 化物層功能為防止在后續(xù)工藝?yán)缵咫x子注入工藝或閾值電壓離子注入工 藝中對半導(dǎo)體襯底300表面的損傷。隨后，執(zhí)行阱離子注入工藝以在半導(dǎo)體 襯底300中形成阱區(qū)，執(zhí)行闊值電壓離子注入工藝以控制半導(dǎo)體元件例如晶 體管的閾值電壓。阱區(qū)(未示出)形成于半導(dǎo)體襯底300中，且可具有三重 (triple)結(jié)沖勾。在除去屏蔽氧化物層之后，形成襯墊(pad)氮化物層302于半導(dǎo)體層 300上。然后，形成第一掩模圖案304于襯墊氮化物層302上。第一掩模圖 案304具有與在后續(xù)工藝中形成于半導(dǎo)體襯底300內(nèi)的溝槽相對應(yīng)的開口區(qū) 域(叩en region )。具有不同于村墊氮化物層302的蝕刻選擇性的氧化物層(未 示出)，可以進(jìn)一步形成于襯墊氮化物層302和第一掩模圖案304之間。該 氧化物層(未示出)可用于防止在后續(xù)蝕刻工藝中對半導(dǎo)體襯底300表面的見圖3B，襯墊氮化物層302 (見圖3A)通過使用第一掩模圖案304 (見 圖3A)作為蝕刻掩模的蝕刻工藝而被圖案化。溝槽隨后形成于半導(dǎo)體襯底 300中。絕緣材料被形成于包括溝槽的第一掩模圖案304上(見圖3A),因 而使用絕緣材料縫隙填充溝槽。形成于半導(dǎo)體襯底300上的絕緣材料、第一 掩模圖案304 (見圖3A)和襯墊氮化物層302 (見圖3A)通過對半導(dǎo)體襯 底300執(zhí)行拋光工藝，例如CMP (化學(xué)機(jī)械拋光)工藝而除去。因此，絕 緣材料僅保留在形成于半導(dǎo)體襯底300中的溝槽中，由此形成隔離層306。 多個(gè)有源區(qū)(未示出)也由半導(dǎo)體襯底300中的隔離區(qū)306定義。見圖3C，第一介質(zhì)層308形成于包括隔離區(qū)306的半導(dǎo)體襯底300上。 第一介質(zhì)層308在使用非導(dǎo)電層作為電荷俘獲層的非易失性半導(dǎo)體存儲裝置 中可用作隧道介質(zhì)層。電荷俘獲層310隨后形成于第一介質(zhì)層308上。電荷 俘獲層310形成于半導(dǎo)體襯底300的整個(gè)上表面上方，位于由隔離層306定 義的多個(gè)有源區(qū)上方。電荷俘獲層310可以是非導(dǎo)電層，例如氮化物層。緩沖層312形成于電荷俘獲層310上。緩沖層312可用于防止在后續(xù)蝕 刻工藝中對電荷俘獲層310的損傷。第二掩模圖案314隨后形成于緩沖層312 上。第二掩才莫圖案314具有與形成于半導(dǎo)體襯底300內(nèi)的隔離層306相對應(yīng) 的開口區(qū)域。第二掩模圖案314的開口區(qū)域可以遠(yuǎn)小于第一掩模圖案304的 開口區(qū)域。同時(shí)，雖然圖中未示出，第二掩^t圖案314可以按照與先前工藝 中第一掩^^莫圖案304形成方式相同的方式來形成。這種情況下，具有這樣的 優(yōu)點(diǎn)，用于形成第一掩模圖案304的光掩?？梢杂糜谛纬傻诙谀D案314 而無需改變。見圖3D,形成于第二掩模圖案314下的緩沖層312、電荷俘獲層310 和第一介質(zhì)層308通過使用第二掩模圖案314作為蝕刻掩模的蝕刻工藝來圖 案化。因此，布置于第二掩模圖案314的開口區(qū)域中的電荷俘獲層310被除 去。電荷俘獲層310形成為水平地連接于多個(gè)有源區(qū)上方，在有源區(qū)上未連 接且隔離。這里，將電荷俘獲層310的邊緣部分調(diào)整到隔離層306的邊界部 分。然而，如果第二掩模圖案314的開口區(qū)域遠(yuǎn)小于第一掩模圖案304的開 口區(qū)域，在使用第二掩模圖案314的蝕刻工藝之后保留的電荷俘獲層310的 寬度被進(jìn)一步增寬，因而部分未連接的電荷俘獲層310會存在于隔離層306 上。這種情況下，存儲在電荷俘獲層310中的電荷的數(shù)量可增加，從而改善裝置的特性。同時(shí)，如果第二掩模圖案314的開口區(qū)域與第一掩模圖案304 的開口區(qū)域一樣大，電荷俘獲層310不存在于隔離層306上，而可以僅形成 在有源區(qū)上。傳統(tǒng)地，電荷俘獲層310水平地形成于多個(gè)有源區(qū)上方，并且即使在后 續(xù)的柵極蝕刻工藝之后仍在多個(gè)存儲單元上方沿水平方向保持連接。這種情 況下，特定的存儲單元中包含的電荷俘獲層310中存儲的電荷會隨著時(shí)間流 逝而水平地?cái)U(kuò)散，因此由于勢能差異而導(dǎo)致閾值電壓的偏移。這會退化存儲 單元的數(shù)據(jù)保持特性。隨著存儲單元的尺寸逐漸變小，必需嚴(yán)肅地考慮這個(gè) 問題。如上，根據(jù)本發(fā)明，電荷俘獲層310相互隔離，以便它們僅分別地形成 于有源區(qū)中。因此，電荷俘獲層310可以相互隔離，并JU義形成于通過后續(xù) 工藝形成的相應(yīng)存儲單元中。相應(yīng)地，這可以減少當(dāng)電確M孚獲層310中存儲 的電荷移動到鄰近的存儲單元時(shí)產(chǎn)生的諸如勢能下降、閾值電壓偏移以及數(shù) 據(jù)保持特性退化的問題的發(fā)生。見圖3E,形成于半導(dǎo)體襯底300上的第二掩模圖案314 (見圖3D)和 緩沖層312 (見圖3D )被除去。見圖3F,第二介質(zhì)層316形成于包括隔離層306和電荷俘獲層310的 半導(dǎo)體襯底300上方。第二介質(zhì)層316可以形成，同時(shí)維持由堆疊于半導(dǎo)體 襯底300上方的第一介質(zhì)層308和電荷俘獲層310形成的臺階。第二介質(zhì)層 316可以由氧化物層例如八1203形成。這時(shí)，電荷俘獲層310中存儲的電荷 無法移動到鄰近的電荷俘獲層310,因?yàn)樵陔姾煞@層310和第二介質(zhì)層316 之間存在能量勢壘。導(dǎo)電層318隨后形成于第二介質(zhì)層316上。導(dǎo)電層318 可以由金屬層形成。雖然圖中未示出，包括相互隔離的電荷俘獲層310的存 儲單元的形成工藝，是通過柵極蝕刻工藝對堆疊層進(jìn)行圖案化而完成。圖4A到4G為說明根據(jù)本發(fā)明的第二實(shí)施例的制造非易失性存儲裝置 的方法的剖面圖。見圖4A,覆蓋(capping)介質(zhì)層401、用于形成隔離層的絕緣層402、 以及石更掩才莫層403順序地形成于半導(dǎo)體襯底400上方。覆蓋介質(zhì)層401可以 由氧化物層形成。覆蓋介質(zhì)層401、絕緣層402和硬掩模層403的總厚度可 以在500到4000埃之間。絕緣層402可由氮化物層形成。隨后，用于形成 隔離溝槽的光刻膠圖案404通過曝光和顯影工藝形成。見圖4B，硬掩模層403、絕緣層402和覆蓋介質(zhì)層401通過以光刻膠圖 案404為蝕刻掩模的蝕刻工藝而順序地蝕刻和圖案化。曝光的半導(dǎo)體襯底 400被蝕刻以形成溝槽405。溝槽405可以通過蝕刻半導(dǎo)體襯底400而形成， 溝槽405的深度在1500到2500埃之間。見圖4C,在通過剝離(strip)工藝除去光刻膠圖案后，絕緣層沉積于整 個(gè)表面上。然后執(zhí)行CMP工藝以露出硬掩模層403,由此在溝槽405內(nèi)形 成隔離層406。隔離層406可以由HDP (高密度等離子體)氧化物層、SOG (旋涂玻璃)氧化物層、USG (未摻雜硅酸鹽玻璃)、PSG (磷珪酸鹽玻璃) 或BPSG (硼磷硅酸鹽玻璃)形成。鈍化介質(zhì)層407隨后形成于包括隔離層 406的整個(gè)表面上。鈍化介質(zhì)層407起著防止隔離層406的頂面在后續(xù)蝕刻 工藝中損耗的作用。鈍化介質(zhì)層407可以由使用LP-CVD或PE-CVD方法由 氮化物層形成，其厚度在200到4000埃。見圖4D,通過進(jìn)行蝕刻工藝，順序地除去形成于有源區(qū)上方的鈍化介 質(zhì)層407、硬掩模層403、絕緣層402和覆蓋介質(zhì)層401 。隔離層406具有從 半導(dǎo)體襯底400向上突出的突出部(protmsion)。突出部的高度可在200到 800埃的范圍之間。在這里，鈍化介質(zhì)層407、硬掩模層403和絕緣層402 可以通過使用H2P04的濕法蝕刻工藝除去。備選地，鈍化介質(zhì)層407、硬掩 模層403和絕緣層402可以通過干法蝕刻工藝除去。見圖4E，隧道介質(zhì)層408形成于半導(dǎo)體襯底400的有源區(qū)上。也就是 說，隧道介質(zhì)層408形成于隔離層406之間的區(qū)域內(nèi)。隧道介質(zhì)層408可以 通過干法熱氧化工藝、濕法熱氧化工藝或自由基氧化工藝形成。電荷俘獲層 409隨后形成于包括隧道介質(zhì)層408的整個(gè)表面上。這里，形成在有源區(qū)上 的電荷俘獲層409的厚度可低于形成在隔離層406的頂面上的電荷俘獲層 409的厚度。電荷俘獲層409可以使用LP-CVD或PE-CVD方法形成，其厚 度在40到200埃。電荷俘獲層409可以由化學(xué)計(jì)量比的硅氮化物或富硅氮 化物形成。緩沖介質(zhì)層410隨后形成于整個(gè)表面。緩沖介質(zhì)層410可由HDP 氧化物、SOG、 USG、 PSG或BPSG形成，其厚度在500到4000埃。見圖4F，執(zhí)行CMP處理直到隔離層406的頂面露出。如此，形成于隔 離層406的頂面上的電荷俘獲層409被移除，使得電荷俘獲層409僅保留在 有源區(qū)上。見圖4G,阻擋絕緣層411、金屬層412、第一柵電極層413和第二柵電極層414順序地堆疊于包括隔離層406的整個(gè)表面上。然后執(zhí)行圖案化工藝 從而形成單元區(qū)域的柵極。阻擋絕緣層411可以由Si02(氧化硅)、八1203(氧 化鋁)(即，高介電常數(shù)材料)、Ta205 (氧化鉭)、Zr03 (氧化鋯)、Hf02 (氧 化鉿)、La203 (氧化鑭)、Ti02 (氧化鈦)、SrTi03 (氧化鍶氧化鈦)或其組 合、或4丐鈥結(jié)構(gòu)的氧化物和鐵電材料形成。金屬層412可由TiN、 TiCN、 TaN 或TaCN形成。阻擋絕緣層411和金屬層412的每一個(gè)可由CVD (化學(xué)氣相 沉積)、PVD (物理氣相沉積)或ALD (原子層沉積)方法形成。第一4冊電 極層413可以由多晶硅形成，第二斥冊電極層可由WSix形成。圖5A到5E為說明根據(jù)本發(fā)明的第三實(shí)施例的制造非易失性存儲裝置 的方法的剖面圖。見圖5A,第一隧道介質(zhì)層501和電荷俘獲層502順序地形成于半導(dǎo)體 襯底500上。第一隧道介質(zhì)層501可以使用自由基氧化方法或者熱氧化方法 由氧化物層形成，由厚度為10到500埃。電荷俘獲層502可由氮化物層形 成。電荷俘獲層502可4吏用ALD或CVD方法形成。電荷-浮獲層502可由厚 度為10到500埃的LP-CVD氮化物層或PE-CVD氮化物層形成。電荷俘獲 層502可以由氧化物層和氮化物層的混合層代替氮化物層形成。電荷俘獲層 502也可以由Hf02、 Zr02、 HfAIO、 HfSiO、 ZrAlO或ZrSiO形成。阻擋絕緣層503和第一導(dǎo)電層504隨后順序地堆疊。阻擋絕緣層503可 由氧化物層形成。阻擋絕緣層503也可由鉿氧化物，鋁氧化物或鋯氧化物形 成。備選地，阻擋絕緣層503可由氮化物層而非氧化物層形成。備選地，阻 擋絕緣層503可具有氧化物層和氮化物層的雙重結(jié)構(gòu)。阻擋絕緣層503形成 為10到500埃的厚度。在阻擋絕緣層503形成之后，可執(zhí)行RTP (快速熱 處理)以提高阻擋絕緣層503的膜質(zhì)量。第一導(dǎo)電層504可由多晶硅層或金屬層形成。多晶> 圭層可以由摻雜W 雜質(zhì)的多晶硅層形成。這種情況下，多晶硅層的離子摻雜濃度可以在1E19原 子/cn^到5E20原子/cn^的范圍。TaN層可以用做該金屬層以形成第一導(dǎo)電 層504。此后，進(jìn)行離子注入工藝，以增加電荷俘獲層502的可能的陷阱數(shù)目。 可以注入As或P作為雜質(zhì)來進(jìn)行該離子注入工藝。隨后在第一導(dǎo)電層504 上形成硬掩模層505。見圖5B，通過順序地蝕刻形成于單元區(qū)域的隔離區(qū)(即，存儲單元區(qū)域)上的硬掩模層505、第一導(dǎo)電層504、阻擋絕緣層503、電荷俘獲層502 和第一隧道氧化物層501,以露出半導(dǎo)體襯底500。露出的半導(dǎo)體襯底500 被蝕刻/人而在單元區(qū)域中形成溝槽506a。通過相似的方法，在外圍區(qū)域(即， 周邊區(qū)域)的隔離區(qū)中形成溝槽506b。單元區(qū)域的溝槽506a和外圍區(qū)域的 溝槽506b可以分別形成或者同時(shí)形成。在包括溝槽506a、 506b的整個(gè)表面上形成用于元件隔離的絕緣層507。 絕緣層507可由SOG、 SOD或HDP氧化物層形成?？梢栽谧钃踅^緣層503形成之后和第一導(dǎo)電層504形成之前，進(jìn)行單元 區(qū)域的溝槽506a和外圍區(qū)域的溝槽506b的形成工藝以及絕緣層507的形成 工藝。見圖5C,執(zhí)行拋光工藝直到第一導(dǎo)電層504露出。優(yōu)選地，可執(zhí)行CMP 工藝從而形成隔離層507。對于在阻擋絕緣層503形成之后進(jìn)行單元區(qū)域的 溝槽506a和外圍區(qū)域的溝槽506b的形成工藝以及絕緣層507的形成工藝， 而不形成第一導(dǎo)電層504的情形，優(yōu)選地執(zhí)行拋光工藝直到阻擋絕緣層503 露出。因此，通過隔離層507，電荷俘獲層502沿位線方向與鄰近的電荷俘獲 層502電絕緣。這防止所捕獲的電荷移動到鄰近的單元。鈍化介質(zhì)層508形成于包括隔離層507的整個(gè)表面上。鈍化介質(zhì)層508 可由氮化物層形成。隨后執(zhí)行蝕刻工藝，由此除去形成于外圍區(qū)域上的鈍化 介質(zhì)層508。見圖5D，通過順序地蝕刻在外圍區(qū)域上露出的第一導(dǎo)電層504、阻擋絕 緣層503、電荷俘獲層502和第一隧道氧化物層501，由此露出半導(dǎo)體襯底 500。這里，第一隧道氧化物層501可不被除去而保留，從而通過在后續(xù)的 氧化工藝中控制其厚度而將其形成為第二隧道介質(zhì)層。其后，蝕刻隔離層507 的突出的頂面從而控制隔離層507的高度。然后執(zhí)行氧化工藝從而在露出的 半導(dǎo)體襯底500上形成第二隧道介質(zhì)層509。第二隧道介質(zhì)層509可由氧化 物層形成。當(dāng)外圍區(qū)域中待形成的晶體管是低電壓晶體管時(shí)，第二隧道介質(zhì) 層509可形成為厚度在500到200埃，以及當(dāng)外圍區(qū)域中待形成的晶體管是 高電壓晶體管時(shí)，第二隧道介質(zhì)層509可形成為厚度在500到600埃。如上所述，在單元區(qū)域中形成鈍化介質(zhì)層508之后，可在外圍區(qū)域形成 用于高電壓的隧道介質(zhì)層。相應(yīng)地，可容易地形成高電壓晶體管。隨后執(zhí)行蝕刻工藝以除去形成在存儲單元區(qū)域中的鈍化介質(zhì)層508。見圖5E，第二導(dǎo)電層510形成于包括在單元區(qū)域中形成的第一導(dǎo)電層 504和在外圍區(qū)域中形成的第二隧道介質(zhì)層509的整個(gè)表面上。第二導(dǎo)電層 510可由和第一導(dǎo)電層504相同的材料形成。為了減少4冊電極的電阻率，在 第二導(dǎo)電層510上形成金屬柵極層511。如果第一導(dǎo)電層504和第二導(dǎo)電層 510是由多晶硅層形成，金屬柵極層511可由WSi或WN/WSi形成。備選地， 如果第一導(dǎo)電層504和第二導(dǎo)電層510是由金屬層形成，金屬柵極層511可 由多晶硅/WN/WSi形成。應(yīng)理解，本發(fā)明的上述實(shí)施例也可應(yīng)用于TANOS (鉭/八1203/氮化物/氧 化物/硅)型非易失性存儲裝置以及SONOS型和MANOS型非易失性存儲裝 置。根據(jù)本發(fā)明的第一實(shí)施例，通過對電荷俘獲層執(zhí)行圖案化工藝，在每個(gè) 存儲單元內(nèi)形成電荷俘獲層?？梢苑乐勾鎯τ陔姾煞@層的電荷擴(kuò)散到鄰近 的存儲單元。相應(yīng)地，它能夠減少當(dāng)電荷俘獲層中存儲的電荷移動到鄰近的存儲單元時(shí)產(chǎn)生的諸如勢能下降、閾值電壓偏移以及數(shù)據(jù)保持特性退化等的 問題的發(fā)生。根據(jù)本發(fā)明的第二實(shí)施例，電荷俘獲層形成于半導(dǎo)體襯底的隔離區(qū)內(nèi)的 隔離層之間的空間內(nèi)。這可以防止在編程操作時(shí)，俘獲在電荷俘獲層中的電 荷移動到鄰近單元柵極中。相應(yīng)地，可以提高編程閾值電壓，并由此改善單 元的保持特性。根據(jù)本發(fā)明的第三實(shí)施例，在通過后續(xù)工藝形成隔離層之前，將電荷俘 獲層形成于半導(dǎo)體襯底上。通過該隔離層，存儲單元的電荷俘獲層沿位線方 向與鄰近存儲單元的電荷俘獲層電學(xué)隔離。這可以防止在編程操作時(shí)，俘獲 在電荷俘獲層中的電荷移動到鄰近單元柵極中。相應(yīng)地，可以提高編程閾值 電壓，并由此改善單元的保持特性。更進(jìn)一步地，在單元區(qū)域中形成鈍化介 質(zhì)層之后，通過控制隧道介質(zhì)層的厚度，在外圍區(qū)域中形成用于高電壓晶體 管或低電壓晶體管的隧道介質(zhì)層。相應(yīng)地，能夠容易地形成高電壓或低電壓 晶體管。在此揭示的上述實(shí)施例目的在于使本領(lǐng)域技術(shù)人員容易地實(shí)施本發(fā)明， 本領(lǐng)域技術(shù)人員可通過組合上述實(shí)施例來實(shí)施本發(fā)明。因此，本發(fā)明的保護(hù) 范圍不局限于上述的實(shí)施例，而僅由權(quán)利要求及其等同特征來解釋和限定。本申請要求2007年3月22日提交的韓國專利申請2007-28001、 2007 年5月3日提交的韓國專利申請2007-42979、 2007年6月27日提交的韓國 專利申請2007-63605、以及2007年9月10日提交的韓國專利申請2007-91555 的優(yōu)先權(quán)，其全部內(nèi)容引用結(jié)合于此。
權(quán)利要求
1.一種制造非易失性存儲器裝置的方法，所述方法包括在半導(dǎo)體襯底上形成第一介質(zhì)層，在所述半導(dǎo)體襯底中由隔離層定義有源區(qū)；在所述第一介質(zhì)層上形成電荷俘獲層；除去所述隔離層上的所述第一介質(zhì)層和所述電荷俘獲層；在包括所述電荷俘獲層的所述隔離層上形成第二介質(zhì)層；以及在所述第二介質(zhì)層上形成導(dǎo)電層。
2. 如權(quán)利要求1所述的方法，其中所述電荷俘獲層形成于所述有源區(qū) 上并形成在所述隔離層的邊緣部分。
3. 如權(quán)利要求1所述的方法，其中所述電荷俘獲層僅形成于所述有源 區(qū)上。
4. 如權(quán)利要求1所述的方法，其中在所述半導(dǎo)體襯底中形成所述隔離 層包括在所述半導(dǎo)體襯底上形成襯墊氮化物層；在所述襯墊氮化物層上形成第一掩模圖案，所述第一掩模圖案具有與所 述隔離層相對應(yīng)的開口區(qū)域；使用所述第一掩模圖案來圖案化所述村墊氮化物層并在所述半導(dǎo)體襯 底中形成溝槽；以及用絕緣材料填充所述溝槽以形成所述隔離層。
5. 如權(quán)利要求4所述的方法，其中當(dāng)所述隔離層上的所述電荷俘獲層 和所述第一介質(zhì)層被除去時(shí)，在所述電荷俘獲層上形成具有開口區(qū)域的第二 掩模圖案。
6. 如權(quán)利要求5所述的方法，其中所述第一掩模圖案具有與所述第二 掩模圖案相同的開口區(qū)域。
7. 如權(quán)利要求5所述的方法，其中所述第一掩模圖案具有比第二掩模 圖案的開口區(qū)域?qū)挼拈_口區(qū)域。
8. 如權(quán)利要求l所述的方法，其中所述電荷俘獲層由絕緣材料形成。
9. 如權(quán)利要求l所述的方法，其中所述電荷俘獲層由氮化物層形成。
10. —種非易失性存儲裝置，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底中由隔離層定義有源區(qū)； 第一介質(zhì)層，相互隔離且分別形成于所述有源區(qū)中； 電荷俘獲層，由絕緣材料形成且僅形成在所述第 一介質(zhì)層上； 第二介質(zhì)層，形成于所述半導(dǎo)體襯底和所述電荷俘獲層上；以及 導(dǎo)電層，形成于所述第二介質(zhì)層上。
11. 如權(quán)利要求10所述的非易失性存儲裝置，其中所述第一介質(zhì)層部 分地形成于所述隔離層上。
12. —種制造非易失性存儲器裝置的方法，所述方法包括 在半導(dǎo)體襯底上順序形成絕緣層和硬掩模層；通過使用所述硬掩模層作為蝕刻掩模的蝕刻工藝來蝕刻所述半導(dǎo)體襯底，^v而形成溝槽；使用絕緣材料填充所述溝槽并形成隔離層； 除去所述絕緣層和所述硬掩模層，從而形成突出的隔離層； 在包括所述隔離層的所述半導(dǎo)體底層的整個(gè)表面上形成隧道介質(zhì)層、電荷俘獲層和緩沖介質(zhì)層；以及露出所述突出的隔離層的頂面，使得所述隧道介質(zhì)層和所述電荷俘獲層保留在所述半導(dǎo)體襯底的有源區(qū)上。
13. 如權(quán)利要求12所述的方法，還包括在包括所述隔離層的所述硬掩模層上形成鈍化介質(zhì)層， 其中所述鈍化介質(zhì)層在除去所述絕緣層和所述硬掩模層以形成突出的 隔離層的步驟中被除去。
14. 如權(quán)利要求12所述的方法，還包括在拋光工藝之后，在包括所述 隔離層的整個(gè)表面上順序地堆疊阻擋絕緣層、金屬層和柵電極層。
15. 如權(quán)利要求13所述的方法，其中所述鈍化介質(zhì)層通過低壓化學(xué)氣 相沉積或等離子體增強(qiáng)化學(xué)氣相沉積方法，由厚度為200到4000埃的氮化 物層形成。
16. 如權(quán)利要求12所述的方法，其中所述隔離層的突出高度在200到 800埃的范圍內(nèi)。
17. 如權(quán)利要求12所述的方法，其中所述隧道介質(zhì)層通過干法熱氧化 工藝、濕法熱氧化工藝或自由基氧化工藝形成。
18. 如權(quán)利要求12所述的方法，其中所述電荷俘獲層的高度低于所述隔離層的頂面的高度。
19. 如權(quán)利要求12所述的方法，其中所述電荷俘獲層通過低壓化學(xué)氣相沉積或等離子體增強(qiáng)化學(xué)氣相沉積方法，由厚度為40到200埃的化學(xué)計(jì) 量比的硅氮化物或富硅氮化物形成。
20. 如權(quán)利要求12所述的方法，其中所述緩沖介質(zhì)層由厚度為500到 4000埃的高密度等離子體氧化物層、旋涂玻璃、未摻雜硅酸鹽玻璃、磷硅酸 鹽玻璃或硼磷硅酸鹽玻璃形成。
21. —種制造非易失性存儲器裝置的方法，所述方法包括 形成第一隧道介質(zhì)層、電荷俘獲層、阻擋絕緣層和第一導(dǎo)電層于半導(dǎo)體襯底上，所述半導(dǎo)體襯底中定義有單元區(qū)域和外圍區(qū)域；通過蝕刻所述第一導(dǎo)電層、阻擋絕緣層、電荷俘獲層、第一隧道介質(zhì)層 和半導(dǎo)體襯底以形成隔離溝槽；通過使用絕緣層縫隙填充所述隔離溝槽以形成隔離層；以及 除去所述外圍區(qū)域的所述第一導(dǎo)電層、阻擋絕緣層和電荷俘獲層。
22. 如權(quán)利要求21所述的方法，還包括在形成所述隔離層之后，在 除去所述外圍區(qū)域的所述第一導(dǎo)電層、阻擋絕緣層和電荷俘獲層之前，在所 述單元區(qū)域的所述第一導(dǎo)電層上形成鈍化介質(zhì)層。
23. 如權(quán)利要求22所述的方法，還包括在除去所述外圍區(qū)域的所述第一導(dǎo)電層、阻擋絕緣層和電荷俘獲層后， 蝕刻形成于所述外圍區(qū)域中的所述隔離層的突出頂面，從而控制所述隔離層 的高度；在所述外圍區(qū)域的所述第一隧道介質(zhì)層上形成用于晶體管的第二隧道 介質(zhì)層；以及除去所述鈍化介質(zhì)層。
24. 如^L利要求23所述的方法，還包括在所述外圍區(qū)域中形成用于 所述晶體管的所述第二隧道介質(zhì)層之后，在包括所述單元區(qū)域和外圍區(qū)域的 整個(gè)表面上形成用于晶體管的導(dǎo)電層。
25. 如權(quán)利要求21所述的方法，還包括在形成所述第一導(dǎo)電層之后， 通過在形成所述隔離溝槽之前執(zhí)行離子注入工藝，將雜質(zhì)注入所述電荷俘獲 層。
26. 如權(quán)利要求25所述的方法，其中所述離子注入工藝使用As或P作為雜質(zhì)。
27. 如權(quán)利要求22所述的方法，其中所述鈍化介質(zhì)層由氮化物層形成。
28. 如權(quán)利要求23所述的方法，其中對于高電壓晶體管的情形，用于 晶體管的所述第二隧道介質(zhì)層形成為500到600埃的厚度，以及對于低電壓 晶體管的情形，用于晶體管的所述第二隧道介質(zhì)層形成為500到200埃的厚度。
29. 如權(quán)利要求21所述的方法，其中所述電荷俘獲層由氧化物層和氮 化物層的混合層或者氮化物層形成。
30. 如權(quán)利要求21所述的方法，還包括在形成所述阻擋絕緣層之后， 執(zhí)行快速熱處理以提高所述阻擋絕緣層的膜質(zhì)量。
31. —種非易失性存儲裝置，包括隧道介質(zhì)層、電荷俘獲層、阻擋絕緣層和第一導(dǎo)電層，順序地堆疊于半 導(dǎo)體襯底上；隔離層，所述隔離層突出得與所述半導(dǎo)體襯底的隔離區(qū)中的所述第 一導(dǎo) 電層的高度一樣高，且配置成將所述隧道介質(zhì)層、電荷俘獲層、阻擋絕緣層 和第一導(dǎo)電層與鄰近的隧道介質(zhì)層、鄰近的電荷俘獲層、鄰近的阻擋絕緣層和鄰近的第一導(dǎo)電層隔離；以及第二導(dǎo)電層和金屬柵極層，順序地堆疊于所述隔離層和所述第一導(dǎo)電層上。
32. 如權(quán)利要求31所述的非易失性存儲裝置，還包括用于晶體管的絕緣層，所述用于晶體管的絕緣層形成于所述半導(dǎo)體襯底 的外圍區(qū)域中；以及隔離層，所述隔離層突出得與所述半導(dǎo)體襯底的所述外圍區(qū)域中所述用 于晶體管的絕緣層的高度一樣高，且配置成將所述用于晶體管的絕緣層與鄰 近的用于晶體管的絕緣層隔離；其中，所述第一導(dǎo)電層和第二導(dǎo)電層順序地堆疊于所述外圍區(qū)域的所述 隔離層和所述用于晶體管的絕緣層上。
33. 如權(quán)利要求31所述的非易失性存儲裝置，其中所述電荷俘獲層由 氧化物層和氮化物層的混合層或者氮化物層形成。
全文摘要
一種非易失性存儲裝置及其制造方法。本發(fā)明提供了一種非易失性存儲裝置及其制造方法，以防止存儲于電荷俘獲層的電荷移動到鄰近的存儲單元。制造非易失性存儲裝置的方法包括在半導(dǎo)體襯底上形成第一介質(zhì)層，半導(dǎo)體襯底中由隔離層定義有源區(qū)；在第一介質(zhì)層上形成電荷俘獲層；除去隔離層上的第一介質(zhì)層和電荷俘獲層；在包括電荷俘獲層的隔離層上形成第二介質(zhì)層；以及在第二介質(zhì)層上形成導(dǎo)電層。
文檔編號H01L21/70GK101308824SQ20081014285
公開日2008年11月19日 申請日期2008年3月24日 優(yōu)先權(quán)日2007年3月22日
發(fā)明者劉泫升, 周文植, 安正烈, 崔殷碩, 樸基善, 樸宰潁, 樸景煥, 李命植, 李起洪, 洪韺玉, 禹元植, 金世埈, 金容漯, 黃敬弼 申請人:海力士半導(dǎo)體有限公司