專利名稱：系統(tǒng)級封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體器件封裝的方法，更特別地，涉及 一種系統(tǒng)級封裝，在該系統(tǒng)級封裝中多個半導(dǎo)體芯片在層壓結(jié)構(gòu)中 相互連接，本發(fā)明還涉及一種制造該系統(tǒng)級封裝的方法。
背景技術(shù)：
隨著朝向移動的、小型化的以及多功能的電子器件的趨勢，具 有在單個封裝中實現(xiàn)的各種芯片的三維(3D)系統(tǒng)級封裝(SIPs) 已經(jīng)引起了極大的關(guān)注和興趣。便攜式設(shè)備可具有一種結(jié)構(gòu)，在該 結(jié)構(gòu)中諸如存儲器的半導(dǎo)體器件被分別以封裝的形式嵌入(form of packages)并相互連4妄.。另一方面，系統(tǒng)級佳'于裝l支術(shù)的4吏用估:;得所 有的器件可被嵌入到單個封裝中，并因此在減小功耗的同時實現(xiàn)產(chǎn) 品最小化和各種功能。SIP技術(shù)被廣泛地應(yīng)用于存儲器，邏輯器件， 傳感器以及轉(zhuǎn)換器(交換器，convenors )等。在系統(tǒng)級封裝結(jié)構(gòu)中， 使用穿過半導(dǎo)體芯片的通孔導(dǎo)體(via conductors )來層壓的多個半 導(dǎo)體芯片相互電連接，而半導(dǎo)體芯片被電連接至印刷電路板(在下 文中稱為"PCBs，，)。
然而，通孔導(dǎo)體在這種系統(tǒng)級封裝中的使用會不利地包括復(fù)雜 的制造工藝。例如，除了在半導(dǎo)體芯片上和/或上方形成通孔導(dǎo)體的 工藝外，制造系統(tǒng)級封裝的方法進一步需要用于形成將通孔導(dǎo)體與 襯墊相連的導(dǎo)體的工藝以及用于形成將半導(dǎo)體芯片電連接至排列
在坤于墊或PCB上的其他半導(dǎo)體芯片的突起(bumps)的工藝。這些 不同的工藝步驟不利地的使得全部制造工藝變得復(fù)雜。此外，當(dāng)使 用^艮難蝕刻的金屬材料諸如銅(Cu)來形成突起時，還需要化學(xué)機 械拋光(在下文中，稱為"CMP")以圖樣化該銅層，從而進一步 4吏得整個制造工藝變得復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明具體實施方式
涉及一種制造諸如系統(tǒng)級封裝的半導(dǎo)體 器件封裝的方法，以使得多個半導(dǎo)體芯片在層壓結(jié)構(gòu)中可以相互連接。
本發(fā)明具體實施方式
涉及一種系統(tǒng)級封裝及其制造方法，該系 統(tǒng)級封裝可包括多個層壓在一起的半導(dǎo)體芯片，由此通過同時形成 通孔導(dǎo)體和突起可簡化制造工藝。
本發(fā)明具體實施方式
涉及一種制造系統(tǒng)級封裝的方法，該方法 至少包括以下步驟中的一步在設(shè)置有金屬線的半導(dǎo)體襯底上和/ 或上方形成鈍化膜(passivation film);圖樣化該鈍化膜以形成第一 和第二開口；形成襯墊以使得該襯墊覆蓋第一和第二開口并穿過第
一開口與金屬線連接；在該設(shè)置有村墊的鈍化膜上和/或上方形成光
刻膠；在與第二開口重疊的區(qū)域中形成深溝道以使得該深溝道穿過 光刻膠和襯墊并延伸到半導(dǎo)體襯底中預(yù)定的深度；形成在深溝道內(nèi) 部的通孑L導(dǎo)體以^^尋該通孑L導(dǎo)體與4于墊側(cè)才妄觸(in side-contact); 去除光刻膠以突出通孔導(dǎo)體的 一端作為第 一 突起；然后將第 一 突起 電連接至另 一個半導(dǎo)體芯片或印刷電路板。
本發(fā)明具體實施方式
涉及一種具有在其中層壓多個半導(dǎo)體芯 片的結(jié)構(gòu)的系統(tǒng)級封裝，其中至少一個半導(dǎo)體芯片包括至少以下之
一鈍化膜，形成于設(shè)置有金屬線的半導(dǎo)體襯底上和/或上方，該鈍 化膜設(shè)置有第一和第二開口；襯墊，設(shè)置在該鈍化膜上和/或上方， 該襯墊適用于覆蓋第一和第二開口并同樣被設(shè)定用于穿過第 一開 口連接金屬線；通孔導(dǎo)體，設(shè)置在與第二開口重疊的區(qū)域中，在該 區(qū)域中通孔導(dǎo)體穿過襯墊和半導(dǎo)體襯底并與村墊側(cè)接觸；以及第一 突起，與通孔導(dǎo)體整合，該第一突起從村墊處突出。


示例的圖1到圖12根據(jù)本發(fā)明具體實施方式
按順序示出了制 造系統(tǒng)級封裝的方法。
具體實施例方式
本發(fā)明的其他方面、特征和優(yōu)點從下述結(jié)合附圖的具體實施方 式的詳細(xì)描述中將更清楚地理解。
如示例圖1到示例圖12所示， 一種才艮據(jù)本發(fā)明具體實施方式
的用于制造系統(tǒng)級封裝的方法包括在第一半導(dǎo)體芯片50上和/或 上方形成襯墊30,形成通孔導(dǎo)體42以侵J尋通孔導(dǎo)體42與第一和第 二突起42A和42B整合并穿過從襯墊30到半導(dǎo)體襯底10的結(jié)構(gòu)， 以及在層壓結(jié)構(gòu)中連4妄第一半導(dǎo)體芯片50到第二半導(dǎo)體芯片60和 PCB70。根據(jù)本發(fā)明具體實施方式
，盡管使用銅(Cu)作為具有低 電阻的金屬可以形成通孔導(dǎo)體42,但本發(fā)明具體實施方式
不限于
J:匕。
如示例圖1所示，在半導(dǎo)體襯底10上和/或上方可以形成適合 半導(dǎo)體芯片的下部結(jié)構(gòu)。該下部結(jié)構(gòu)包括多條金屬線和多個金屬
膜。示例圖1示意性地示出一個實例，下部結(jié)構(gòu)包括在半導(dǎo)體襯底
10上和/或上方形成的多條下金屬線12和上金屬線18。形成多個4妄 點16以分別電連接上金屬線18至下金屬線12,同時穿過在上金屬 線18和下金屬線12之間形成的第一絕緣膜14。形成在其中嵌入上 金屬線18的第二絕緣'膜21。在銅(Cu)被用來做上金屬線18的 情況下，可以圖樣化絕緣膜21以形成溝道，上金屬線18將形成在 該溝道處，沉積銅以4吏4f銅嵌入溝道中并覆蓋絕纟彖膜21的表面， 然后通過CMP蝕刻銅直到暴露該絕緣膜21,從而形成具有與絕緣 膜21的最上表面共面的最上表面的上金屬線18。然后在嵌入絕參彖 膜21的上金屬線18上和/或上方可以形成具有雙層結(jié)構(gòu)的第 一 和第 二^/f匕膜20和22。通過沉積諸如SiNx的氮化物，可以形成具有厚 度大約2,000 A到3，000A的第一鈍化膜20。通過沉積如原硅酸四 乙西旨(tetra ethyl ortho silicate ( TEOS ))的具有低介電常數(shù)的氧化 物絕纟彖體可以形成具有厚度大約6,000 A到IO,OOOA的第二4屯化月莫 22。
如示例圖2所示，然后通過光刻法和蝕刻工藝可以圖樣化第一 和第二鈍化膜20和22以形成第一和第二開口 24和26。第一開口 24暴露將要電連接至在隨后工藝中形成的襯墊的上金屬線18。第 二開口 26提供在隨后工藝中形成通孔導(dǎo)體的區(qū)域。
如示例圖3所示，然后在i殳置有開口 24和26的第二4M匕膜22 上和/或上方可以順序地形成阻擋金屬28和4十墊金屬30。例如，在 形成鋁(Al) 4于墊的情況下，在第二4屯4b力莫22上和/或上方可以沉 積鋁阻擋金屬28和鋁襯墊金屬30。
如示例圖4所示，然后通過光刻法和蝕刻工藝可以圖樣化襯墊 金屬30和阻擋金屬28.以形成覆蓋第一和第二開口 24和26的4于墊 32。層壓有阻擋金屬28和襯墊金屬30的村墊32可以穿過第一開 口 24電連4妻至上金屬線18。
如示例圖5所示，然后在i殳置有襯墊32的第二《屯化膜22上和 /或上方可以涂覆光刻膠34。例如，光刻膠34可以一皮涂覆達到大約 2 pm到10pm的厚度，且可以/人具有大約90:1的高選擇率的光刻 膠中選擇。
如示例圖6所示，通過光刻法工藝可以圖樣化光刻膠34以形 成溝道36來打開隨后形成通孔導(dǎo)體的區(qū)域。穿過光刻"交34的溝道 36與示例圖2中所示的第一和第二鈍化膜20和22的第二開口 26重疊。
如示例圖7所示，深溝道36穿過光刻膠34、襯墊32、絕緣膜 14和21、鈍化膜20和22且延伸至半導(dǎo)體襯底10中的預(yù)定的深度。 4吏用快速蝕刻i殳備可以形成深溝道36以使得深溝道36穿過襯墊32 和絕緣膜14和21,且延伸至半導(dǎo)體襯底10中的預(yù)定的深度，但沒 有完全穿過半導(dǎo)體4十底10。例如，深溝道36可以具有大約10 pm 到30|im的寬度和大約40|iim到100pm的;罙度。；果溝道36可以穿 過襯墊32以使得暴露襯墊32的側(cè)表面(即，傾斜的和垂直的側(cè)表 面)。
如示例圖8和9所示，然后在深溝道36的側(cè)壁上和/或上方可 以形成阻擋金屬40 。然后可以在深溝道36中嵌入諸如銅的金屬材 料以形成通孔導(dǎo)體42。然后可以實施銅退熱工藝。在有機絕緣體被 用來作半導(dǎo)體襯底10或絕纟彖力莫14的情況下，可以形成阻擋金屬40 以防止銅擴散到有機絕緣膜14中。阻擋金屬40可以是諸如Ti、TiN、 TiSiN、 Ta和TaN中至少一種金屬。籽晶金屬可以在阻擋金屬40 上形成且然后經(jīng)歷4吏用電鍍或化學(xué)電鍍的銅鍍以形成完全填充深 溝道36的銅通孔導(dǎo)體42。然后為了穩(wěn)定性銅通孔導(dǎo)體42可以經(jīng)歷 20到120分鐘溫度在150°C到250°C的退火。通孔導(dǎo)體42可以穿 過阻擋金屬40連接到襯墊32的側(cè)表面(即，傾斜的和垂直的側(cè)面)。換句話-說，通孔導(dǎo)體42可以與#于墊32側(cè)*接觸?？梢孕纬赏讓?dǎo)體 42以僅J尋其具有大約10|iim到20pm的長度。
如示例圖10所示，蝕刻光刻月交34以4吏得通孔導(dǎo)體42的上部 從襯墊32突出到外部。襯墊32向上的通孔導(dǎo)體42的突起用作可 以電連4妻至另一個半導(dǎo)體芯片或PCB的第一突起42A。
如示例圖11所示，然后半導(dǎo)體4十底10的后表面可以經(jīng)歷磨削 (grinding )和蝕刻以使得通孔導(dǎo)體42的下部從襯底10突出到外部。 半導(dǎo)體;H"底10的后表面可以經(jīng)歷^f吏用更高的石圭蝕刻率的蝕刻法向 后磨削(back grinding)直到通孔導(dǎo)體42暴露。由于通孔導(dǎo)體42 的蝕刻率低于半導(dǎo)體襯底10的蝕刻率，從底部突出通孔導(dǎo)體42的 下部。從半導(dǎo)體襯底10向下突出的通孔導(dǎo)體42從而可以用作可以 電連接至另一個半導(dǎo)體芯片或PCB的第二突起42B。半導(dǎo)體襯底 10的向后磨削致4吏阻擋金屬40出現(xiàn)在將^皮蝕刻的通孔導(dǎo)體42的下 部中，使通孔導(dǎo)體42的后表面能夠暴露。從而，穿過半導(dǎo)體芯片 50的通孔導(dǎo)體42可以同時完整地形成具有突起結(jié)構(gòu)的第一和第二 突起42A和42B,通孔導(dǎo)體42穿過4于墊32并與4于墊32側(cè)4妄觸。 因此，很可能消除包括用于形成導(dǎo)體將襯墊連接至通孔導(dǎo)體的工 藝、用于形成突起的工藝以及銅CMP工藝的其它工藝的必要性， 乂人而減少工藝總凄t。
在當(dāng)半導(dǎo)體芯片50出現(xiàn)作為最外層的情況下，沒必要電連4妄 半導(dǎo)體村底10的后表面至另一個芯片，換句話說，不需要第二突 起42B，可以省略用于向后磨削如示例圖11中所示的半導(dǎo)體襯底 10的工藝。
如示例圖12所示，在層壓結(jié)構(gòu)中可以實施連4妻工藝以連4妻示 例圖11所示半導(dǎo)體芯片50至另一個半導(dǎo)體芯片60和PCB70。例 如，可以實施連才妄工藝以4吏得從半導(dǎo)體襯底10突出的第二突起42B
電連接至另一個半導(dǎo)體芯片60，該第二突起42B與半導(dǎo)體芯片50 的通孔導(dǎo)體42整合。此外，可以實施連接工藝以使得從村底32突 出的第一突起42A電連接至PCB 70，該第一突起42A與半導(dǎo)體芯 片50的通孔導(dǎo)體42整合。
從上所述清楚的知道，根據(jù)半導(dǎo)體器件封裝及其制造方法，與 襯墊側(cè)接觸且從而直接連接的通孔導(dǎo)體同時完整地形成有突起。結(jié) 果，很可能減少工藝和生產(chǎn)花費的總數(shù)且從而提高生產(chǎn)效率。
盡管本文中描述亍多個具體實施方式
，但是應(yīng)該理解，本領(lǐng)域 技術(shù)人員可以想到多種其他修改和具體實施方式
，他們都將落入本 公開的原則的精神和范圍內(nèi)。更特別地，在本公開、附圖、以及所 附4又利要求的范圍內(nèi)，可以在主題結(jié)合排列的排列方式和/或組成部 分方面進行各種修改和改變。除了組成部分和/或排列方面的修改和 改變以外，可選的使用對本領(lǐng)域技術(shù)人員來說是顯而易見的選擇。
權(quán)利要求
1.一種方法，包括在設(shè)置有金屬線的半導(dǎo)體襯底上方形成鈍化膜；圖樣化所述鈍化膜以形成第一和第二開口；以及在所述第一和第二開口上方形成襯墊并通過所述第一開口連接至所述金屬線；在包括所述襯墊的所述鈍化膜上方形成光刻膠；以及在空間上相應(yīng)地所述第二開口的區(qū)域中形成深溝道且延伸穿過所述光刻膠和所述襯墊以及鈍化膜到所述半導(dǎo)體襯底中達到預(yù)定的深度；以及在所述深溝道中形成通孔導(dǎo)體，以使得所述通孔導(dǎo)體直接接觸所述襯墊；以及通過去除所述光刻膠以使得所述通孔導(dǎo)體的一個末端突出至所述外部形成第一突起；以及電連接所述第一突起至第二半導(dǎo)體芯片和印刷電路板中的至少一個。
2. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述鈍化膜包括在所述半導(dǎo)體襯底上方形成氮化膜作為第一鈍化膜；以及在所述氮化騰上方形成氧化膜作為第二鈍化膜。
3. 4艮據(jù)片又利要求2所述的方法，其中所述氮化膜包括氮化石圭(SiNx)膜，所述氧化膜包括原硅酸四乙酯(TEOS)膜。
4. 根據(jù)權(quán)利要求3所述的方法，其中形成厚度范圍在2,000A到 3,OOOA的所述氮化石圭膜，以及形成厚度范圍在6,000A到 IO,OOOA的所述TEOS膜。
5. 根據(jù)權(quán)利要求1所述的方法，其中形成厚度范圍在2|um到 10|um的所述光刻月交。
6. 根據(jù)權(quán)利要求5所述的方法，其中所述光刻膠具有90:1的蝕 刻選擇率。
7. 才艮據(jù)權(quán)利要求1所述的方法，其中形成具有寬度范圍在lOpm 到30pm且;罙度大約在40|am-100]Lim的所述;果溝道。
8. 根據(jù)權(quán)利要求1所述的方法，進一步包括，在形成所述深溝道 之后，^f旦在形成所述通孔導(dǎo)體之前在所述深溝,道的側(cè)壁上順序地形成阻擋金屬，以及在所 述深溝道中形成籽晶金屬；以及使所述籽晶金屬經(jīng)歷電鍍工藝以從而形成通孔導(dǎo)體；以及4吏所述通孔導(dǎo)體經(jīng)歷退火工藝。
9. 根據(jù)權(quán)利要求8所述的方法，其中所述通孔導(dǎo)體包括銅材料。
10. 根據(jù)權(quán)利要求9所述的方法，其中使用電鍍和化學(xué)電鍍中的至 少 一種形成所述通孔導(dǎo)體。
11. 根據(jù)權(quán)利要求8所述的方法，其中所述阻擋金屬包括Ti、 TiN、 TiSiN、 Ta和TaN中的至少 一種。
12. 根據(jù)權(quán)利要求8所述的方法，其中形成厚度范圍在10pm到 20pm的所述通孑L導(dǎo)體。
13. 根據(jù)權(quán)利要求8所述的方法，其中在150°C到250°C實施持續(xù) 20到120分鐘的所述退火工藝。
14. 根據(jù)權(quán)利要求1所述的方法，進一步包括，在形成所述第一突 起后通過蝕刻所述半導(dǎo)體襯底的所述后表面以突出所述通孔 導(dǎo)體的另一末端形成第二突起。
15. —種i殳備包才舌半導(dǎo)體襯底；金屬線，形成于所述半導(dǎo)體襯底；鈍化膜，形成于包括所述金屬線的所述半導(dǎo)體襯底上方， 其中所述鈍化膜包括第 一和第二開口 ；襯墊，形成于所述鈍化膜上方并覆蓋所述第一和第二開 口用于穿過所述第一開口連接所述金屬線；通孑L導(dǎo)體，延伸通過所述襯墊、所述鈍化膜以及所述半 導(dǎo)體襯底以使得所述通孔導(dǎo)體直接接觸所述襯墊，其中所述通孔導(dǎo)體包括第一暴露末端，所述末端從所述襯 墊處突起且用作第 一 突起。
16. 才艮據(jù)權(quán)利要求15所述的設(shè)備，其中所述通孔導(dǎo)體包括第二暴 露末端，所述末端/人所述半導(dǎo)體襯底處突起且用作第二突起。
17. 根據(jù)權(quán)利要求15所述的設(shè)備，其中所述鈍化膜包括多層的結(jié) 構(gòu)。
18. 根據(jù)權(quán)利要求17所述的設(shè)備，其中所述多層的結(jié)構(gòu)包括氮化膜，形成于所述半導(dǎo)體襯底上方作為第一鈍化膜；以及氧化膜，形成于所述氮化膜上方作為第二鈍化膜。
19. 根據(jù)權(quán)利要求18所述的設(shè)備，其中所述氮化膜包括形成的厚 度范圍在2,000A到3，000A的氮化硅(SiNx)膜。
20. 根據(jù)權(quán)利要求18所述的設(shè)備，其中所述氧化膜包括形成的厚 度范圍在6,000A到10，000A的原硅酸四乙酯(TEOS )膜。
全文摘要
一種系統(tǒng)器件封裝包括半導(dǎo)體襯底，形成于半導(dǎo)體襯底上的金屬線，形成于包括金屬線的半導(dǎo)體襯底上方的鈍化膜，其中鈍化膜包括第一和第二開口，形成于鈍化膜上方并覆蓋第一和第二開口通過第一開口用于連接金屬線的襯墊，延伸通過襯墊、鈍化膜和半導(dǎo)體襯底以使得直接接觸襯墊的通孔導(dǎo)體。通孔導(dǎo)體包括第一暴露的末端，該末端從襯墊處突出且用作第一突起，以及第二暴露的末端，該末端從所述半導(dǎo)體襯底處突出且用作第二突起。結(jié)果，可能減少工藝和生產(chǎn)花費的總數(shù)并從而提高生產(chǎn)效率。
文檔編號H01L23/482GK101355044SQ20081013323
公開日2009年1月28日 申請日期2008年7月22日 優(yōu)先權(quán)日2007年7月23日
發(fā)明者鄭悟進 申請人:東部高科股份有限公司