專利名稱：芯片重新配置的封裝結(jié)構(gòu)及其方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種半導(dǎo)體封裝方法，特別是將不同尺寸大小及功能的芯片進(jìn) 行重新配置的封裝方法。
背景技術(shù)：
半導(dǎo)體的技術(shù)己經(jīng)發(fā)展的相當(dāng)?shù)难杆?，因此微型化的半?dǎo)體芯片(Dice)必須具
有多樣化的功能的需求，使得半導(dǎo)體芯片必須要在很小的區(qū)域中配置更多的輸入/ 輸出墊(I/0pads)，因而使得金屬接腳(pins)的密度也快速的提高了。因此，早 期的導(dǎo)線架封裝技術(shù)己經(jīng)不適合高密度的金屬接腳；故發(fā)展出一種球陣列(Ball Grid Array: BGA)的封裝技術(shù)，球陣列封裝除了有比導(dǎo)線架封裝更高密度的優(yōu)點(diǎn)外， 其錫球也比較不容易損害與變形。
隨著3C產(chǎn)品的流行，例如移動(dòng)電話(Cell Phone)、個(gè)人數(shù)字助理(PDA) 或是iPod等，都必須要將許多復(fù)雜的系統(tǒng)芯片放入一個(gè)非常小的空間中，因此為 解決此一問(wèn)題， 一種稱為"晶片級(jí)封裝(wafer level package; WLP)"的封裝技 術(shù)己經(jīng)發(fā)展出來(lái)，其可以在切割晶片成為一個(gè)個(gè)的芯片之前，就先對(duì)晶片進(jìn)行封裝。 美國(guó)專利公告第5，323，051號(hào)專利即揭露了這種"晶片級(jí)封裝"技術(shù)。然而，這種 "晶片級(jí)封裝"技術(shù)隨著芯片主動(dòng)面上的焊墊(pads)數(shù)目的增加，使得焊墊(pads) 的間距過(guò)小，除了會(huì)導(dǎo)致信號(hào)耦合或信號(hào)干擾的問(wèn)題外，也會(huì)因?yàn)楹笁|間距過(guò)小而 造成封裝的可靠度降低等問(wèn)題。因此，當(dāng)芯片再更進(jìn)一步的縮小后，使得前述的封 裝技術(shù)都無(wú)法滿足。
為解決此一問(wèn)題，美國(guó)專利公告第7， 196, 408號(hào)己揭露了一種將完成半導(dǎo)體制 程的晶片，經(jīng)過(guò)測(cè)試及切割后，將測(cè)試結(jié)果為良好的芯片(good die)重新放置于 另一個(gè)基板之上，然后再進(jìn)行封裝工序，如此，使得這些被重新放置的芯片間具有 較寬的間距，故可以將芯片上的焊墊適當(dāng)?shù)姆峙洌缡褂孟蛲庋由?fan out) 技術(shù)，因此可以有效解決因間距過(guò)小，除了會(huì)導(dǎo)致信號(hào)耦合或信號(hào)干擾的問(wèn)題。
然而，為使半導(dǎo)體芯片能夠有較小及較薄的封裝結(jié)構(gòu)，在進(jìn)行晶片切割前，丟先對(duì)晶片進(jìn)行薄化處理，例如以背磨(backside lapping)方式將晶片薄化至2 20密耳(mil)，然后再切割成一個(gè)個(gè)的芯片。此一經(jīng)過(guò)薄化處理的芯片，經(jīng)過(guò)重新 配置在另一基板上，再以注模方式將多個(gè)芯片形成一封膠體；由于芯片很薄，使得 封膠體也是非常的薄，故當(dāng)封膠體脫離基板之后，封膠體本身的應(yīng)力會(huì)使得封膠體 產(chǎn)生翹曲，增加后續(xù)進(jìn)行切割工序的困難。
另外，在晶片切割之后，重新配置在另一個(gè)基板時(shí)，由于新的基板的尺寸較原 來(lái)的尺寸為大，因此在后續(xù)植球工序中，會(huì)無(wú)法對(duì)準(zhǔn)，其封裝結(jié)構(gòu)可靠度降低。為 此，本發(fā)明提供一種預(yù)先將銅柱形成于芯片上的焊墊，然后再通過(guò)薄化工序?qū)~柱 曝露出來(lái)，故可以有效地解決植球時(shí)無(wú)法對(duì)準(zhǔn)以及封膠體產(chǎn)生翹曲的問(wèn)題。
此外，在整個(gè)封裝的過(guò)程中，還會(huì)產(chǎn)生植球時(shí)，制造設(shè)備會(huì)對(duì)芯片產(chǎn)生局部過(guò) 大的壓力，而可能損傷芯片的問(wèn)題；同時(shí)，也可能因?yàn)橹睬虻牟牧显斐膳c芯片上的 焊墊間的電阻值變大，而影響芯片的性能等問(wèn)題。為此，本發(fā)明提供再一種預(yù)先將 銅柱形成于芯片上的焊墊，然后再通過(guò)薄化工序?qū)~柱暴露出來(lái)，接著再以向外延 伸(fan out)技術(shù)將植球做適當(dāng)?shù)呐渲?，除可有效解決損傷芯片的問(wèn)題，也可同 時(shí)解決焊墊的間距過(guò)小等問(wèn)題。

發(fā)明內(nèi)容
有鑒于發(fā)明背景中所述的植球?qū)?zhǔn)以及封膠體翹曲的問(wèn)題，本發(fā)明提供一種利 用芯片重新配置的封裝結(jié)構(gòu)及其方法，來(lái)將多個(gè)芯片重新進(jìn)行配置并進(jìn)行封裝的方 法。故本發(fā)明的主要目的在于提供一種在芯片上形成導(dǎo)電柱，然后通過(guò)薄化工序?qū)?導(dǎo)電柱曝露出來(lái)，以便在芯片重新配置的封裝過(guò)程中可以對(duì)準(zhǔn)，可有效提高制造的 良率及可靠度。
本發(fā)明的另一主要目的在于提供一種在芯片重新配置的封裝結(jié)構(gòu)及其方法，是 將不同尺寸大小及功能的芯片重新配置在一基板上的封裝方法。
本發(fā)明的再一主要目的在于提供一種在芯片重新配置的封裝結(jié)構(gòu)及其方法，是 在封膠體的表面上形成多條溝渠，可防止封膠體在脫離基板后，產(chǎn)生翹曲的現(xiàn)象， 而提髙制造良率。
此外，本發(fā)明還有一主要目的在于提供一種芯片重新配置的封裝方法，其可以 將12吋晶片所切割出來(lái)的芯片重新配置于8吋晶片的基板上，如此可以有效運(yùn)用 8吋晶片的即有的封裝設(shè)備，而無(wú)需重新設(shè)立12吋晶片的封裝設(shè)備，可以降低12吋晶片的封裝成本。
本發(fā)明的再一主要目的在于提供一種芯片重新配置的封裝方法，使得進(jìn)行封裝
的芯片都是"已知是功能正常的芯片"(Known good die)，可以節(jié)省封裝材料， 故也可以降低工序的成本
根據(jù)以上所述，本發(fā)明提供一種芯片重新配置的封裝結(jié)構(gòu)，包括:于主動(dòng)面上配 置有多個(gè)焊墊的芯片； 一第一高分子材料層，覆蓋于芯片的主動(dòng)面上并曝露出多個(gè) 焊墊；多個(gè)導(dǎo)電柱，其配置于第一高分子材料層之間并與多個(gè)曝露的焊墊電性連接;
一封膠體，用以包覆芯片的五個(gè)面且曝露出第一高分子材料層及多個(gè)導(dǎo)電柱； 一第 二高分子材料層，覆蓋于第一高分子材料層及封膠體上并曝露出多個(gè)導(dǎo)電柱；多條 扇出的金屬線段，其配置于第二高分子材料層之上且每一金屬線段的一端與導(dǎo)電柱 電性連接； 一保護(hù)層，其覆蓋第二高分子材料層及金屬線段上并曝露出金屬線段的 另一端的一上表面；多個(gè)導(dǎo)電元件，其與金屬線段的另一端電性連接。
本發(fā)明接著提供一種模塊化的多芯片封裝結(jié)構(gòu)，包括多個(gè)芯片，每一芯片的主 動(dòng)面上配置有多個(gè)焊墊； 一第一高分子材料層，覆蓋于每一芯片的主動(dòng)面上并曝露 多個(gè)焊墊；多個(gè)導(dǎo)電柱，其配置于第一高分子材料層之間并與多個(gè)曝露的焊墊電性 連接； 一封裝體，其環(huán)覆于每一芯片的五個(gè)面且曝露出第一高分子材料層及多個(gè)導(dǎo) 電柱； 一第二高分子材料層，覆蓋于第一高分子材料層及封膠體上并曝露出多個(gè)導(dǎo) 電柱；多個(gè)圖案化的金屬線段，其配置于第二高分子材料層之上，且部份圖案化的 金屬線段的兩端電性連接這些導(dǎo)電柱，而部份圖案化的金屬線段的一端電性連接這 些導(dǎo)電柱； 一圖案化的保護(hù)層，其覆蓋第二高分子材料層及圖案化的金屬線段上并 曝露部份圖案化的金屬線段的另一端；多個(gè)導(dǎo)電元件，其與金屬線段的另一端電性 連接。
本發(fā)明接著提供多芯片封裝方法，包括:提供一晶片，其主動(dòng)面上形成有多個(gè)芯 片區(qū)且每一芯片區(qū)的主動(dòng)上配置有多個(gè)焊墊；形成一第一高分子材料層于晶片上， 以覆蓋每一芯片區(qū)及每一焊墊；形成多個(gè)第一開(kāi)口，是于第一高分子材料層上形成 多個(gè)開(kāi)口，以曝露出每一焊墊；形成多個(gè)導(dǎo)電柱于每一第一開(kāi)口中，并使多個(gè)導(dǎo)電 柱的一端與每一焊墊電性連接；切割該晶片，以形成多個(gè)獨(dú)立的芯片；提供一基板， 并于基板上配置一黏著層；以覆晶方式將每一芯片取放至黏著層上；形成一封膠體， 是將一第二高分子材料層環(huán)覆于每一芯片之間并于黏著層上形成一封膠體；分離基 板及封膠體，以曝露出第一高分子材料層、第二高分子材料層及多個(gè)導(dǎo)電柱；形成 一第三高分子材料層于第一高分子材料層及第二高分子材料層上；于第三高分子材料層上形成多個(gè)第二開(kāi)口并曝露出每一導(dǎo)電柱；形成多個(gè)圖案化的金屬線段于第三 高分子材料層上，每一圖案化的金屬線段的一端電性連接于每一導(dǎo)電柱；形成一圖 案化的保護(hù)層以覆蓋這些圖案化的金屬線段，并曝露出圖案化的金屬線段的另一 端；形成多個(gè)導(dǎo)電元件于圖案化的金屬線段的另一端上；及切割封膠體，以形成多 個(gè)芯片封裝結(jié)構(gòu)或是多個(gè)多芯片的封裝結(jié)構(gòu)。
一種模塊化的多芯片封裝方法，包括:提供至少一晶片，每一晶片的主動(dòng)面上 形成有多個(gè)芯片區(qū)且每一芯片區(qū)的主動(dòng)面上配置有不同數(shù)量的焊墊；形成一第一高 分子材料層于每一晶片上，并覆蓋每一焊墊；形成多個(gè)開(kāi)口，是于每一晶片的第一 高分子材料層上形成多個(gè)開(kāi)口 ，以曝露出每一焊墊;形成多個(gè)導(dǎo)電柱于每一開(kāi)口中， 每一多個(gè)導(dǎo)電柱的一端與每一焊墊電性連接；切割每一晶片，以形成多個(gè)具有不同 焊墊數(shù)量的芯片；提供一基板，并于基板上配置一黏著層；以覆晶將每一芯片的第 一高分子材料層及多個(gè)導(dǎo)電柱固接于基板的黏著層上；形成一封膠體，是將第二高 分子材料層環(huán)覆每一芯片，以在基板的黏著層上形成一封膠體;分離基板及封膠體， 以曝露出第一高分子材料層、第二高分子材料層及多個(gè)導(dǎo)電柱；形成一第三高分子 材料層于第一高分子材料層及第二高分子材料層上；于第三高分子材料層上形成多 個(gè)該第二幵口，以曝露出這些導(dǎo)電柱；形成多個(gè)圖案化的金屬線段于第三高分子材 料層上，每一圖案化的金屬線段的一端電性連接于每一導(dǎo)電柱；形成一圖案化的保 護(hù)層以覆蓋每一圖案化的金屬線段，并曝露出圖案化的金屬線段的另一端；形成多 個(gè)導(dǎo)電元件，將每一導(dǎo)電元件電性連接在己曝露的每一圖案化的金屬線段的另一端 上；切割封膠體，以形成多個(gè)模塊化的多芯片封裝結(jié)構(gòu)。


為能更清楚理解本發(fā)明的目的、特點(diǎn)和優(yōu)點(diǎn)，以下將配合附圖對(duì)本發(fā)明的較 佳實(shí)施例進(jìn)行詳細(xì)的說(shuō)明，其中
圖1A及圖1B是表示于晶片的上視及剖視的示意圖2A及圖2B是根據(jù)本發(fā)明的在芯片上形成導(dǎo)電柱的示意圖3A 圖3F是根據(jù)本發(fā)明所揭露的制造過(guò)程示意圖4A及圖4B是根據(jù)本發(fā)明所揭露的上視圖及剖視圖5是根據(jù)本發(fā)明的形成多芯片封裝實(shí)施例的上視圖6A級(jí)圖6B是根據(jù)本發(fā)明的形成多芯片封裝體的示意圖；"
圖7是根據(jù)本發(fā)明的形成多芯片封裝模塊的剖視圖。
具體實(shí)施例方式
本發(fā)明在此所探討的方向?yàn)橐环N芯片重新配置的封裝方法，將多個(gè)芯片重新 配置于另一基板上，然后進(jìn)行封裝的方法。為了能徹底地了解本發(fā)明，將在下列的 描述中提出詳盡的步驟及其組成。顯然地，本發(fā)明的施行并未限定芯片堆棧的方式 的本技術(shù)領(lǐng)域的普通技術(shù)人員所熟悉的特殊細(xì)節(jié)。另一方面，眾所周知的芯片形成 方式以及芯片薄化等后段工序的詳細(xì)步驟并未描述于細(xì)節(jié)中，以避免造成本發(fā)明不 必要的限制。然而，對(duì)于本發(fā)明的較佳實(shí)施例，則會(huì)詳細(xì)描述如下，然而除了這些 詳細(xì)描述之外，本發(fā)明還可以廣泛地施行在其它的實(shí)施例中，且本發(fā)明的范圍不受 限定，其以之后的專利范圍為準(zhǔn)。
在現(xiàn)代的半導(dǎo)體封裝工序中，均是將一個(gè)已經(jīng)完成前段工序(Front End Process)的晶片10(wafer)，如圖1A所示；先進(jìn)行薄化處理(Thinning Process), 例如將芯片的厚度研磨至2 20密耳(mil)之間，如圖1B所示；其中虛線105是 表示每一個(gè)芯片的位置，其亦可作為后續(xù)的切割線。然后，在晶片10的主動(dòng)面上 形成一高分子材料層110，例如聚酰亞胺(Polyimide),使高分子材料層110覆蓋 主動(dòng)面上的多個(gè)焊墊102，接著，以半導(dǎo)體的顯影工序，將每一焊墊位置上的高分 子材料層110移除，以形成孔洞112并曝露出每一個(gè)焊墊102，如圖2A所示。然 后，使用物理汽相沉積工藝(PVD)或是化學(xué)汽相沉積工藝(CVD)將一金屬材料形 成并填滿于每一個(gè)孔洞112中，以形成一導(dǎo)電柱115，此導(dǎo)電柱115與焊墊102電 性連接，如圖2B所示。在本發(fā)明的一較佳實(shí)施例中，高分子材料層110的厚度可 以是0.5 10密耳(mil)，而導(dǎo)電柱115的厚度可以是0.5 3密耳(mil);同時(shí)， 導(dǎo)電柱115的材料可以是一種硬度大的金屬，例如銅或是其它含有銅成份的合金。
接著，進(jìn)行沿著虛線105對(duì)晶片進(jìn)行切割(sawing process)，以形成一個(gè)個(gè) 的芯片100;然后，使用取放裝置(pick and place)將每一個(gè)好的芯片100以覆 晶的方式逐一固接在于另一個(gè)基板200的黏著層120上，以使每一個(gè)芯片的導(dǎo)電柱 115固接于黏著層120上，如圖3A所示，其中，此黏著層120為一具有彈性的黏 著材料，例如硅橡膠(silicon rubber)、硅樹(shù)脂(silicon resin)、彈性PU、多孔 PU、丙烯酸橡膠(acrylic rubber)或芯片切割膠等。很明顯地，基板200上的芯片 間隔區(qū)域比晶片10中的芯片間隔區(qū)域大，因此，可以使得這些被重新放置的芯片 100間具有較寬的間距，故可以將芯片100上的焊墊適當(dāng)?shù)姆峙?。此外，本?shí)施例所使用的封裝方法，可以將12吋晶片所切割出來(lái)的芯片100重新配置于8吋晶片 的基板上，如此可以有效運(yùn)用8吋晶片的即有的封裝設(shè)備，而無(wú)需重新設(shè)立12吋 晶片的封裝設(shè)備，可以降低12吋晶片的封裝成本。然后要強(qiáng)調(diào)的是，本發(fā)明的實(shí) 施例并未限定使用8吋晶片大小的基板，其只要能提供承載的功能者，例如玻璃、 石英、陶瓷、電路板或金屬薄板(metal foil)等，均可作為本實(shí)施例的基板200， 因此基板200的形狀也未加以限制。
接著，請(qǐng)繼續(xù)參考圖3B，當(dāng)多個(gè)包含有導(dǎo)電柱115的芯片100已被準(zhǔn)確地放 置并固接至基板200上的黏著層120之后，接著，于基板200及每一芯片上100 的背面上形成一高分子材料層300，以使高分子材料層300填滿于芯片100之間并 且每一個(gè)芯片100的五個(gè)面(即除了芯片100的主動(dòng)面與黏著層120接觸外)均由 高分子材料層300所包覆，以形成一封膠體20;其中，此高分子材料層300可以 是硅膠、環(huán)氧樹(shù)脂、丙烯酸(acrylic)、及苯環(huán)丁烯(BCB)等材料。然后，可以 選擇性地對(duì)平坦化的高分子材料層300進(jìn)行一烘烤程序，以使高分子材料層300 固化。此時(shí)，可以選擇性地使用一種切割刀，在高分子材料層300的表面上形成多 條切割道(未在圖中表示)，其中每一條切割道的深度為0.5 l密耳(mil)，而切割 道的寬度則為5至25微米。在一較佳實(shí)施例中，切割道可以選擇在切割線105上， 如此可以解決封膠體20產(chǎn)生翹曲的問(wèn)題。
再接著，請(qǐng)繼續(xù)參考圖3C，進(jìn)行基板200與高分子材料層300分離；例如將 基板200與高分子材料層300 —起加熱或是放入去離子水的槽中，使基板200上的 黏著層120與高分子材料層300剝離，形成一個(gè)以高分子材料層300包覆芯片100 的封膠體20。此時(shí)，每一個(gè)芯片IOO主動(dòng)面上的導(dǎo)電柱115被曝露出來(lái)；接后， 再于每一個(gè)芯片100主動(dòng)面上形成一高分子材料層130;再接著，以半導(dǎo)體的顯影 工序，將每一導(dǎo)電柱115位置上的高分子材料層130層移除，以曝露出每一個(gè)導(dǎo)電 柱115,如圖3D所示。然后，以向外延伸(fan out)技術(shù)形成多個(gè)圖案化的金屬 線段140，每一條金屬線段140的一端與導(dǎo)電柱115電性連接，而另一端則向外延 伸形成一自由端。很明顯地，此自由端不會(huì)形成在芯片100的焊墊102之上，如圖 3E所示。此外，金屬線段140可以是由銅、金或銅合金等材料所形成，同時(shí)，金 屬線段140也可以是由一 UBM金屬層來(lái)形成，此UBM金屬層的材料可以是Ti/Cu 或是TiW/Cu。
在前述將封膠體20的每一個(gè)芯片完成圖案化的金屬線段140后，緊接著，要 進(jìn)行對(duì)外連接元件的配置。如圖3F所示，在封膠體20的金屬線段140的面上，形成一圖案化的保護(hù)層160 (例如聚酰亞胺)以覆蓋多個(gè)圖案化的金屬線段140， 并曝露出多個(gè)圖案化的金屬線段140的自由端。此形成圖案化的保護(hù)層160的步驟 包括:形成一保護(hù)層160在多個(gè)圖案化的金屬線段140上；利用半導(dǎo)體工藝，例如 顯影，先形成一圖案化的光阻層(未在圖中表示)在保護(hù)層160上；接著，在進(jìn)行顯 影后，移除相對(duì)于多個(gè)圖案化的金屬線段140的向外延伸的自由端，即可曝露出每 一個(gè)圖案化的金屬線段140的向外延伸的自由端。緊接著，在每一個(gè)曝露的自由端 處形成多個(gè)導(dǎo)電元件400，其中導(dǎo)電元件400可以是錫球(solder ball)或是金屬 凸塊(metal bump)，如圖3F所示。很明顯地，導(dǎo)電元件400可以依據(jù)電路設(shè)計(jì)的 需求進(jìn)行配置，例如配置成一種球陣列(BGA)的配置。
最后，即可沿切割線105對(duì)封膠體20進(jìn)行切割(sawing process)，以形成 一個(gè)個(gè)的完成封裝的芯片IOO或是完成封裝的模塊，如圖4A及圖4B所示。很明顯 地，圖4B是相對(duì)圖4A的沿CC線段的剖視圖。
在上述實(shí)施例中，包覆每一個(gè)芯片100的高分子材料層300的方式可以選擇使 用己知的機(jī)械壓膜(stamping process)或是注模方式(molding process)來(lái)形 成。此外，由于本發(fā)明在將基板200與封膠體20分離后，使得每一芯片100的主 動(dòng)面的導(dǎo)電柱115都曝露出來(lái)，故可解決后續(xù)進(jìn)行金屬線連接時(shí)的對(duì)準(zhǔn)問(wèn)題。基于 此對(duì)準(zhǔn)問(wèn)題的解決，故依據(jù)本發(fā)明所揭露的方式，可將多個(gè)相同或是不相同的好的 芯片IOO封裝在一起，然后采用半導(dǎo)體工藝來(lái)形成圖案化的金屬線400，將所要組 合成模塊(MODULE)的多個(gè)芯片100電性連接在一起。例如將4個(gè)256M的DRAM 芯片以串連或并連的方式封裝在一起，形成一個(gè)存儲(chǔ)容量為1G的存儲(chǔ)模塊；或是， 將多個(gè)發(fā)光二極管(LED)串接成一個(gè)柱狀光源或是并連成一面狀光源；或是，將 不同功能、不同大小的芯片封裝成一系統(tǒng)等，都可通過(guò)本實(shí)施例來(lái)達(dá)成。
圖5是顯示本發(fā)明的系統(tǒng)級(jí)封裝(System-In-Package; SIP)的上視圖。當(dāng)多個(gè) 晶片所制造出的多個(gè)具有不同功能的芯片，例如芯片505為一微處理裝置、芯片 510為一存儲(chǔ)器控制裝置而芯片515為一個(gè)存儲(chǔ)器裝置裝置；將上述不同功能的芯 片依據(jù)前述工序(即完成導(dǎo)電柱115工序)并將每一個(gè)不同功能及尺寸的芯片放置 于另一基板200上之后，可通過(guò)圖3A至圖3F的過(guò)程，將這些不同功能的芯片(包 括芯片505、芯片510及芯片515)形成一封膠體20，然后，將基板200與封膠體 20分離后，可以使得封膠體20上的多個(gè)不同功能的芯片(包括芯片505、芯片510 及芯片515)中的每一導(dǎo)電柱115曝露出來(lái)。在此要強(qiáng)調(diào)，本發(fā)明通過(guò)覆晶的工序， 使用每一個(gè)不同功能及尺寸的芯片的導(dǎo)電柱115位于同一平面上，故當(dāng)基板200與封膠體20分離后，封膠體20上的導(dǎo)電柱115能夠曝露在同一平面上。故可以有 效地解決對(duì)準(zhǔn)的問(wèn)題。
然后，再于封膠體20上形成一高分子材料層130;再接著，以半導(dǎo)體的顯影 工序，將每一導(dǎo)電柱115位置上的高分子材料層130層移除，以曝露出每一個(gè)導(dǎo)電 柱115;再接著，使用一電鍍工序，以便在高分子材料層300上形成一金屬層(未 顯示于圖中)，同時(shí)金屬層與每一個(gè)導(dǎo)電柱115形成電性連接。接著，利用半導(dǎo)體 工藝，例如以涂布、顯影及蝕刻等方式，先形成一圖案化光阻層(未在圖中表示) 在金屬層之上；然后以蝕刻方式來(lái)移除部份金屬層之后，再剝除圖案化的光阻層； 因此，可以依據(jù)所需要的電性連接方式來(lái)形成多個(gè)圖案化的金屬線段140;而在本 實(shí)施例中，每一圖案化的金屬線段140的向外延伸的兩端是電性連接至相鄰的每一 芯片上的多個(gè)導(dǎo)電柱115,使得相鄰的每一芯片彼此是以串聯(lián)或并聯(lián)的方式電性連 接成一系統(tǒng)，如圖6A所示；在此要說(shuō)明的是，此串聯(lián)或并聯(lián)的電性連接方式僅為 本發(fā)明的一實(shí)施例，其目的僅在揭露使用圖案化的金屬工藝，可以將多個(gè)芯片依據(jù) 所要的電性連接方式完成連接。
在前述將封膠體20的多個(gè)芯片以金屬線段140完成系統(tǒng)化的電性連接后，緊 接著，要進(jìn)行對(duì)外連接元件400的配置，其過(guò)程與圖3E至圖3F的過(guò)程相同，故其 相關(guān)過(guò)程不再予以重復(fù)贅述。很明顯地，導(dǎo)電元件400可以是錫球(solder ball) 或是金屬凸塊(metal bump)。同時(shí)，導(dǎo)電元件400可以依據(jù)電路設(shè)計(jì)的需求進(jìn)行配 置，例如配置成一種球陣列(BGA)的配置，如圖6B所示。最后，即可依據(jù)切割 線105切割封膠體20，以形成多個(gè)完成封裝的模塊，如圖7所示。
很明顯地，當(dāng)封膠體20中的多個(gè)芯片是相同功能及相同大小的芯片；例如 LED;其同樣地可以使用金屬線段140將多個(gè)芯片以串聯(lián)或并聯(lián)方式形成一模塊 (module),金屬線段140可以是由銅、金或銅合金等材料所形成，同時(shí)，金屬線段 140也可以是由一 UBM金屬層來(lái)形成，此UBM金屬層的材料可以是Ti/Cu或是 TiW/Cu。
當(dāng)所要封裝的多個(gè)芯片為發(fā)光二極管(LED)時(shí)，即可將每一發(fā)光二極管的P電 極與相鄰的發(fā)光二極管的P電極電性連接；而發(fā)光二極管的N電極是與相鄰的發(fā)光 二極管的N電極電性連接，且每一發(fā)光二極管的N電極及P電極是通過(guò)導(dǎo)電柱115 分別金屬線段140電性連接。同樣地，本發(fā)明也不限定發(fā)光二極管的數(shù)量或是其電 性連接的方式，例如將多個(gè)發(fā)光二極管(LED)串接成一個(gè)柱狀光源或是并連成一面狀光源；同時(shí)，本發(fā)明也不限定發(fā)光二極管的發(fā)光顏色，即發(fā)光二極管可以是 紅光發(fā)光二極管或綠光發(fā)光二極管或藍(lán)光發(fā)光二極管或其它顏色的發(fā)光二極管(例 如白光)或是前述發(fā)光二極管的組合等。最后，如圖3E至圖3F過(guò)程，于曝露的 金屬線段140的自由端上形成導(dǎo)電元件400。
而當(dāng)封膠體20中的多個(gè)芯片是相同功能及相同大小的芯片均無(wú)DRAM時(shí);例如 將4個(gè)256M的DRAM芯片以串連或并連的方式封裝在一起時(shí)，其同樣地可以使用金 屬線段140將多個(gè)芯片以串聯(lián)或并聯(lián)方式形成一個(gè)存儲(chǔ)容量為1G的存儲(chǔ)模塊。由 于形成金屬線段140及導(dǎo)電元件400的過(guò)程與前述相同，故不再重復(fù)贅述。
雖然本發(fā)明以前述的較佳實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，任 何熟悉本技術(shù)的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作出種種等 同的改變或替換，因此本發(fā)明的專利保護(hù)范圍須視本說(shuō)明書(shū)所附的本申請(qǐng)權(quán)利要求 范圍所界定的為準(zhǔn)。
權(quán)利要求
1.一種芯片重新配置的封裝結(jié)構(gòu)，包括一芯片，具有一主動(dòng)面且于該主動(dòng)面上配置有多個(gè)焊墊；一第一高分子材料層，覆蓋于該芯片的主動(dòng)面上并曝露出該多個(gè)焊墊；多個(gè)導(dǎo)電柱，其配置于該第一高分子材料層之間并與該多個(gè)曝露的焊墊電性連接；一封膠體，用以包覆該芯片的五個(gè)面且曝露出該第一高分子材料層及該多個(gè)導(dǎo)電柱；一第二高分子材料層，覆蓋于該第一高分子材料層及該封膠體上并曝露出該多個(gè)導(dǎo)電柱；多條扇出的金屬線段，其配置于該第二高分子材料層之上且每一該金屬線段的一端與該些導(dǎo)電柱電性連接；一保護(hù)層，其覆蓋該第二高分子材料層及該些金屬線段上并曝露出這些金屬線段的另一端的一上表面；多個(gè)導(dǎo)電元件，其與這些金屬線段的另一端電性連接。
2. 根據(jù)權(quán)利要求l所述的封裝結(jié)構(gòu)，其特征在于該導(dǎo)電柱的材質(zhì)為銅或銅合金。
3. —種模塊化的多芯片封裝結(jié)構(gòu)，包括多個(gè)芯片，每一該芯片具有一主動(dòng)面且于該主動(dòng)面上配置有多個(gè)焊墊； 一第一高分子材料層，覆蓋于每一該芯片的主動(dòng)面上并曝露出該多個(gè)焊墊； 多個(gè)導(dǎo)電柱，其配置于該第一高分子材料層之間并與該多個(gè)曝露的焊墊電性連接；一封裝體，其環(huán)覆于每一該芯片的五個(gè)面且曝露出該第一高分子材料層及該 多個(gè)導(dǎo)電柱；一第二高分子材料層，覆蓋于該第一高分子材料層及該封膠體上并曝露出該 多個(gè)導(dǎo)電柱；多個(gè)圖案化的金屬線段，其配置于該第二高分子材料層之上，且部份這些圖 案化的金屬線段的兩端電性連接這些導(dǎo)電柱，而部份這些圖案化的金屬線段的一端 電性連接這些導(dǎo)電柱；一圖案化的保護(hù)層，其覆蓋該第二高分子材料層及這些圖案化的金屬線段上并曝露部份這些圖案化的金屬線段的另一端；多個(gè)導(dǎo)電元件，其與這些金屬線段的另一端電性連接。
4. 根據(jù)權(quán)利要求3所述的封裝結(jié)構(gòu)，其特征在于該導(dǎo)電柱的材質(zhì)為銅或銅合金。
5. 根據(jù)權(quán)利要求3所述的封裝結(jié)構(gòu)，其特征在于這些芯片是相同功能的芯片。
6. 根據(jù)權(quán)利要求3所述的封裝結(jié)構(gòu)，其特征在于這些芯片是存儲(chǔ)器芯片。
7. 根據(jù)權(quán)利要求3所述的封裝結(jié)構(gòu)，其特征在于這些芯片是不同功能的芯片。
8. —種芯片重新配置的封裝方法，包括提供一晶片，具有一主動(dòng)面及一下表面，且于該主動(dòng)面上形成有多個(gè)芯片區(qū) 且每一該芯片區(qū)的該主動(dòng)上配置有多個(gè)焊墊；形成一第一高分子材料層于該晶片上，以覆蓋這些芯片區(qū)的該主動(dòng)面上的這 些焊墊；形成多個(gè)第一開(kāi)口，是于該第一高分子材料層上形成多個(gè)開(kāi)口，以曝露出這 些焊墊；形成多個(gè)導(dǎo)電柱于這些第一開(kāi)口中，并使該多個(gè)導(dǎo)電柱的一端與這些焊墊電 性連接；切割該晶片，以形成多個(gè)獨(dú)立的芯片； 提供一基板，并于該基板上配置一黏著層；取放這些芯片至該黏著層上，是以覆晶將每一該芯片的該第一高分子材料層 及該多個(gè)導(dǎo)電柱固接于該基板的該黏著層上；形成一封膠體，是將一第二高分子材料層環(huán)覆于每一該芯片之間，在該基板 的黏著層上形成一封膠體；分離該基板及該封膠體，是將該黏著層與該封膠體分離，以曝露出該第一高 分子材料層、該第二高分子材料層及該多個(gè)導(dǎo)電柱；形成一第三高分子材料層于該第一高分子材料層及該第二高分子材料層上；形成多個(gè)第二開(kāi)口，是于該第三高分子材料層上形成多個(gè)該第二開(kāi)口，以曝 露出這些導(dǎo)電柱；形成多個(gè)圖案化的金屬線段于該第三高分子材料層上，這些圖案化的金屬線 段的一端電性連接于這些導(dǎo)電柱； 一形成一圖案化的保護(hù)層以覆蓋這些圖案化的金屬線段，并曝露出這些圖案化的金屬線段的另一端；形成多個(gè)導(dǎo)電元件，是將這些導(dǎo)電元件電性連接在己曝露的每一該圖案化的 金屬線段的另一端上；及切割該封膠體，以形成多個(gè)芯片封裝結(jié)構(gòu)。
9. 一種多芯片封裝方法，包括提供一晶片，具有一主動(dòng)面及一下表面，且于該主動(dòng)面上形成有多個(gè)芯片區(qū) 且每一該芯片區(qū)的該主動(dòng)上配置有多個(gè)焊墊；形成一第一高分子材料層于該晶片上，以覆蓋這些芯片區(qū)的該主動(dòng)面上的這 些焊墊；形成多個(gè)第一開(kāi)口 ，是于該第一高分子材料層上形成該多個(gè)第一開(kāi)口并曝露出這些焊墊；形成多個(gè)導(dǎo)電柱于這些第一開(kāi)口中且該多個(gè)導(dǎo)電柱的一端與這些焊墊電性連接；切割該晶片，以形成多個(gè)獨(dú)立的芯片； 提供一基板，并于該基板上配置一黏著層；取放這些芯片至該黏著層上，是以覆晶將每一該芯片的該第一高分子材料層 及該多個(gè)導(dǎo)電柱固接于該基板的該黏著層上；形成一封膠體，是將一第二高分子材料層環(huán)覆于每一該芯片之間，在該基板 的黏著層上形成一封膠體；分離該基板及該封膠體，是將該黏著層與該封膠體分離，以曝露出該第一高 分子材料層、該第二高分子材料層及該多個(gè)導(dǎo)電柱；形成一第三高分子材料層于該第一高分子材料層及該第二高分子材料層上；形成多個(gè)第二開(kāi)口，是于該第三高分子材料層上形成多個(gè)該第二開(kāi)口，以曝 露出這些導(dǎo)電柱；形成多個(gè)圖案化的金屬線段于該第三高分子材料層上，這些圖案化的金屬線 段的一端電性連接于這些導(dǎo)電柱；形成一圖案化的保護(hù)層以覆蓋這些圖案化的金屬線段，并曝露出這些圖案化 的金屬線段的另一端；形成多個(gè)導(dǎo)電元件，是將這些導(dǎo)電元件電性連接在己曝露的每一該圖案化的 金屬線段的另一端上；及切割該封膠體，以形成多個(gè)多芯片封裝結(jié)構(gòu)。
10. —種模塊化的多芯片封裝方法，包括提供至少一晶片，每一該晶片具有一主動(dòng)面及一下表面，且每一該晶片的該 主動(dòng)面上形成有多個(gè)芯片區(qū)，其中每一該晶片的該芯片區(qū)的該主動(dòng)面上配置有不同 數(shù)量的焊墊；形成一第一高分子材料層于每一該晶片上，并覆蓋這些芯片區(qū)的該主動(dòng)面及 這些焊墊；形成多個(gè)開(kāi)口，是于每一該晶片的該第一高分子材料層上形成多個(gè)開(kāi)口，以 曝露出這些焊墊；形成多個(gè)導(dǎo)電柱于這些開(kāi)口中，該多個(gè)導(dǎo)電柱的一端與每一該晶片的該主動(dòng) 面上的這些焊墊電性連接；切割這些晶片，以形成多個(gè)具有不同焊墊數(shù)量的芯片； 提供一基板，并于該基板上配置一黏著層；取放這些芯片至該黏著層上，是以覆晶將每一該芯片的該第一高分子材料層 及該多個(gè)導(dǎo)電柱固接于該基板的該黏著層上；形成一封膠體，是將第二高分子材料層環(huán)覆每一該芯片，在該基板的黏著層 上形成一封膠體；分離該基板及該封膠體，是將該黏著層與該封膠體分離，以曝露出該第一高分子材料層、該第二高分子材料層及該多個(gè)導(dǎo)電柱；形成一第三高分子材料層于該第一高分子材料層及該第二高分子材料層上； 形成多個(gè)第二開(kāi)口，是于該第三高分子材料層上形成多個(gè)該第二開(kāi)口，以曝露出這些導(dǎo)電柱；形成多個(gè)圖案化的金屬線段于該第三高分子材料層上，這些圖案化的金屬線 段的一端電性連接于這些導(dǎo)電柱；形成一圖案化的保護(hù)層以覆蓋這些圖案化的金屬線段，并曝露出這些圖案化 的金屬線段的另一端；形成多個(gè)導(dǎo)電元件，是將這些導(dǎo)電元件電性連接在己曝露的每一該圖案化的 金屬線段的另一端上；切割該封膠體，以形成多個(gè)模塊化的多芯片封裝結(jié)構(gòu)。
全文摘要
本發(fā)明是一種芯片重新配置的封裝結(jié)構(gòu)及其方法，該封裝結(jié)構(gòu)包括于芯片的主動(dòng)面上配置有多個(gè)焊墊；第一高分子材料層覆蓋于芯片的主動(dòng)面上并曝露多個(gè)焊墊；多個(gè)導(dǎo)電柱配置于第一高分子材料層之間并與每一焊墊電性連接；一封膠體，用以包覆芯片且曝露出高分子材料層及多個(gè)導(dǎo)電柱；一第二高分子材料層，覆蓋于第一高分子材料層及封膠體上并曝露出多個(gè)導(dǎo)電柱；多條扇出的金屬線段，其配置于第二高分子材料層之上且每一金屬線段的一端與導(dǎo)電柱電性連接；多個(gè)導(dǎo)電元件，其與金屬線段的另一端電性連接。
文檔編號(hào)H01L21/50GK101609822SQ20081011027
公開(kāi)日2009年12月23日 申請(qǐng)日期2008年6月19日 優(yōu)先權(quán)日2008年6月19日
發(fā)明者陳煜仁 申請(qǐng)人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司