專利名稱：非易失性存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路的結(jié)構(gòu)及制造方法，且特別是有關(guān) 于一種非易失性存儲(chǔ)器的結(jié)構(gòu)及制造方法。
背景技術(shù)：
非易失性存儲(chǔ)器(non-volatile memory)由于具有存入的數(shù)據(jù)在斷 電后也不會(huì)消失的優(yōu)點(diǎn)，因此許多電器產(chǎn)品中必須具備此類存儲(chǔ)器， 以維持電器產(chǎn)品開(kāi)機(jī)時(shí)的正常操作，而成為個(gè)人計(jì)算機(jī)和電子設(shè)備所 廣泛采用的一種存儲(chǔ)器元件。
圖1所繪示為習(xí)知一種非易失性存儲(chǔ)器的剖面示意圖。請(qǐng)參照?qǐng)D 1，非易失性存儲(chǔ)器包括襯底100、配置于襯底100中的源極區(qū)102a 與漏極區(qū)102b，以及一柵極堆棧結(jié)構(gòu)112。其中，柵極堆棧結(jié)構(gòu)112 是由膜層厚度均一的氧化硅層104、氮化硅層106、氧化硅層108與柵 極110所組成。習(xí)知的非易失性存儲(chǔ)器可以在接近源極區(qū)102a與漏極 區(qū)102b的氮化硅層106中，各儲(chǔ)存一個(gè)位(bit),而形成所謂的單存 儲(chǔ)器二位(2 bits/cell)儲(chǔ)存的存儲(chǔ)器。
習(xí)知的二位儲(chǔ)存的非易失性存儲(chǔ)器在進(jìn)行操作時(shí)，同一存儲(chǔ)器的 兩個(gè)位彼此會(huì)互相影響而產(chǎn)生問(wèn)題。簡(jiǎn)言之，若是接近漏極部分已儲(chǔ) 存一位，則會(huì)在進(jìn)行讀取(read)時(shí)產(chǎn)生第二位效應(yīng)(second-bit effect), 使得原先應(yīng)該為高電流的部分會(huì)有電流下降的情形。也就是說(shuō)，當(dāng)存 儲(chǔ)器進(jìn)行讀取時(shí)，原先已經(jīng)存在的位會(huì)對(duì)存儲(chǔ)器造成影響，而使勢(shì)壘 (barrier)提高，并導(dǎo)致讀取的閾值電壓(threshold voltage,簡(jiǎn)稱Vt) 升高。
承上述，第二位效應(yīng)不僅會(huì)導(dǎo)致元件操作上的困難，甚至?xí)斐?元件的可靠度(reliability)降低。并且，因?yàn)榈诙恍?yīng)減少了讀取 感應(yīng)裕度(sense margin)及操作左右位的閾值電壓空間(Vt window),
4使得多位存儲(chǔ)器(multi-level cell,簡(jiǎn)稱MLC)的操作更加困難。
目前的解決辦法，多是采取增加漏極電壓(Vd)的方式，其所產(chǎn) 生的漏極感應(yīng)勢(shì)壘降低效應(yīng)(drain-induced barrier lowering,簡(jiǎn)稱 DIBL)，可降低因第二位效應(yīng)而提高的勢(shì)壘與閾值電壓?jiǎn)栴}。但是， 隨著元件尺寸不斷地縮小，過(guò)大的漏極電壓也會(huì)導(dǎo)致存儲(chǔ)器的操作上 的困難。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種非易失性存儲(chǔ)器，能 夠減低第二位效應(yīng)以及其衍生的問(wèn)題。
本發(fā)明還提供多種非易失性存儲(chǔ)器的制造方法，能夠避免因非易 失性存儲(chǔ)器中的單存儲(chǔ)器的二位彼此互相影響而產(chǎn)生的問(wèn)題，以提升 存儲(chǔ)器元件的可靠度。
本發(fā)明提出一種非易失性存儲(chǔ)器，包括襯底、第一絕緣層、電荷 儲(chǔ)存層、第二絕緣層與導(dǎo)體層。第一絕緣層配置于二源極/漏極區(qū)之間 的襯底上。第二絕緣層具有一周圍區(qū)域以及一中心區(qū)域。電荷儲(chǔ)存層 配置于第一絕緣層與第二絕緣層之間。第二絕緣層的周圍區(qū)域的厚度 大于第二絕緣層的中心區(qū)域的厚度。導(dǎo)體層配置于第二絕緣層上。
依照本發(fā)明的實(shí)施例所述，上述的第二絕緣層的中心區(qū)域的厚度 介于80埃至100埃之間，而第二絕緣層的周圍區(qū)域的厚度介于90埃 至120埃之間。第一絕緣層的厚度介于50埃至60埃之間。電荷儲(chǔ)存 層的厚度介于60埃至80埃之間。
依照本發(fā)明的實(shí)施例所述，上述的第一絕緣層為一氧化物層包括 氧化硅。電荷儲(chǔ)存層為一可提供電荷儲(chǔ)存能力的介電材質(zhì)，此介電材 質(zhì)為一氮化物層包括氮化硅。第二絕緣層為一氧化物層包括氧化硅。
本發(fā)明另提出一種非易失性存儲(chǔ)器的制造方法，此方法包括先提 供一襯底。在配置于二源極/漏極區(qū)之間的襯底上形成第一絕緣層。提 供具有一周圍區(qū)域以及一中心區(qū)域的第二絕緣層。形成電荷儲(chǔ)存層于 第一絕緣層與第二絕緣層之間。第二絕緣層的周圍區(qū)域的厚度大于第 二絕緣層的中心區(qū)域的厚度。于第二絕緣層上形成導(dǎo)體層。
5依照本發(fā)明的實(shí)施例所述，上述的第二絕緣層的中心區(qū)域的厚度
介于80埃至100埃之間，而第二絕緣層的周圍區(qū)域的厚度介于90埃 至120埃之間。第一絕緣層的厚度介于50埃至60埃之間。電荷儲(chǔ)存 層的厚度介于60埃至80埃之間。
依照本發(fā)明的實(shí)施例所述，上述的第一絕緣層為一氧化物層包括 氧化硅。電荷儲(chǔ)存層為一可提供電荷儲(chǔ)存能力的介電材質(zhì)，此介電材 質(zhì)為一氮化物層包括氮化硅。第二絕緣層為一氧化物層包括氧化硅。
本發(fā)明還提出一種非易失性存儲(chǔ)器的制造方法，此方法包括先在 襯底上依序地形成堆棧結(jié)構(gòu)以及消耗層。在消耗層的周圍區(qū)域進(jìn)行一 轉(zhuǎn)變工藝以形成第一絕緣層。擦除消耗層。在堆棧結(jié)構(gòu)與第一絕緣層 上形成導(dǎo)體層。
依照本發(fā)明的實(shí)施例所述，上述的堆棧結(jié)構(gòu)包括依序在襯底上形 成的第二絕緣層、電荷儲(chǔ)存層以及第三絕緣層。第三絕緣層的厚度介 于80埃至100埃之間，而第一絕緣層的厚度介于10埃至20埃之間。 第二絕緣層的厚度介于50埃至60埃之間。電荷儲(chǔ)存層的厚度介于60 埃至80埃之間。
依照本發(fā)明的實(shí)施例所述，上述的第一絕緣層為一氧化物層包括 氧化硅。
依照本發(fā)明的實(shí)施例所述，上述的消耗層為一多晶硅層。 依照本發(fā)明的實(shí)施例所述，上述的轉(zhuǎn)變工藝為一氧化工藝。 本發(fā)明再提出一種非易失性存儲(chǔ)器的制造方法，此方法包括先在 襯底上依序地形成堆棧結(jié)構(gòu)以及消耗層。在消耗層的周圍區(qū)域進(jìn)行一 轉(zhuǎn)變工藝以形成第一絕緣層。擦除消耗層。在堆棧結(jié)構(gòu)與第一絕緣層 上順應(yīng)性地形成第二絕層。在第二絕緣層上形成導(dǎo)體層。
依照本發(fā)明的實(shí)施例所述，上述的第一絕緣層的厚度介于10埃至 20埃之間，而第二絕緣層的厚度介于80埃至100埃之間。
依照本發(fā)明的實(shí)施例所述，上述的堆棧結(jié)構(gòu)包括依序在襯底上形 成的第三絕緣層以及電荷儲(chǔ)存層。第三絕緣層的厚度介于50埃至60 埃之間。電荷儲(chǔ)存層的厚度介于60埃至80埃之間。第三絕緣層為一 氧化物層包括氧化硅。電荷儲(chǔ)存層為一可提供電荷儲(chǔ)存能力的介電材質(zhì)，此介電材質(zhì)為一氮化物層包括氮化硅。
依照本發(fā)明的實(shí)施例所述，上述的第一絕緣層和第二絕緣層均為
氧化物層包括氧化硅。
依照本發(fā)明的實(shí)施例所述，上述的消耗層為一多晶硅層。 依照本發(fā)明的實(shí)施例所述，上述的轉(zhuǎn)變工藝為一氧化工藝。 本發(fā)明在導(dǎo)體層與襯底之間設(shè)置有絕緣層-電荷儲(chǔ)存層-絕緣層的
堆棧結(jié)構(gòu)，其中，配置于導(dǎo)體層與電荷儲(chǔ)存層之間的絕緣層，其周圍
區(qū)域的厚度大于中心區(qū)域的厚度，因此其周圍區(qū)域的絕緣物厚度會(huì)造
成較大的漏極感應(yīng)勢(shì)壘降低效應(yīng)(drain-induced barrier lowering,簡(jiǎn)稱 DIBL)，可有效地降低第二位效應(yīng)。另一方面，本發(fā)明的非易失性存 儲(chǔ)器還能夠更進(jìn)一步應(yīng)用在多位存儲(chǔ)器元件上。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文 特舉實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。


圖1所繪示為習(xí)知一種非易失性存儲(chǔ)器的剖面示意圖。 圖2是依據(jù)本發(fā)明的一實(shí)施例所繪示的非易失性存儲(chǔ)器的剖面示 意圖。
圖3A與圖3B分別為本發(fā)明的非易失性存儲(chǔ)器的右位與左位的可 編程操作的示意圖。
圖4A與圖4B分別為本發(fā)明的非易失性存儲(chǔ)器的右位與左位的擦
除操作的示意圖。
圖5A與圖5B分別為本發(fā)明的非易失性存儲(chǔ)器的右位與左位的讀
取操作的示意圖。
圖6A至圖6F依據(jù)本發(fā)明的第一實(shí)施例所繪示的非易失性存儲(chǔ)器
的制作流程剖面圖。
圖7A至圖7G依據(jù)本發(fā)明的第二實(shí)施例所繪示的非易失性存儲(chǔ)器
的制作流程剖面圖。
圖8A至圖8G依據(jù)本發(fā)明的第三實(shí)施例所繪示的非易失性存儲(chǔ)器 的制作流程剖面圖。圖9A至圖9G依據(jù)本發(fā)明的第四實(shí)施例所繪示的非易失性存儲(chǔ)器
的制作流程剖面圖。主要元件符號(hào)說(shuō)明
100、 200、 600、 700、 800、 900:襯底
102a、 102b、 202a、 202b、 614、 712、 812、 918:源極/漏極區(qū) 104、 108、 204、 208、 602、 606、 618、 702、 716、 718、 802、 806、 816、 818、 902、 906、 914、 916、 920、 922、 924:絕緣層 106、 206、 604、 704、 804、 904:電荷儲(chǔ)存層
110:柵極
207a、 616、 714、 814、 912:周圍區(qū)域 207b、 615、 715、 815、 913:中心區(qū)域 210、 620、 720、 820、 928:導(dǎo)體層 112、 611、 709、 809、 911:堆棧結(jié)構(gòu) 610、 708、 808、 910:掩膜層 608、 706、 908:消耗層 612、 710、 810、 926:隔離層
具體實(shí)施例方式
圖2是依據(jù)本發(fā)明的一實(shí)施例所繪示的非易失性存儲(chǔ)器的剖面示 意圖。
請(qǐng)參照?qǐng)D2，此非易失性存儲(chǔ)器包括襯底200、源極/漏極區(qū)202a 與202b、絕緣層(insulating layer)204、電荷儲(chǔ)存層(charge storage layer) 206、絕緣層208與導(dǎo)體層210。此襯底200例如是硅襯底或是其它合 適的半導(dǎo)體襯底。源極/漏極區(qū)202a與202b是分別配置于襯底200中， 且相鄰一距離。
非易失性存儲(chǔ)器的絕緣層204配置于源極/漏極區(qū)202a與202b之 間的襯底200上。絕緣層204為一氧化物層，其材質(zhì)例如是氧化硅。 絕緣層204的厚度例如是介于50埃至60埃之間，較佳是54埃左右。 電荷儲(chǔ)存層206配置于絕緣層204上。電荷儲(chǔ)存層206為一可提供電荷儲(chǔ)存能力的介電材質(zhì)，此介電材質(zhì)可以為一氮化物層，例如是氮化
硅。電荷儲(chǔ)存層206的厚度例如是介于60埃至80埃之間，較佳是70 埃左右。絕緣層208配置于電荷儲(chǔ)存層206上。絕緣層208為一氧化 物層，其材質(zhì)例如是氧化硅。導(dǎo)體層210配置于絕緣層208上，其材 質(zhì)例如是多晶硅。這里的導(dǎo)體層210是作為非易失性存儲(chǔ)器的柵極。
特別要說(shuō)明的是，本實(shí)施例與習(xí)知的非易失性存儲(chǔ)器的差異在于 本實(shí)施例的非易失性存儲(chǔ)器的絕緣層208為"非等厚"膜層。絕緣層208 的周圍區(qū)域(圖2的虛線207a所圍出的區(qū)域)的厚度大于中心區(qū)域(圖 2的207b所表示的區(qū)域)的厚度。其中，絕緣層208的中心區(qū)域(internal region)207b的厚度例如是介于80埃至100埃之間，較佳是90埃左右， 而絕緣層208的周圍區(qū)域(peripheral region) 207a的厚度例如是介于 90埃至120埃之間。
值得一提的是，由于非易失性存儲(chǔ)器的絕緣層208的厚度不一， 其周圍區(qū)域207a的厚度大于中心區(qū)域207b的厚度。因此，非易失性 存儲(chǔ)器的閾值電壓Vt會(huì)受到電荷儲(chǔ)存層206上層的絕緣層208的厚度 影響，而造成較大的漏極感應(yīng)勢(shì)壘降低效應(yīng)(drain-induced barrier lowering,簡(jiǎn)稱DIBL)，進(jìn)而可降低第二位效應(yīng)，以及提高閾值電壓空 間(Vtwindow)。
以下，以圖2的非易失性存儲(chǔ)器結(jié)構(gòu)來(lái)說(shuō)明本發(fā)明的非易失性存 儲(chǔ)器的可編程(program)操作、擦除(erase)操作與讀取(read)操 作。
請(qǐng)參照?qǐng)D3A與圖3B，其分別為本發(fā)明的非易失性存儲(chǔ)器的右位 與左位的可編程操作的示意圖。如圖3A所示，進(jìn)行右位的可編程操作 時(shí)，可于導(dǎo)體層210上施加電壓Vg，電壓Vg例如是介于5伏特至10 伏特之間，而于源極/漏極區(qū)202a施加電壓Va，電壓Va例如為0伏特， 并于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如是介于4伏特至6 伏特之間，以溝道熱電子(channel hot electron,簡(jiǎn)稱CHE)注入的方 式進(jìn)行程序化。另外，如圖3B所示，進(jìn)行左位的可編程操作時(shí)，可于 導(dǎo)體層210上施加電壓Vg，電壓Vg例如是介于5伏特至10伏特之間， 而于源極/漏極區(qū)202a施加電壓Va，電壓Va例如是介于4伏特至6伏
9特之間，并于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如為0伏特，以CHE注入的方式進(jìn)行程序化。
請(qǐng)參照?qǐng)D4A與圖4B，其分別為本發(fā)明的非易失性存儲(chǔ)器的右位與左位的擦除操作的示意圖。如圖4A所示，進(jìn)行右位的擦除操作時(shí)，于導(dǎo)體層210上施加電壓Vg，電壓Vg例如是介于-10伏特至-5伏特之間，而于源極/漏極區(qū)202a施加電壓Va，電壓Va例如為O伏特，并于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如是介于4伏特至6伏特之間，以帶對(duì)帶熱空穴(band to band hot hole,簡(jiǎn)稱BTBHH)注入的方式進(jìn)行擦除。另外，如圖4B所示，進(jìn)行左位的擦除操作時(shí)，于導(dǎo)體層210上施加電壓Vg，電壓Vg例如是介于-10伏特至-5伏特之間，而于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如為0伏特，并于源極/漏極區(qū)202a施加電壓Va，電壓Va例如是介于4伏特至6伏特之間，以BTBHH注入的方式進(jìn)行擦除。
請(qǐng)參照?qǐng)D5A與圖5B，其分別為本發(fā)明的非易失性存儲(chǔ)器的右位與左位的讀取操作的示意圖。如圖5A所示，進(jìn)行右位的讀取操作時(shí)，于導(dǎo)體層210上施加電壓Vg，電壓Vg例如是介于3伏特至5伏特之間，而于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如為0伏特，并于源極/漏極區(qū)202a施加電壓Va，電壓Va例如是介于1伏特至1.8伏特之間，以進(jìn)行讀取。另外，如圖5B所示，進(jìn)行左位的讀取操作時(shí)，于導(dǎo)體層210上施加電壓Vg，電壓Vg例如是介于3伏特至5伏特之間，而于源極/漏極區(qū)202a施加電壓Va，電壓Va例如為0伏特，并于源極/漏極區(qū)202b施加電壓Vb，電壓Vb例如是介于1伏特至1.8伏特之間，以進(jìn)行讀取。
接下來(lái)，進(jìn)一步列舉多個(gè)實(shí)施例以說(shuō)明本發(fā)明的非易失性存儲(chǔ)器的制造方法。
第一實(shí)施例
圖6A至圖6F依據(jù)本發(fā)明的第一實(shí)施例所繪示的非易失性存儲(chǔ)器的制作流程剖面圖。
首先，請(qǐng)參照?qǐng)D6A，提供一襯底600，此襯底600例如是硅襯底或是其它合適的半導(dǎo)體襯底。然后，在襯底600上形成絕緣層602。絕
10緣層602為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是
化學(xué)氣相沉積法。絕緣層602的厚度例如是介于50埃至60埃之間，較佳為54埃左右。接著，在絕緣層602上形成電荷儲(chǔ)存層604。電荷儲(chǔ)存層604為一可提供電荷儲(chǔ)存能力的介電材質(zhì)，此介電材質(zhì)可以為一氮化物層，例如是氮化硅。電荷儲(chǔ)存層604的形成方法例如是化學(xué)氣相沉積法。電荷儲(chǔ)存層604的厚度例如是介于60埃至80埃之間，較佳為70埃左右。之后，在電荷儲(chǔ)存層604上形成另一絕緣層606。絕緣層606為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層606的厚度例如是介于80埃至100埃之間，較佳為卯埃左右。
然后，請(qǐng)繼續(xù)參照?qǐng)D6A，在絕緣層606上形成消耗層(consuminglayer) 608。消耗層608例如為一多晶硅層，其形成方法例如是化學(xué)氣相沉積法。繼之，在消耗層608上形成掩膜層610。掩膜層610的材質(zhì)例如是氮化硅，而其形成方法例如是化學(xué)氣相沉積法。
接著，請(qǐng)參照?qǐng)D6B，對(duì)掩膜層610、消耗層608、絕緣層606、電荷儲(chǔ)存層604與絕緣層602進(jìn)行一圖案化工藝，以形成一堆棧結(jié)構(gòu)611。
之后，請(qǐng)參照?qǐng)D6C，于此堆棧結(jié)構(gòu)611側(cè)邊的襯底600上形成隔離層(isolation layer) 612。隔離層612的材質(zhì)例如是氧化硅。然后，于隔離層612下方的襯底600中形成二源極/漏極區(qū)614。源極/漏極區(qū)614的形成方法例如是進(jìn)行離子注入工藝，以形成之。
繼之，請(qǐng)參照?qǐng)D6D，擦除部份掩膜層610，以覆蓋消耗層608的中心區(qū)域615及暴露出消耗層608的周圍區(qū)域616的表面。上述的擦除部份掩膜層610的形成方法例如是進(jìn)行刻蝕工藝。
然后，請(qǐng)參照?qǐng)D6E，進(jìn)行一轉(zhuǎn)變工藝(convertingprocess),例如為一氧化工藝，使周圍區(qū)域616的消耗層608氧化以形成絕緣層618。絕緣層618的厚度例如是介于10埃至20埃之間。其中，絕緣層606與絕緣層618即是作為電荷儲(chǔ)存層604的上層絕緣層。在形成絕緣層618之后，接著進(jìn)行一刻蝕工藝，擦除掩膜層610及其下方的消耗層608。
接下來(lái)，請(qǐng)參照?qǐng)D6F，在絕緣層606與絕緣層618上形成導(dǎo)體層620。導(dǎo)體層620的材質(zhì)例如是多晶硅，而其形成方法例如是化學(xué)氣相
沉積法。至此，即完成非易失性存儲(chǔ)器的制作流程。第二實(shí)施例
圖7A至圖7G是依據(jù)本發(fā)明的第二實(shí)施例所繪示的非易失性存儲(chǔ)器的制作流程剖面圖。
首先，請(qǐng)參照?qǐng)D7A，提供一襯底700，此襯底700例如是硅襯底或是其它合適的半導(dǎo)體襯底。然后，在襯底700上形成絕緣層702。絕緣層702為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層702的厚度例如是介于50埃至60埃之間，較佳為54埃左右。
接著，請(qǐng)繼續(xù)參照?qǐng)D7A，在絕緣層702上形成電荷儲(chǔ)存層704。電荷儲(chǔ)存層704為一可提供電荷儲(chǔ)存能力的介電材質(zhì)，此介電材質(zhì)可以為一氮化物層，例如是氮化硅。電荷儲(chǔ)存層704的厚度例如是介于60埃至80埃之間，較佳為70埃左右。之后，在電荷儲(chǔ)存層704上形成消耗層706。消耗層706例如為一多晶硅層，其形成方法例如是化學(xué)氣相沉積法。繼之，在消耗層706上形成掩膜層708。掩膜層708的材質(zhì)例如是氮化硅，而其形成方法例如是化學(xué)氣相沉積法。
接著，請(qǐng)參照?qǐng)D7B，對(duì)掩膜層708、消耗層706、電荷儲(chǔ)存層704與絕緣層702進(jìn)行一圖案化工藝，以形成一堆棧結(jié)構(gòu)709。
之后，請(qǐng)參照?qǐng)D7C，于此堆棧結(jié)構(gòu)709側(cè)邊的襯底700上形成隔離層710。隔離層710的材質(zhì)例如是氧化硅。然后，于隔離層710下方的襯底700中形成二源極/漏極區(qū)712。源極/漏極區(qū)712的形成方法例如是進(jìn)行離子注入工藝，以形成之。
繼之，請(qǐng)參照?qǐng)D7D，擦除部份掩膜層708，以覆蓋消耗層706的中心區(qū)域715及暴露出消耗層706的周圍區(qū)域714的表面。上述的擦除部份掩膜層708的形成方法例如是進(jìn)行刻蝕工藝。
接下來(lái)，請(qǐng)參照?qǐng)D7E，進(jìn)行一轉(zhuǎn)變工藝，例如為一氧化工藝，使周圍區(qū)域714的消耗層706氧化以形成絕緣層716。絕緣層716的厚度例如是介于10埃至20埃之間。然后，進(jìn)行一刻蝕工藝，擦除掩膜層708及其下方的消耗層706。
12然后，請(qǐng)參照?qǐng)D7F，在絕緣層716與電荷儲(chǔ)存層704的上方順應(yīng)性地形成另一絕緣層718。絕緣層718為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層718的厚度例如是介于80埃至100埃之間，較佳為90左右。其中，絕緣層716與絕緣層718即是作為電荷儲(chǔ)存層704的上層絕緣層。
接著，請(qǐng)參照?qǐng)D7G，在絕緣層718上形成導(dǎo)體層720。導(dǎo)體層720的材質(zhì)例如是多晶硅，而其形成方法例如是化學(xué)氣相沉積法。至此，即完成非易失性存儲(chǔ)器的制作流程。
第三實(shí)施例
圖8A至圖8G依據(jù)本發(fā)明的第三實(shí)施例所繪示的非易失性存儲(chǔ)器的制作流程剖面圖。
首先，請(qǐng)參照?qǐng)D8A，提供一襯底800，此襯底800例如是硅襯底或是其它合適的半導(dǎo)體襯底。然后，在襯底800上形成絕緣層802。絕緣層802為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層802的厚度例如是介于50埃至60埃之間，較佳為54埃左右。
接著，請(qǐng)繼續(xù)參照?qǐng)D8A，在絕緣層802上形成電荷儲(chǔ)存層804。電荷儲(chǔ)存層804為一可提供電荷儲(chǔ)存能力的介電材質(zhì)，此介電材質(zhì)可以為一氮化物層，例如是氮化硅。電荷儲(chǔ)存層804的厚度例如是介于60埃至80埃之間，較佳為70埃左右。之后，在電荷儲(chǔ)存層804上形成另一絕緣層806。絕緣層806為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層806的厚度例如是介于80埃至100埃之間，較佳為90埃左右。繼之，在絕緣層806上形成掩膜層808。掩膜層808的材質(zhì)例如是氮化硅，而其形成方法例如是化學(xué)氣相沉積法。
接著，請(qǐng)參照?qǐng)D8B，對(duì)掩膜層808、絕緣層806、電荷儲(chǔ)存層804與絕緣層802進(jìn)行一圖案化工藝，以形成一堆棧結(jié)構(gòu)809。
之后，請(qǐng)參照?qǐng)D8C，于此堆棧結(jié)構(gòu)809側(cè)邊的襯底800上形成隔離層810。隔離層810的材質(zhì)例如是氧化硅。然后，于隔離層810下方的襯底800中形成二源極/漏極區(qū)812。源極/漏極區(qū)812的形成方法例
13如是進(jìn)行離子注入工藝，以形成之。
繼之，請(qǐng)參照?qǐng)D8D，擦除部份掩膜層808，以覆蓋絕緣層806的中心區(qū)域815及暴露出絕緣層806的周圍區(qū)域814的表面。上述的擦除部份掩膜層808的形成方法例如是進(jìn)行刻蝕工藝。
繼之，請(qǐng)參照?qǐng)D8E，在掩膜層808與區(qū)域814的絕緣層806的上方形成另一絕緣層816。絕緣層816為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。
接下來(lái)，請(qǐng)參照?qǐng)D8F，擦除部份絕緣層816使留下絕緣層818。絕緣層818覆蓋于絕緣層806的周圍區(qū)域814的上方。絕緣層818的厚度例如是介于10埃至20埃之間。其中，絕緣層806與絕緣層818即是作為電荷儲(chǔ)存層804的上層絕緣層。在形成絕緣層818之后，接著進(jìn)行一刻蝕工藝，擦除掩膜層808。
然后，請(qǐng)參照?qǐng)D8G，在絕緣層806與絕緣層818上形成導(dǎo)體層820。導(dǎo)體層820的材質(zhì)例如是多晶硅，而其形成方法例如是化學(xué)氣相沉積法。至此，即完成非易失性存儲(chǔ)器的制作流程。
第四實(shí)施例
圖9A至圖9G依據(jù)本發(fā)明的第四實(shí)施例所繪示的非易失性存儲(chǔ)器的制作流程剖面圖。
首先，請(qǐng)參照?qǐng)D9A，提供一襯底900，此襯底900例如是硅襯底或是其它合適的半導(dǎo)體襯底。然后，在襯底900上形成絕緣層902。絕緣層902為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層902的厚度例如是介于50埃至60埃之間，較佳為54埃左右。接著，在絕緣層902上形成電荷儲(chǔ)存層904。電荷儲(chǔ)存層904為一可提供電荷儲(chǔ)存能力的介電材質(zhì)，此介電材質(zhì)可以為一氮化物層，例如是氮化硅。電荷儲(chǔ)存層卯4的厚度例如是介于60埃至80埃之間，較佳為70埃左右。之后，在電荷儲(chǔ)存層904上形成另一絕緣層906。絕緣層906為一氧化物層，其材質(zhì)例如是氧化硅，而其形成方法例如是化學(xué)氣相沉積法。絕緣層906的厚度例如是介于80埃至100埃之間，較佳為90埃左右。
之后，請(qǐng)繼續(xù)參照?qǐng)D9A，在絕緣層906上形成消耗層908。消耗層908例如為一多晶硅層，其形成方法例如是化學(xué)氣相沉積法。接著，
在消耗層908上形成掩膜層910。掩膜層910的材質(zhì)例如是氮化硅，而 其形成方法例如是化學(xué)氣相沉積法。
繼之，請(qǐng)參照?qǐng)D9B，對(duì)掩膜層910、消耗層908、絕緣層906、電 荷儲(chǔ)存層904與絕緣層902進(jìn)行一圖案化工藝，以形成一堆棧結(jié)構(gòu)911。
接下來(lái)，請(qǐng)參照?qǐng)D9C，擦除部份掩膜層910，以覆蓋消耗層908 的中心區(qū)域913及暴露出消耗層908的周圍區(qū)域912的表面。上述的 擦除部份掩膜層910的形成方法例如是進(jìn)行刻蝕工藝。
然后，請(qǐng)參照?qǐng)D9D，進(jìn)行一轉(zhuǎn)變工藝，例如為一氧化工藝，使周 圍區(qū)域912的消耗層908氧化以形成絕緣層914，以及在堆棧結(jié)構(gòu)911 側(cè)邊的襯底900表面形成另一絕緣層916。
接著，請(qǐng)參照?qǐng)D9E，于絕緣層916下方的襯底900中形成二源極 /漏極區(qū)918。源極/漏極區(qū)918的形成方法例如是進(jìn)行離子注入工藝。 之后，在與掩膜層910、絕緣層914與絕緣層916的上方順應(yīng)性地形成 另一絕緣層920。絕緣層920為一氧化物層，其材質(zhì)例如是氧化硅，而 其形成方法例如是化學(xué)氣相沉積法。
繼之，請(qǐng)參照?qǐng)D9F，擦除部份絕緣層920使留下絕緣層922。絕 緣層922與絕緣層914形成另一絕緣層924。絕緣層924的厚度例如是 介于10埃至20埃之間。其中，絕緣層906與絕緣層924即是作為電 荷儲(chǔ)存層904的上層絕緣層。另外，絕緣層922與絕緣層916形成所 謂的隔離層926。接下來(lái)，擦除掩膜層910。
然后，請(qǐng)參照?qǐng)D9G，在絕緣層924與消耗層908上形成導(dǎo)體層928。 導(dǎo)體層928的材質(zhì)例如是多晶硅，而其形成方法例如是化學(xué)氣相沉積 法。至此，即完成非易失性存儲(chǔ)器的制作流程。
綜上所述，本發(fā)明藉由在導(dǎo)體層與襯底之間形成有絕緣層-電荷儲(chǔ) 存層-絕緣層的堆棧結(jié)構(gòu)，其中，配置于導(dǎo)體層與電荷儲(chǔ)存層之間的絕 緣層，其周圍區(qū)域的厚度大于中心區(qū)域的厚度，因此其周圍區(qū)域的絕 緣層厚度會(huì)造成較大的漏極感應(yīng)勢(shì)壘降低效應(yīng)(drain-induced barrier lowering,簡(jiǎn)稱DIBL)，可降低第二位效應(yīng)及其衍生問(wèn)題，進(jìn)而增進(jìn)元 件的可靠度與增加左右位操作的閾值電壓空間(Vt window),也可以更進(jìn)一步的應(yīng)用在多位存儲(chǔ)器上。
雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任 何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更 動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種非易失性存儲(chǔ)器，其特征在于，包括一襯底；一第一絕緣層，配置于二源極/漏極區(qū)之間的該襯底上；一第二絕緣層，具有一周圍區(qū)域以及一中心區(qū)域；一電荷儲(chǔ)存層，配置于該第一絕緣層與該第二絕緣層之間，其中該第二絕緣層的該周圍區(qū)域的厚度大于該第二絕緣層的該中心區(qū)域的厚度；以及一導(dǎo)體層，配置于該第二絕緣層上。
2、 根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器，其特征在于，該第二 絕緣層的該中心區(qū)域的厚度介于80埃至100埃之間，而該第二絕緣層 的該周圍區(qū)域的厚度介于90埃至120埃之間。
3、 根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器，其特征在于，該第一 絕緣層的厚度介于50埃至60埃之間。
4、 根據(jù)權(quán)利要求l所述的非易失性存儲(chǔ)器，其特征在于，該電荷 儲(chǔ)存層的厚度介于60埃至80埃之間。
5、 根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器，其特征在于，該電荷 儲(chǔ)存層為一介電材質(zhì)。
6、 一種非易失性存儲(chǔ)器的制造方法，其特征在于，包括 提供一襯底；在配置于二源極/漏極區(qū)之間的該襯底上形成一第一絕緣層； 提供具有一周圍區(qū)域以及一中心區(qū)域的一第二絕緣層； 形成一電荷儲(chǔ)存層于該第一絕緣層與該第二絕緣層之間，其中該第二絕緣層的該周圍區(qū)域的厚度大于該第二絕緣層的該中心區(qū)域的厚度；以及于該第二絕緣層上形成一導(dǎo)體層。
7、 根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)器的制造方法，其特征在 于，該第二絕緣層的該中心區(qū)域的厚度介于80埃至100埃之間，而該 第二絕緣層的該周圍區(qū)域的厚度介于90埃至120埃之間。
8、 根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)器的制造方法，其特征在于，該第一絕緣層的厚度介于50埃至60埃之間。
9、 根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)器的制造方法，其特征在 于，該電荷儲(chǔ)存層的厚度介于60埃至80埃之間。
10、 根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)器的制造方法，其特征 在于，該電荷儲(chǔ)存層為一介電材質(zhì)。
全文摘要
本發(fā)明公開(kāi)了一種非易失性存儲(chǔ)器，此存儲(chǔ)器包括襯底、源極/漏極區(qū)、第一絕緣層、電荷儲(chǔ)存層、第二絕緣層與導(dǎo)體層。源極/漏極區(qū)是分別配置于襯底中，且相鄰一距離。第一絕緣層配置于源極/漏極區(qū)之間的襯底上。電荷儲(chǔ)存層配置于第一絕緣層上。第二絕緣層配置于電荷儲(chǔ)存層上，而且第二絕緣層的周圍區(qū)域的厚度大于其中心區(qū)域的厚度。導(dǎo)體層配置于第二絕緣層上。
文檔編號(hào)H01L29/66GK101488528SQ20081009628
公開(kāi)日2009年7月22日 申請(qǐng)日期2008年5月8日 優(yōu)先權(quán)日2008年1月17日
發(fā)明者郭明昌 申請(qǐng)人:旺宏電子股份有限公司