專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導(dǎo)體裝置及其制造方法，且特別是有關(guān)于一 種經(jīng)過(guò)氮化處理的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
隨著數(shù)字電子時(shí)代的來(lái)臨，對(duì)于數(shù)據(jù)存儲(chǔ)媒體的需求也日益殷切， 因此對(duì)于能夠以便宜成本生產(chǎn)大量存儲(chǔ)媒體的半導(dǎo)體技術(shù)也不斷尋求 改良的方式。
在以半導(dǎo)體技術(shù)所生產(chǎn)的數(shù)據(jù)存儲(chǔ)媒體中，以不需要電力即可維
持?jǐn)?shù)據(jù)存儲(chǔ)狀態(tài)的非易失性存儲(chǔ)器(Non-Volatile Memory, NVM)應(yīng)用
范圍最為廣泛。非易失性存儲(chǔ)器可區(qū)分為一次寫入存儲(chǔ)器，例如計(jì)算 機(jī)的基本輸出入系統(tǒng)(Basic Input/Output System, BIOS)及屏蔽式只讀存 儲(chǔ)器(Mask Read-Only Memory, MROM);以及可重復(fù)寫入的存儲(chǔ)器，例 如閃存(flash memory)。 一次寫入存儲(chǔ)器是于工藝中將數(shù)據(jù)刻錄在存儲(chǔ) 器的線路中， 一旦存儲(chǔ)器制造完成之后，僅能讀取其中的數(shù)據(jù)，無(wú)法 進(jìn)行數(shù)據(jù)的更新或刪除。而可重復(fù)寫入的存儲(chǔ)器可利用提供電壓的方 式來(lái)進(jìn)行編程(programming)、擦除(erasing)或讀取(reading)等動(dòng) 作，也就是說(shuō)可重復(fù)寫入的存儲(chǔ)器可以依照使用者需求，隨時(shí)進(jìn)行數(shù) 據(jù)的更新。鑒于可重復(fù)寫入的存儲(chǔ)器使用上的便利性，許多消費(fèi)性電 子產(chǎn)品都利用此種存儲(chǔ)器來(lái)當(dāng)作儲(chǔ)存問(wèn)題的解決方案。
目前非易失性存儲(chǔ)器的存儲(chǔ)單元(cell)常應(yīng)用所謂的金氧半 (Metal-Oxide-Semiconductor， MOS)結(jié)構(gòu)，主要是由柵極堆棧(gate stack)、電荷儲(chǔ)存層以及襯底組成，并且于柵極堆棧兩側(cè)的襯底上具有 漏極區(qū)以及源極區(qū)。藉由施加不同電壓于存儲(chǔ)器的柵極、漏極、源極 與襯底來(lái)產(chǎn)生強(qiáng)大電場(chǎng)，藉以移除或累積載子于電荷儲(chǔ)存層中，以此 方式改變存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)。在擦除操作下，是移除儲(chǔ)存在電荷捕捉層中的載子；在編程操作下，載子是累積于電荷捕捉層中。
目前習(xí)用的非易失性存儲(chǔ)器中，是整合存儲(chǔ)單元區(qū)域(cell region) 以及周邊區(qū)域(peripheral region)的電路，其中周邊區(qū)域一般配置有 例如是互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的邏輯元件。由于存儲(chǔ)單元 具有較高的工藝復(fù)雜度，且常具有無(wú)法兼容于CMOS工藝的缺點(diǎn)，使 得存儲(chǔ)器的工藝步驟無(wú)法有效簡(jiǎn)化，同時(shí)工藝時(shí)間及成本亦無(wú)法有效 縮減。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種半導(dǎo)體裝置及其制造 方法，利用一整合工藝同時(shí)于襯底上形成包括有第一氧化層的邏輯元 件以及包括有第二氧化層的非易失性存儲(chǔ)元件。且邏輯元件以及非易 失性存儲(chǔ)元件中的氮原子分別具有不同的分布方式，藉以改善邏輯元 件的柵極氧化層強(qiáng)度、提升邏輯元件耐受性以及增進(jìn)非易失性存儲(chǔ)元 件的數(shù)據(jù)保存特性。除此之外，更藉由整合的工藝來(lái)簡(jiǎn)化工藝復(fù)雜度， 進(jìn)而縮減工藝成本以及工藝時(shí)間。
根據(jù)本發(fā)明的一方面，提出一種半導(dǎo)體裝置的制造方法。首先， 形成一第一氧化層及一氮化層于一襯底上。襯底具有一第一區(qū)域及一 第二區(qū)域，氮化層中包含有氮原子。其次，氧化氮化層，氮化層中一 部分的氮原子移動(dòng)至第一氧化層及襯底中。氮化層的上部轉(zhuǎn)化為一上 氧化層。接著，移除對(duì)應(yīng)于第二區(qū)域的上氧化層、氮化層及第一氧化 層。再來(lái)，成長(zhǎng)一第二氧化層于第二區(qū)域的襯底上，第二氧化層中包 含有氮原子。
根據(jù)本發(fā)明的另一方面，再提出一種半導(dǎo)體裝置，包括一襯底、 一第一氧化層以及一第二氧化層。襯底具有一第一區(qū)域及一第二區(qū)域。 第一氧化層設(shè)置于襯底上，并且對(duì)應(yīng)于第一區(qū)域。第二氧化層設(shè)置于 襯底上，并且對(duì)應(yīng)于第二區(qū)域。第一氧化層中具有一第一部分的氮原 子，襯底具有一第二部份的氮原子位于襯底中鄰近于襯底及第一氧化 層的接面處，第二氧化層中具有一第三部份的氮原子。
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉較佳的實(shí)施例，并配合所附圖式，進(jìn)一步作詳細(xì)說(shuō)明。


圖1繪示依照本發(fā)明較佳實(shí)施例的半導(dǎo)體裝置的制造方法的流程
圖2A至圖21分別繪示依照?qǐng)D1的制造方法步驟的半導(dǎo)體裝置的 剖面圖；以及
圖3繪示依照本發(fā)明較佳實(shí)施例的半導(dǎo)體裝置的剖面圖。
主要元件符號(hào)說(shuō)明
10:襯底 10a:上表面
21:第一氧化層 22:第二氧化層 30:氮化層 32:上氧化層 40:氮原子 50:刻蝕阻擋層 60:多晶硅層 100:半導(dǎo)體裝置 Rl:第一區(qū)域 R2:第二區(qū)域
具體實(shí)施例方式
依照本發(fā)明較佳實(shí)施例的半導(dǎo)體裝置的制造方法，是于一整合的 工藝中同時(shí)形成邏輯元件及非易失性存儲(chǔ)元件，且邏輯元件以及非易 失性存儲(chǔ)元件中的氮原子具有不同的分布方式。以下是以整合一互補(bǔ) 金屬氧化物半導(dǎo)體以及一氮化物非易失性存儲(chǔ)器為例進(jìn)行說(shuō)明。然而， 本發(fā)明的技術(shù)并不限制于此，且下述的較佳實(shí)施例并不會(huì)限縮本發(fā)明 欲保護(hù)的范圍。此外，實(shí)施例的圖式是省略了不必要的元件，以清楚顯示本發(fā)明的技術(shù)特點(diǎn)。
請(qǐng)參照?qǐng)D1及圖2A至圖21，圖1繪示依照本發(fā)明較佳實(shí)施例的半 導(dǎo)體裝置的制造方法的流程圖；圖2A至圖21分別繪示依照?qǐng)D1的制 造方法的半導(dǎo)體裝置的剖面圖。本實(shí)施例的制造方法首先，形成一第 一氧化層21及一氮化層30于一襯底10上，如步驟Sl及圖2A所示。 襯底io具有一第一區(qū)域Rl及一第二區(qū)域R2，且本實(shí)施例中襯底10 例如是一硅襯底。第一氧化層21覆蓋于襯底10上，氮化層30覆蓋于 第一氧化層21上。其中，第一氧化層21例如是經(jīng)由熱氧化襯底10形 成，且其厚度范圍例如是5至IOOA (angstrom)。氮化層30例如是沉 積于第一氧化層21上，并且包含有多個(gè)氮原子40。
其次，進(jìn)入步驟S2，氧化氮化層30。本實(shí)施例中例如是利用高溫 熱處理的方式進(jìn)行氮化層30的氧化。舉例來(lái)說(shuō)，利用800至120CTC的 高溫進(jìn)行0.5至2小時(shí)的熱處理。如圖2B所示，在氧化氮化層30的 過(guò)程中，氮化層30中部分的氮原子40移動(dòng)至第一氧化層21,并且穿 越第一氧化層21移動(dòng)至襯底10中。位于襯底10的氮原子40較佳地 是位于鄰近襯底10與第一氧化層21的接面處。于步驟S2中，氮化層 30的上部轉(zhuǎn)化(convert)為一上氧化層32，上氧化層32的材質(zhì)例如 為二氧化硅(Si02)，且厚度至多為大約IOOA。
接下來(lái)，本實(shí)施例的制造方法進(jìn)入步驟S3，移除對(duì)應(yīng)于第二區(qū)域 R2的上氧化層32、氮化層30及第一氧化層21。較佳地是，于步驟S3 中，是同時(shí)移除對(duì)應(yīng)于第一區(qū)域R1的上氧化層32。此步驟S3例如是 包括下述步驟。首先，形成一刻蝕阻擋層50于對(duì)應(yīng)第一區(qū)域Rl的襯 底10上，如圖2C所示。接著，第一次腐蝕對(duì)應(yīng)于第二區(qū)域R2的上 氧化層32，如圖2D所示。于第一次腐蝕的步驟中，例如是利用緩沖 氧化刻蝕液(BufferedOxideEtchant， BOE)或氫氟酸(HF)濕法刻蝕 對(duì)應(yīng)于第二區(qū)域R2的上氧化層32。本實(shí)施例中刻蝕阻擋層50例如是 一光刻膠層(Photo resist),用以阻擋對(duì)應(yīng)于第一區(qū)域Rl的上氧化層 32受到刻蝕。當(dāng)刻蝕對(duì)應(yīng)于第二區(qū)域R2的上氧化層32之后，接著移 除刻蝕阻擋層50，如圖2E所示。接下來(lái)，進(jìn)行第二次腐蝕的步驟。 于第二次腐蝕的步驟中，例如是利用熱磷酸濕法刻蝕對(duì)應(yīng)于第二區(qū)域R2的氮化層30，如圖2F所示。對(duì)應(yīng)于第一區(qū)域R1的上氧化層32是 用以避免對(duì)應(yīng)于第一區(qū)域R1的氮化層30受到熱磷酸的腐蝕。再來(lái)， 進(jìn)行第三次腐蝕，以移除對(duì)應(yīng)于第二區(qū)域R2的第一氧化層21以及對(duì) 應(yīng)于第一區(qū)域R1的上氧化層32，如圖2G所示。本實(shí)施例中，第三次 腐蝕的步驟是應(yīng)用緩沖氧化刻蝕液或氫氟酸的濕法刻蝕方式進(jìn)行，氮 化層30是用以保護(hù)對(duì)應(yīng)第一區(qū)域Rl的第一氧化層21 ，避免其受到緩 沖氧化刻蝕液或氫氟酸的刻蝕。如圖2G所示，完成步驟S3后，第一 氧化層21及氮化層30僅覆蓋于對(duì)應(yīng)第一區(qū)域Rl的襯底10上。襯底 10中鄰近于上表面10a處包含有氮原子40。
本實(shí)施例的制造方法接著進(jìn)行步驟S4，成長(zhǎng)一第二氧化層22于第 二區(qū)域R2的襯底10上，第二氧化層22同樣可利用熱氧化襯底10的 方式進(jìn)行成長(zhǎng)，且第二氧化層22的厚度范圍例如是約50至200A。在 成長(zhǎng)第二氧化層22時(shí)，位于第二區(qū)域R2中的氮原子40移動(dòng)至第二氧 化層22中，如圖2H所示。
再來(lái)，進(jìn)入步驟S5，刻蝕對(duì)應(yīng)于第一區(qū)域R1的氮化層30，此步 驟可同樣應(yīng)用熱磷酸對(duì)于第一區(qū)域R1的氮化層30進(jìn)行濕法刻蝕。如 圖21所示，刻蝕對(duì)應(yīng)第一區(qū)域Rl的氮化層30后，第一氧化層21是 覆蓋于襯底10的第一區(qū)域Rl，第二氧化層22是覆蓋于襯底10的第 二區(qū)域R2。
本實(shí)施例的制造方法接著可更進(jìn)行形成一多晶硅層60的步驟。多 晶硅層60可例如是利用化學(xué)氣相沉積(CVD)的方式形成于第一氧化 層21及第二氧化層22上。請(qǐng)參照?qǐng)D3，其繪示依照本發(fā)明較佳實(shí)施例 的半導(dǎo)體裝置的剖面圖。當(dāng)形成多晶硅層60于第一氧化層21及第二 氧化層22上之后，是完成依照本發(fā)明較佳實(shí)施例的半導(dǎo)體裝置100。
于實(shí)際應(yīng)用上，當(dāng)多晶硅層60形成于第一及第二氧化層21及22 上之后，接著更可進(jìn)行定義通道長(zhǎng)度、離子注入源極區(qū)及漏極區(qū)、形 成源極及漏極接觸以及金屬化工藝等步驟，此些步驟為此技術(shù)領(lǐng)域中 具有通常知識(shí)者所熟知，此處不再加以詳述。第一區(qū)域Rl中的襯底 10、第一氧化層21及多晶硅層60最終可被制造形成一邏輯元件，例 如一互補(bǔ)金屬氧化物半導(dǎo)體(CMOS),其中第一氧化層21用以作為該邏輯元件的柵極氧化層(gateoxide)。其次，第二區(qū)域R2中的襯底 10、第二氧化層22及多晶硅層60最終可被制造形成一非易失性存儲(chǔ) 元件(NVM)，其中第二氧化層22用以作為該存儲(chǔ)元件的電荷捕捉層 (trapping layer)。
如圖3所示，襯底10中對(duì)應(yīng)于第一區(qū)域Rl的氮原子40是位于鄰 近襯底10及第一氧化層21的接面處，是可藉由氮原子40與硅原子鍵 能，改善襯底10表面硅原子間垂懸鍵(dangling bond)導(dǎo)致的質(zhì)量下 降的問(wèn)題。此外，藉由包含有氮原子40的第一氧化層21，提高邏輯元 件的柵極氧化層的介電性質(zhì)，提高邏輯元件的可靠度，并且降低柵極 氧化層所需的厚度。再者，位于第二氧化層22中的氮原子40，是提供 第二氧化層22均勻的電荷捕捉陷阱，可應(yīng)用非易失性存儲(chǔ)元件的 Fowler-Nordheim隧穿、熱通道載子注入(Hot Carrier Ejection, HCE) 或帶對(duì)帶隧穿(Band-To-Band Tunneling, BTBT)等寫入及擦除的操作。 其次，位于第二氧化層22中的氮原子40是形成深電荷陷阱，使得電 荷在小電場(chǎng)時(shí)仍捕捉于陷阱中，有助于提升存儲(chǔ)元件的數(shù)據(jù)保存(data retention)特性。
本實(shí)施例的半導(dǎo)體裝置100于進(jìn)行源極區(qū)及漏極區(qū)的離子注入之 前，已利用高溫?zé)崽幚淼瘜?0的方式，使氮原子40移動(dòng)進(jìn)入第一 氧化層21以及襯底10中鄰近上表面10a處(襯底10的上表面10a是 標(biāo)示于圖2G中)，如此使得成長(zhǎng)的第二氧化層22中包含有氮原子40。 相當(dāng)于在離子注入之前先進(jìn)行第一氧化層21及第二氧化層22的氮化 處理(nitridation)，藉以提高此兩氧化層21及22的強(qiáng)度，同時(shí)提升襯 底10的表面性質(zhì)，降低源極區(qū)及漏極區(qū)的離子注入時(shí)造成的材料損傷， 進(jìn)而提升了半導(dǎo)體裝置100的質(zhì)量以及操作穩(wěn)定性。
上述依照本發(fā)明較佳實(shí)施例的半導(dǎo)體裝置及其制造方法，是于襯 底上形成第一氧化層以及第二氧化層，并且形成多晶硅層于第一及第 二氧化層上。第一氧化層是用以作為半導(dǎo)體裝置中邏輯元件的柵極氧 化層，由于一第一部分的氮原子是位于第一氧化層中，可增加第一氧 化層的強(qiáng)度以及介電性質(zhì)，藉以提升邏輯元件的操作穩(wěn)定性。再者， 由于一第二部分的氮原子位于襯底中鄰近襯底與第一氧化層接面處，可減緩后方工藝中對(duì)于襯底表面造成的損傷，增進(jìn)邏輯元件的可靠度。 此外， 一第三部分的氮原子位于第二氧化層中，用以提供第二氧化層 多個(gè)電荷捕捉陷阱，使半導(dǎo)體裝置中非揮發(fā)存儲(chǔ)元件可依照習(xí)用的方 式進(jìn)行擦除、寫入及讀取的動(dòng)作，并且可提升數(shù)據(jù)保存特性。依照本 發(fā)明較佳實(shí)施例的半導(dǎo)體裝置，是于同一工藝中形成應(yīng)用于邏輯元件 的第一氧化層以及應(yīng)用于非易失性存儲(chǔ)元件的第二氧化層，是可簡(jiǎn)化 工藝步驟，進(jìn)而降低工藝成本及所需的時(shí)間。
綜上所述，雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用 以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本 發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保 護(hù)范圍當(dāng)視權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種半導(dǎo)體裝置的制造方法，其特征在于，該方法包括形成一第一氧化層及一氮化層于一襯底上，該襯底具有一第一區(qū)域及一第二區(qū)域，該氮化物層中包含有氮原子；氧化該氮化層，該氮化層中一部分的氮原子移動(dòng)至該第一氧化層及該襯底中，且該氮化層的上部轉(zhuǎn)化為一上氧化層；移除對(duì)應(yīng)于該第二區(qū)域的該上氧化層、該氮化層及該第一氧化層；以及成長(zhǎng)一第二氧化層于該第二區(qū)域的該襯底上，該第二氧化層中包含有氮原子。
2、 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中氧化該氮 化層的步驟包括利用高溫?zé)崽幚硌趸摰瘜印?br> 3、 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中該移除的 步驟包括形成一刻蝕阻擋層于對(duì)應(yīng)該第一區(qū)域的該襯底上；第一次腐蝕對(duì)應(yīng)于該第二區(qū)域的該上氧化層；移除該刻蝕阻擋層；第二次腐蝕對(duì)應(yīng)于該第二區(qū)域的該氮化層；及 第三次腐蝕對(duì)應(yīng)于該第二區(qū)域的該第一氧化層。
4、 根據(jù)權(quán)利要求3所述的制造方法，其特征在于，其中第一次腐 蝕的步驟包括利用緩沖氧化刻蝕液BOE或氫氟酸HF濕法刻蝕對(duì)應(yīng)于該第二區(qū) 域的該上氧化層。
5、 根據(jù)權(quán)利要求3所述的制造方法，其特征在于，其中第二次腐蝕的步驟包括利用熱磷酸濕法刻蝕對(duì)應(yīng)于該第二區(qū)域的該氮化層。
6、 根據(jù)權(quán)利要求3所述的制造方法，其特征在于，其中第三次腐蝕的步驟包括利用緩沖氧化刻蝕液或氫氟酸濕法刻蝕對(duì)應(yīng)于該第二區(qū)域的該第 一氧化層。
7、 根據(jù)權(quán)利要求3所述的制造方法，其特征在于，其中第三次腐 蝕的步驟包括刻蝕對(duì)應(yīng)于該第一區(qū)域的該上氧化層。
8、 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中成長(zhǎng)該第 二氧化層的步驟包括熱氧化該襯底。
9、 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中該方法進(jìn) 一步包括刻蝕對(duì)應(yīng)于該第一區(qū)域的該氮化層。
10、 根據(jù)權(quán)利要求9所述的制造方法，其特征在于，其中刻蝕對(duì) 應(yīng)于該第一區(qū)域的該氮化層的步驟包括利用熱磷酸濕法刻蝕對(duì)應(yīng)于該第一區(qū)域的該氮化層。
11、 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中于該刻 蝕的步驟后，該方法進(jìn)一步包括形成一多晶硅層于該第一氧化層及該第二氧化層上。
12、 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中于形成 該第一氧化層及該氮化層的步驟中，形成該第一氧化層的厚度范圍實(shí)質(zhì)上為5至iooA。
13、 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中于氧化該氮化層的步驟中，形成該上氧化層的厚度實(shí)質(zhì)上至多為iooA。
14、 根據(jù)權(quán)利要求1所述的制造方法，其特征在于，其中于成長(zhǎng) 該第二氧化層的步驟中，形成該第二氧化層的厚度范圍實(shí)質(zhì)上為50至 200A 。
15、 一種半導(dǎo)體裝置，其特征在于，包括 一襯底，具有一第一區(qū)域及一第二區(qū)域；一第一氧化層，設(shè)置于該襯底上，并且對(duì)應(yīng)于該第一區(qū)域；以及 一第二氧化層，設(shè)置于該襯底上，并且對(duì)應(yīng)于該第二區(qū)域； 其中，該第一氧化層中具有一第一部分的氮原子，該襯底具有一第二部份的氮原子位于該襯底中鄰近于該襯底及該第一氧化層的接面 處，該第二氧化層中具有一第三部份的氮原子。
16、 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，其中該裝 置進(jìn)一步包括一多晶硅層，設(shè)置于該第一氧化層及該第二氧化層上。
17、 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，其中該第一氧化層的厚度范圍實(shí)質(zhì)上為5至iooA。
18、 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，其中該第 二氧化層的厚度范圍實(shí)質(zhì)上為50至200A。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體裝置及其制造方法。首先，形成一第一氧化層及一氮化層于一襯底上，襯底具有一第一區(qū)域及一第二區(qū)域。氮化物層中包含有氮原子。其次，氧化氮化層。氮化層中一部分的氮原子移動(dòng)至第一氧化層及襯底中，且氮化層的上部轉(zhuǎn)化(convert)為一上氧化層。接著，移除對(duì)應(yīng)于第二區(qū)域的上氧化層、氮化層及第一氧化層。再者，成長(zhǎng)一第二氧化層于第二區(qū)域的襯底上。第二氧化層中包含有氮原子。
文檔編號(hào)H01L21/8247GK101452890SQ20081009628
公開(kāi)日2009年6月10日 申請(qǐng)日期2008年5月8日 優(yōu)先權(quán)日2007年12月3日
發(fā)明者施彥豪, 賴二琨 申請(qǐng)人:旺宏電子股份有限公司