專利名稱：非易失性存儲元件及其制造方法
技術領域：
本發(fā)明涉及適于精細化和高速化的非易失性存儲元件及其制造方法。
背景技術：
近年來，伴隨著數字技術的發(fā)展，便攜信息設備和信息家電等的 電子設備更進一步高功能化。伴隨著這些電子設備的高功能化，所使 用的半導體元件的精細化和高速化加速推進。在其中作為存儲部的材 料使用了能夠以低消耗電力高速讀寫的鐵電膜等的非易失性存儲元件 的用途正在迅速擴大。
并且，由于將可變電阻膜作為存儲部的材料使用的非易失性存儲 元件能夠僅用電阻變化元件構成存儲元件，所以期待更進一步的精細 化、高速化和低耗電化。
但是，在將可變電阻膜作為存儲部的材料使用的情況下，例如， 需要通過電脈沖的輸入等，使電阻值從高電阻向低電阻、或者從低電 阻向高電阻在兩值之間明確區(qū)別，并且穩(wěn)定地進行變化。
公開了用于為了實現(xiàn)該穩(wěn)定的電阻變化的動作而利用超巨磁電阻
(CMR)材料等的存儲器電阻材料來保證充分的電阻狀態(tài)的變化的非 對稱存儲器單元的結構及其制造方法(例如，參照專利文獻l、 2)。該 非對稱存儲器單元包含以下步驟而形成形成具有第一面積的下部電 極的步驟；形成置于下部電極上的電脈沖變動電阻(EPVR)材料的步 驟；以及形成置于EPVR層上、具有比第一面積小的第二面積的上部 電極的步驟。當將電極的大小像這樣取為非對稱的電極結構時，通過 適當選擇流到非對稱存儲器單元的電流的大小，能夠僅使與比下部電 極面積小的上部電極鄰接的EPVR材料的電流密度變高并引起電阻變 化。這樣做，非對稱存儲器單元因其電極的非對稱結構通過來自外部 的電壓施加或者電流施加而能夠穩(wěn)定地持續(xù)引起電阻變化。另外，還示出了將存儲器存儲元件和控制元件沿水平方向延伸而 構成，使存儲器存儲元件的截面積形成得比控制元件的截面積小，由 此存儲器存儲元件能夠以比控制元件低的能量級別改變狀態(tài)(例如參
照專利文獻3)。利用這樣的結構，實現(xiàn)經濟的、大容量的存儲器結構。 專利文獻1:日本特開2004-349691號公報 專利文獻2:日本特開2005-175461號公報 專利文獻3:日本特開2004-6777號公報

發(fā)明內容
但是，在專利文獻l、 2所示的例子中，可預測當推進精細化時會 在EPVR層中相鄰的下部電極和上部電極之間發(fā)生串擾的問題。而且， 包括已精細化時在內，使電阻變化元件的電阻變化的驅動電壓的施加 方法也沒有具體地表示。
另外，在專利文獻3所示的例子中，關于使電阻變化元件的電阻 變化的驅動電壓的施加方法，雖然示出用截面積比電阻變化元件大的 控制元件進行驅動的情況，但是沒有示出對不足100nm的工藝規(guī)則 (process rule)成為主體的精細化工藝具有相容性的存儲元件的結構。
另外，在電阻變化元件與二極管串聯(lián)連接的情況下，由二極管能 夠驅動的電流量小，存在二極管不能對電阻變化元件供給必要充分的 電流的情況。
因此，為了解決上述問題，需要適當地配置有二極管的非易失性 存儲元件，上述二極管具備對現(xiàn)有和將來的精細化工藝具有相容性并 適合量產工藝的結構，而且能夠穩(wěn)定地對精細的電阻變化元件供給必 要充分的電流。
鑒于解決上述問題，本發(fā)明的目的是提供適當地連接了具有對量 產工藝有相容性的結構的精細的電阻變化元件、和對該電阻變化元件 供給必要充分的電流的二極管的非易失性存儲元件的結構及其制造方 法。
為了達成上述目的，本發(fā)明的非易失性存儲元件，其包括襯底； 在所述襯底上形成的層間絕緣膜；電阻變化元件，其具有被所述層間 絕緣膜覆蓋的下部電極、在比所述下部電極距離襯底遠的一側設置的
7上部電極、和存在于所述上部電極和所述下部電極之間的可變電阻膜； 和二極管，其具有在比所述上部電極距離襯底遠的一側以與所述上部 電極串聯(lián)連接的方式設置的第一電極、在比所述第一電極距離襯底遠 的一側設置的第二電極、和存在于所述第一電極和所述第二電極之間 的絕緣層或者半導體層，其中，在所述層間絕緣膜中以在相對于所述 襯底的主面大致垂直的方向上貫通所述層間絕緣膜而到達所述下部電 極的方式形成接觸孔，所述可變電阻膜被埋入所述接觸孔，當以所述 絕緣層或者所述半導體層與所述第一電極接觸的部分的面積為第一面 積、所述可變電阻膜與所述上部電極接觸的部分的面積為第二面積、 所述可變電阻膜與所述下部電極接觸的部分的面積為第三面積時，所 述第一面積比所述第二面積和所述第三面積的至少一方大。
在上述結構中，非易失性存儲元件，以與在CMOS工藝等中使用 的布線工序等同的精細化的半導體工藝制作，在電阻變化元件的制作 中也可以不對可變電阻膜使用固有的特殊的半導體工藝。因此，與推 進精細化的半導體工藝相容性好，能夠以使用的工藝的工藝規(guī)則的最 小尺寸制作可變電阻膜，因此能夠通過與不足lOOnm的工藝規(guī)則成為 主體的精細化工藝具有相容性的量產工藝制作。
而且，鄰接的電阻變化元件之間由層間絕緣膜分離，能夠從與電 阻變化元件在層疊方向上串聯(lián)連接的二極管施加必要充分的電流，所 以非易失性存儲元件能夠不發(fā)生串擾地穩(wěn)定地重復電阻變化。
在上述非易失性存儲元件中，可以是所述第一面積比所述第二面 積大，可以是所述第一面積比所述第三面積大，可以是所述第二面積 比所述第三面積大。
在上述非易失性存儲元件中，可以是所述可變電阻膜以向所述下 部電極去呈錐狀變細的方式構成。
在上述結構中，使得可變電阻膜與下部電極的界面上的電流密度 變高，更加容易引起電阻狀態(tài)的變化。而且通過增大鄰接的下部電極 間的距離，能更加可靠地防止串擾。而且，由于使所施加的電流有效 地集中在上部電極來提高電流密度，所以能更加可靠地實現(xiàn)電阻變化 元件的電阻變化。
在上述非易失性存儲元件中，可以是所述接觸孔以向所述下部電
8極去呈錐狀變細的方式構成。
在上述結構中，通過將接觸孔的形狀形成為錐形狀，能夠更容易 地減小可變電阻膜與下部電極的界面的面積?？勺冸娮枘づc下部電極 的界面上的電流密度變高，能更容易引起電阻狀態(tài)的變化。
在上述非易失性存儲元件中，可以是所述上部電極的至少一部分 被埋入所述接觸孔，也可以是所述上部電極的一部分凸狀地埋入所述 可變電阻膜的中央部。
在上述結構中，能夠更加緊密地集成電阻變化元件，能夠進一步 提高可變電阻膜與上部電極的密合性。
在上述非易失性存儲元件中，所述上部電極和所述第一電極被埋 入所述接觸孔。
在上述結構中，通過將上部電極和第一電極埋入接觸孔內，能實 現(xiàn)二極管的元件分離，能夠不需附加復雜的工序，將進行了元件分離 的二極管集成化。在該情況下，即使絕緣層或者半導體層沒有被分離， 只要上部電極和第一電極被埋入接觸孔內而被分離，非易失性存儲元 件就能夠進行與絕緣層或者半導體層被電分離而進行了元件分離的結 構相同的動作。
在上述非易失性存儲元件中，可以是所述上部電極和所述第一電 極是一個共用電極，也可以是所述共用電極以向所述可變電阻膜去呈 錐狀變細的方式構成。
在上述結構中，能夠實現(xiàn)更加緊密地集成化的非易失性存儲元件。
在上述非易失性存儲元件中，所述二極管為MIM (Meta-InsuIator-Meta)二極管、MSM (Meta-Semiconductor-Metal)
二極管或者肖特基二極管。
在上述結構中，能夠對電阻變化元件施加必要充分的電流。 在上述非易失性存儲元件中，可以是當將所述絕緣層或者半導體
層與所述第一電極接觸的面作為第一接觸面時，所述第一接觸面為凹
面、凸面或者凹凸面。
在上述結構中，由于第一接觸面能夠立體地在可變電阻膜的上部
的一定區(qū)域中形成，所以能夠取得較大的第一面積。并且，由于在一
定區(qū)域中使二極管的有效面積增大，所以能夠進一步提高二極管的電流驅動能力。
在上述非易失性存儲元件中，可以是當將所述可變電阻膜與所述 上部電極接觸的面作為第二接觸面時，所述第二接觸面為凹面、凸面 或者凹凸面。
在上述結構中，能夠進一步提高可變電阻膜和上部電極的密合性。 另外，本發(fā)明的非易失性存儲元件陣列，是具備多個上述非易失 性存儲元件的非易失性存儲元件陣列，所述下部電極以在與所述襯底 的主面平行的第一平面內相互平行地延伸的方式被形成多個，所述第 二電極以在與所述第一平面平行的第二平面內相互平行地延伸并且與 所述多個下部電極立體交叉的方式被形成多個，以與所述多個下部電 極和所述多個第二電極的立體交叉點分別對應地介于下部電極和第二 電極之間的方式設置可變電阻膜，由此，與所述立體交叉點分別對應 地形成有上述非易失性存儲元件。
在上述結構中，高集成且實用性高的交叉點型的非易失性存儲元
件，如上所述，能夠通過與不足100nm的工藝規(guī)則成為主體的精細化 工藝具有相容性的量產工藝制作。而且，鄰接的電阻變化元件之間由 層間絕緣膜分離，能夠從在上部鄰接的二極管施加必要充分的電流， 因此能夠不發(fā)生串擾地穩(wěn)定地重復電阻變化，
另外，本發(fā)明的非易失性存儲元件的制造方法，包括在襯底上 形成下部電極的下部電極形成工序；在所述下部電極上形成可變電阻 膜的電阻膜形成工序；在所述可變電阻膜上形成上部電極的上部電極 形成工序；在所述上部電極上形成第一電極的第一電極形成工序；在 所述第一電極上形成絕緣層或者半導體層的絕緣層或者半導體層形成 工序；和在所述絕緣層或者半導體層上形成第二電極的第二電極形成 工序，所述電阻膜形成工序包括形成覆蓋所述下部電極的層間絕緣 膜的工序；在所述下部電極上形成貫通所述層間絕緣膜的接觸孔的孔 形成工序；和在所述接觸孔埋入所述可變電阻膜的埋入工序，當以所 述絕緣層或者所述半導體層與所述電極接觸的部分的面積為第一面 積、所述可變電阻膜與所述上部電極接觸的部分的面積為第二面積、 所述可變電阻膜與所述下部電極接觸的部分的面積為第三面積時，所 述第一面積比所述第二面積和所述第三面積的至少一方大。通過上述結構，電阻變化元件和非易失性存儲元件，如上所述，
能夠通過與不足100nm的工藝規(guī)則成為主體的精細化工藝具有相容性 的量產工藝制作。而且，鄰接的電阻變化元件之間由層間絕緣膜分離， 能夠從在上部鄰接的二極管施加必要充分的電流，所以能夠制作能夠 不發(fā)生串擾地穩(wěn)定地重復電阻變化的元件。
另外，非易失性存儲元件陣列的制造方法，是使用了上述非易失 性存儲元件的制造方法的交叉點型的非易失性存儲元件陣列的制造方 法，所述下部電極形成工序是以在與所述襯底的主面平行的第一平面 內相互平行地延伸的方式形成下部電極的工序，所述第二電極形成工 序是以在與所述第一平面平行的第二平面內相互平行地延伸并且與所 述多個下部電極立體交叉的方式形成的工序。
通過該結構，高集成且實用性高的交叉點型的非易失性存儲元件， 如上所述，能夠通過與不足lOOrrni的工藝規(guī)則成為主體的精細化工藝 具有相容性的量產工藝制作。而且，鄰接的電阻變化元件之間由層間 絕緣膜分離，能夠從在上部鄰接的二極管施加必要充分的電流，所以 能夠制作能夠不發(fā)生串擾地穩(wěn)定地重復電阻變化的元件。
另外，在上述非易失性存儲元件的制造方法中，所述孔形成工序 以向所述下部電極去呈錐狀變細的方式形成所述接觸孔。
通過該結構，能夠增加鄰接的下部電極間的距離，以更加可靠地 防止串擾的結構制作。而且，使所施加的電流高效率地集中而提高電 流密度，所以能夠進行制作使得電阻變化更加可靠地實現(xiàn)。
本發(fā)明的上述目的、其它目的、特征和優(yōu)點，參照附圖從以下的 適當的實施方式的詳細說明中可以明確。
本發(fā)明的非易失性存儲元件呈如下結構，電阻變化元件和二極管 在層疊方向上串聯(lián)連接，構成電阻變化元件的可變電阻膜被埋入貫通 第一層間絕緣膜而在下部電極上形成的第一接觸孔中。并且，構成為 與二極管的第一電極接觸的第一面積比可變電阻膜與上部電極接觸的 第二面積大。
通過構成為這樣的結構，通過與在CMOS工藝等中使用的布線工 序相同的精細化的半導體工藝制作，在電阻變化元件的制作中也可以 不對可變電阻膜使用固有的特殊的半導體工藝。因此，與推進精細化
ii的半導體工藝的相容性好，能夠以使用的工藝的工藝規(guī)則的最小尺寸
制作可變電阻膜，因此能夠使用與不足100nm的工藝規(guī)則成為主體的 精細化工藝和具有相容性的量產工藝，制作本發(fā)明的非易失性存儲元 件。而且，鄰接的電阻變化元件之間由層間絕緣模分離，能夠由與上 部鄰接的二極管施加必要充分的電流，所以本發(fā)明的非易失性存儲元 件能夠不發(fā)生串擾地穩(wěn)定地重復電阻變化。
此外，本發(fā)明的非易失性存儲元件呈第一面積比第二面積大的結 構，所以最適當地連接了具有電流驅動能力的比較大的二極管和精細 化至工藝規(guī)則的電阻變化元件。
另外，在交叉點型的非易失性存儲元件中，能夠進行電分離使得 抑制包括二維鄰接的可變電阻膜的可變電阻元件之間的串擾，所以能 夠得到與上述說明相同的效果。
此外，通過使用本發(fā)明的非易失性存儲元件，取得能夠謀求便攜 信息設備或者信息家電等的電子設備更加小型化 薄型化的效果。


圖1是表示本發(fā)明的第一實施方式中的非易失性存儲元件的圖， (a)是非易失性存儲元件的示意截面圖，(b)是將(a)的結構簡化 的非易失性存儲元件的變形例的示意截面圖。
圖2是從襯底表面觀察本發(fā)明的第一實施方式的交叉點型的非易 失性存儲元件陣列的結構的示意結構圖。
圖3是圖2的非易失性存儲元件陣列的示意截面圖，(a)是從箭 頭方向觀察A-A線的截面的示意截面圖，(b)是從箭頭方向觀察C-C 線截面的示意截面圖。
圖4 (a)至(d)是表示本發(fā)明的第一實施方式中的工藝流程的工 序截面圖。
圖5 (a)至(d)是表示本發(fā)明的第一實施方式中的工藝流程的工 序截面圖。
圖6是本發(fā)明的第二實施方式中的非易失性存儲元件的示意截面 圖，(a)是將上部電極形成為錐狀的截面形狀的非易失性存儲元件的 示意截面圖，(b)是將上部電極的一部分埋入第一接觸孔的上部的非易失性存儲元件的示意截面圖。
圖7是本發(fā)明的第三實施方式中的非易失性存儲元件的示意截面 圖，(a)是在錐狀的第一接觸孔中埋入可變電阻膜和上部電極的示意 截面圖，(b)是從(a)的D方向觀察的示意截面圖。
圖8是本發(fā)明的第四實施方式中的非易失性存儲元件的示意截面 圖，(a)是在上部電極的上部中央形成有凸部的非易失性存儲元件的 示意截面圖，(b)是在上部電極的上側面形成有凹凸面的非易失性存 儲元件的示意截面圖。
圖9是本發(fā)明的第五實施方式中的非易失性存儲元件的示意截面 圖，(a)是在可變電阻膜的上部中央形成有凹部的非易失性存儲元件 的示意截面圖，(b)是在可變電阻膜的上部的面形成有凹凸面的非易 失性存儲元件的示意截面圖。
圖IO是本發(fā)明的第六實施方式中的非易失性存儲元件的示意截面圖。
圖11是本發(fā)明的第七實施方式中的非易失性存儲元件的示意截面圖。
符號說明 10襯底
IK 52、 61可變電阻膜
12、 12a、 12b、 12c、 12d、 12e、 12f、 12g、 12h下部電極
13、 53、 63上部電極 14電阻變化元件
15絕緣層(半導體層) 16第一電極
17、 17a、 17b、 17c、 17d、 17e、 17f、 17g、 17h第二電極
18 二極管
19第一層間絕緣膜
20、 30、 45、 50、 55、 60、 65、 70、 75非易失性存儲元件 40非易失性存儲元件陣列
21、 51第一接觸孔 22第一面積
1323第二面積
24第三面積
25第二層間絕緣膜
26第三層間絕緣膜
27、 42第二接觸孔
41襯底表面
54凸部
56、 62凹部
57、 59、 66凹凸面 58第一接觸面
64第二接觸面
具體實施例方式
以下，參照附圖對本發(fā)明的優(yōu)選實施方式進行說明。此外，附圖 中標注相同符號的部分有時省略說明。 (第一實施方式)
圖1~圖5是表示本發(fā)明的第一實施方式的圖。圖1 (a)表示本實 施方式的非易失性存儲元件20的示意截面圖。圖1 (b)是表示將非易 失性存儲元件20的結構簡化后的變形例的非易失性存儲元件30的示 意截面圖。
如圖1 (a)所示非易失性存儲元件20包括在襯底IO之上形成 的、可變電阻膜11被下部電極12和上部電極13所夾的電阻變化元件 14;和與該電阻變化元件14在層疊方向上串聯(lián)連接，絕緣層15或者 半導體層15 (絕緣層15或者半導體層15是指由絕緣體或者半導體構 成的層。也可稱作二極管層)被下部的第一電極16和上部的第二電極 17所夾的二極管18。并且，可變電阻膜11貫通覆蓋下部電極12的第 一層間絕緣膜19，被埋入在下部電極12上形成的第一接觸孔21。并 且，呈二極管18的絕緣層15或者半導體層15與第一電極16接觸的 第一面積22比可變電阻膜11與上部電極13接觸的第二面積23大的 結構。
圖1 (b)所示的非易失性存儲元件30是簡化了圖1 (a)所示的
14非易失性存儲元件20的結構的元件，呈電阻變化元件14的上部電極 13和二極管18的第一電極16為共用的共用電極的結構。即，呈在圖 1 (b)中電阻變化元件14的上部電極13兼用作二極管18的第一電極 16的結構。
并且，在圖1 (a)和圖1 (b)中，呈可變電阻膜11與上部電極 13接觸的第二面積23比可變電阻膜11與下部電極12接觸的第三面積 24大的結構。
此外，第二面積23和第三面積24的大小關系并沒有特別的限定。 只要第一面積22比第二面積23和第三面積24的至少一方大即可。即， 與第二面積23和第三面積24中任意一個較小的面積相比，第一面積 22較大即可。但是，如果考慮后述的蝕刻等的工序，則在形成接觸孔 的階段使第三面積24較小是高效率的。因此，優(yōu)選第三面積24比第 二面積23小。
通過形成這樣的結構，二極管側的電極面積變大，其結果是二極 管的電極比電阻變化膜的下部電極大，能夠得到對電阻變化元件較高 的驅動力。
而且，由于高效率地使所施加的電流集中而提高電流密度，因此 能夠進行制作使得電阻變化更可靠地實現(xiàn)。
可以推測上述效果與電阻變化元件的動作原理有關系。即，在電 阻變化元件中，電阻狀態(tài)的變化在電極與可變電阻膜的界面發(fā)生的情 況日趨明了。依據上述見解，使在電極和可變電阻膜的界面上產生足 夠高的電流密度或者電壓，在使電阻狀態(tài)的變化可靠地發(fā)生上是有效 的。為了使高的電流密度或者電壓發(fā)生，使界面的面積更小是有效的。 由于不論在哪一界面上電流的總量都不變，所以在與第二面積23和第 三面積24中更小一方對應的界面上，電流密度和電壓變得更高，電阻 狀態(tài)容易變化。由此，電阻變化元件的電阻狀態(tài)是否發(fā)生變化，由可 變電阻膜和在上下的電極的界面上面積更小的一方發(fā)生的電流密度或 電壓來規(guī)定，其界面的面積越小，電阻狀態(tài)越容易變化。另一方面， 二極管的電流容量大致與二極管的電極面積成比例。通過使電阻變化 元件的電極面積(電極與可變電阻膜的界面的面積)相對于二極管的 電極面積更小，能夠較高地保持二極管的電流容量，并且使電阻變化元件的電阻狀態(tài)更可靠地變化。
這樣的結構的非易失性存儲元件20、 30，其電阻變化元件14和二 極管18形成在襯底IO上，其周圍和上部由第一層間絕緣膜19、第二 層間絕緣膜25和第三層間絕緣膜26包圍覆蓋。
另外，在圖1 (a)和(b)中，上部電極13被埋入貫通第二層間 絕緣膜25的第二接觸孔27中，由此在電阻變化元件14和二極管18 鄰接配置的情況下，能實現(xiàn)二極管18的元件分離。
通過形成這樣的結構，非易失性存儲元件20，能實現(xiàn)二極管18 的元件分離，能夠不需附加復雜的工序使被元件分離的二極管18集成 化。在該情況下，即使絕緣層15或者半導體層15沒有被分離，只要 上部電極13被埋入第二接觸孔27內而被分離，非易失性存儲元件20 就能夠進行與絕緣層15或者半導體層15被電分離而進行了元件分離 的結構相同的動作。另外，通過與在CMOS工藝等中使用的布線工序 等同的精細化的半導體工藝制作，在電阻變化元件的制作中也可以不 對可變電阻膜使用固有的特殊的半導體工藝。因此，由于能夠與推進 精細化的半導體工藝的和相容性良好、并以使用的工藝的工藝規(guī)則的 最小尺寸制作可變電阻膜，所以能夠通過在對不足lOOnm的工藝規(guī)則 成為主體的精細化工藝具有相容性的量產工藝制作。
在非易失性存儲元件20工作時，在電阻變化元件14的可變電阻 膜11中，經由二極管18從上部電極13對下部電極12施加電脈沖。 通過該電脈沖的施加，可變電阻膜11作為存儲部表示出其電阻值增加 或者減少的特性。另外，由于形成第二面積23比第三面積24大、第 一面積22比第二面積23大的結構，所以能夠從上部的二極管18對可 變電阻膜11供給使電阻值增加或者減少時必要充分的電流值。而且， 由于鄰接的電阻變化元件14之間由第一層間絕緣膜19分離，所以能 夠沒有串擾并穩(wěn)定地重復電阻變化。并且，通過該電阻值的變化，進 行信息的記錄或者讀出。
這樣，通過與電阻變化元件14在其層疊方向上串聯(lián)地連接了二極 管18的結構，能夠適當地利用二極管特性進行對電阻變化元件14的 信息的改寫和讀出。g口，當在電阻變化元件14中改寫信息時，對包括 二極管14的非易失性存儲元件20施加比較大的電壓，使二極管14在低電阻狀態(tài)下工作。這時，由于二極管14處于低電阻狀態(tài)，所以在施
加電壓的二極管14中的電壓下降少，能夠高效率地對電阻變化元件14 施加電壓，所以能夠穩(wěn)定地使電阻變化。另一方面，當讀取電阻變化 元件14的信息時，對非易失性存儲元件20施加比較小的電壓，使二 極管14在高電壓狀態(tài)下工作。這時，施加電壓的二極管14中的電壓 下降大，能夠穩(wěn)定地對電阻變化元件14施加適當大小的電壓，讀出其 電阻值。這時，噪聲電壓經由電源線附加在施加電壓上，幾乎被二極 管14吸收，所以能夠使得不發(fā)生將電阻變化元件14的電阻值錯誤地 改寫等的誤動作。
圖2表示由圖1 (a)或者(b)所示的非易失性存儲元件的結構構 成了交叉點型的非易失性存儲元件陣列40的情況下的、從半導體芯片 的襯底表面41觀察的示意結構圖。在圖2中非易失性存儲元件陣列40 呈襯底上的下部電極12、和與該下部電極12在此成直角地交叉的條紋 狀的第二電極17夾著成為存儲部的可變電阻膜11的結構。這里，例 如示出8根下部電極12 (12a、 12b、 12c、 12d、 12e、 12f、 12g、 12h) 和8根第二電極17 (17a、 17b、 17c、 17d、 17e、 17f、 17g、 17h)。并 且在它們交叉的部位可變電阻膜11被下部電極12和上部電極13夾著 配置而構成電阻變化元件14，作為整體構成多個條紋狀的存儲部。
換言之，非易失性存儲元件陣列40，以在與襯底10的主面平行的 第一平面內相互平行地延伸的方式形成多個下部電極12，以在與第一 平面平行的第二平面內相互平行地延伸并且與多個下部電極12立體交 叉的方式形成多個第二電極17，以與多個下部電極12和多個第二電極 的立體交叉點分別對應地存在于下部電極和第二電極之間的方式設置 可變電阻膜，由此與立體交叉點分別對應地形成非易失性存儲元件14。
圖3 (a)是表示對以圖1 (b)所示的非易失性存儲元件的基本結 構為基礎而以圖2的交叉點型構成的非易失性存儲元件陣列40在A-A 線的截面從箭頭方向觀察的示意截面圖。圖3 (b)是表示同樣以圖1 (b)所示的非易失性存儲元件的基本結構為基礎而以圖2的交叉點型 構成的非易失性存儲元件陣列40在C-C線的截面從箭頭方向觀察的示 意截面圖。B所表示的以虛線包圍的區(qū)域中的結構相當于成為上述基 本結構的存儲器單元。在圖3 (a) (b)中表示該存儲器單元排列有8個的例子。存儲器單元由被下部電極12和上部電極13所夾的可變電阻膜11構成的電阻變化元件14、和由兼作第一電極的上部電極13 (共用電極)和第二電極17b所夾的、這里例如由絕緣層構成的二極管18構成。圖3 (a)和圖3 (b)是從相互正交的位置觀察的非易失性存儲元件陣列40的示意截面圖，可知條紋形狀的下部電極12和條紋形狀的第二電極17大致成直角地交叉，夾著它們之間的可變電阻膜ll。
并且，二極管18為了對電阻變化元件14供給充分必要的電流，成為二極管18的大小的參考值的第一面積22構成得比作為電阻變化元件14的大小的參考值的第二面積23大。另外，為了進一步降低鄰接的存儲器單元間的串擾，第三面積24構成得比第二面積23小，但也可以構成為與第二面積23相同的面積。
另外，非易失性存儲元件陣列40，由于上部電極13被埋入第二層間絕緣膜25的第二接觸孔27中所以能實現(xiàn)二極管18的元件分離，能夠不用附加復雜的工序，將已被元件分離的二極管18集成化。在該情況下，即使絕緣層15或者半導體層15在鄰接的存儲器單元之間沒有被分離，只要上部電極13被埋入第二接觸孔27內而被分離，非易失性存儲元件陣列40就能夠進行與絕緣層15或者半導體層15被分離而進行了元件分離的結構相同的動作。
與圖l (a)和(b)同樣地在圖2和圖3中，構成該多個存儲部的可變電阻膜11經由二極管18從上部電極13對下部電極12施加電脈沖。通過該電脈沖的施加，可變電阻膜ll作為存儲部表示出使其電阻值增加或減少的特性。而且，通過該電阻值的變化，能進行信息的記錄或者讀出。
因此，通過與電阻變化元件14在其層疊方向上串聯(lián)連接了二極管18的結構，能夠適當地利用二極管特性進行向電阻變化元件14的信息的改寫和讀出。即，當在電阻變化元件14改寫信息時，對包括二極管14的非易失性存儲元件陣列40施加比較大的電壓，使二極管14在低電阻狀態(tài)下工作。這時，由于二極管14處于低電阻狀態(tài)，所以施加電壓的二極管14上的電壓下降少，能夠高效率地對電阻變化元件14施加電壓，所以能夠穩(wěn)定地使電阻變化。另一方面，當讀取電阻變化元
18件14的信息時，將比較小的電壓施加在非易失性存儲元件陣列40上，使二極管14在高電阻狀態(tài)下工作。這時，施加電壓的二極管14上的電壓下降大，能夠將適當大小的電壓穩(wěn)定地施加于電阻變化元件14，讀出其電阻值。這時，即使噪聲電壓經由電源線附加在施加電壓上，由于幾乎被二極管14吸收，所以能夠使得幾乎不發(fā)生將電阻變化元件14的電阻值錯誤地改寫等的誤動作。
接著，作為本實施方式的一例，表示圖1 (b)所示的非易失性存儲元件30的制造方法。在圖4 (a)到圖4 (d)和圖5 (a)到圖5 (d)中按順序示出非易失性存儲元件30的工藝流程。即，本實施方式的非易失性存儲元件的制造方法包括在襯底IO上形成下部電極12的下部電極形成工序；在下部電極12上形成可變電阻膜11的電阻膜形成工序；在可變電阻膜11上形成上部電極13的上部電極形成工序；在上部電極13上形成絕緣層15或者半導體層15的工序；和在絕緣層15或者半導體層15上形成第二電極17的第二電極形成工序。此外，在本實施方式中也可以附加在上部電極13上形成圖1 (a)所示的第一電極16的工序，但是在非易失性存儲元件30中，由于上部電極13與第一電極16共用地構成，所以省略該工序的說明。
并且，電阻膜形成工序包括形成覆蓋下部電極12的第一層間絕緣膜19的工序；在下部電極12上形成貫通第一層間絕緣膜19的第一接觸孔21的孔形成工序；和在第一接觸孔21中埋入可變電阻膜11的埋入工序。并且，進一步，在本實施方式的非易失性存儲元件的制造方法中，絕緣層15或者半導體層15與上部電極13接觸的第一面積22形成得比可變電阻膜11與上部電極13接觸的第二面積23大。關于這樣構成的制造方法，依照圖4和圖5所示的工藝流程按順序進行說明。
如圖4 (a)所示，例如，在Si材料的襯底10上利用蒸鍍法和蝕刻法以寬度0.1 um、厚度0.1 u m并以沿規(guī)定方向伸張的方式形成由Al材料構成的下部電極12。然后，利用CVD法等將摻氟的氧化膜作為第一層間絕緣膜19覆蓋襯底10和下部電極12以厚度200nm進行淀積。
然后，如圖4 (b)所示，例如利用干式蝕刻法在下部電極12上貫通第一層間絕緣膜19而形成直徑80nm的第一接觸孔21。該第一接觸孔21，通過利用濺射法供給過渡金屬的氧化膜材料，例如用由Fe304構成的電阻變化材料形成被埋入的可變電阻膜ll，該材料如圖4 (b)所示在第一層間絕緣膜19上也層狀地淀積。
接著，如圖4 (c)所示，使用CMP (化學機械研磨)技術除去在第一層間絕緣膜19上淀積的可變電阻膜11直至第一層間絕緣膜19的表面露出為止，僅殘留在第一接觸孔21之中淀積的物質。然后，如圖
4 (d)所示，在被平坦化的可變電阻膜11和第一層間絕緣膜19上，例如通過CVD法等將厚度0.1 P m的摻氟的氧化膜作為第二層間絕緣膜25而淀積。
然后，如圖5 (a)所示，例如通過干式蝕刻法將直徑100nm的第
一旌AifiJI ，7貨；苗笛 一 巨I、曰玄傷始B苗，《f^r;HT亦由RR B萏1 1壬n笛一巨間
絕緣膜19上。然后，利用濺射法，例如將Al材料埋入該第二接觸孔27中，在第二層間絕緣膜25上作為上部電極13的材料層狀地形成后，如圖5 (b)所示，利用CMP技術除去第二層間絕緣膜25上的電極材料。然后，在上部電極13和第二層間絕緣膜25之上，例如利用濺射法形成10nm的SiN膜和0.1um的Al材料后，如圖5 (c)所示覆蓋上部電極13形成寬度180nm的線狀的由SiN膜構成的絕緣層15和由Al材料構成的第二電極17。
此外，在以上的工藝中，形成圖1 (a)所示的結構的情況，如圖
5 (b)所示那樣，利用CMP技術除去第二層間絕緣膜25上的電極材料后，將電極材料回蝕(etchback)并挖掘一些之后，將二極管用的下部電極A1用濺射埋入，再次通過CMP平坦化。并且，在二極管的下部電極(第一電極)16和第二層間絕緣膜25之上，例如利用濺射法形成10nm的SiN膜和O.lpm的Al材料后，覆蓋二極管的下部電極16形成寬度180nm的線狀的由SiN膜構成的絕緣層15和Al材料構成的第二電極17。
并且，覆蓋絕緣層15和第二電極17，在第二層間絕緣膜25之上利用CVD法等作為厚度0.4um的摻氟的氧化膜如圖5 (d)所示形成第三層間絕緣層26。通過這樣做，形成非易失性存儲元件30，在電阻變化元件14之上形成二極管18。這時決定整流元件18的電流供給能力的第一面積22為0.0079 um2，比第二面積23的0.0050 u 1112大。另
20外，通過使第三面積24比第二面積23小，在非易失性存儲元件30例如作為交叉點型的非易失性存儲元件的存儲單元使用時，能夠使鄰接的存儲單元之間分離而抑制串擾等。
通過以上的工藝流程，制造非易失性存儲元件30。在本實施方式中所示的制造工藝，例如以與CMOS等的精細化的半導體平面工藝相同的掩模工藝制作，在電阻變化元件14的制作中沒有對可變電阻膜11使用固有的特殊的半導體工藝。因此，與推進精細化的半導體工藝的相容性好，能夠以所使用的工藝的工藝規(guī)則的最小尺寸制作可變電阻膜11。
能夠確認，在如此制作的非易失性存儲元件30中，在使上部電極的材料為Pt (厚度50nm)、下部電極的材料為Pt (厚度50nm)、作為可變電阻膜使用Fe304 (厚度100nm)、在第二電極17和下部電極12之間交替地施加極性不同的電脈沖(士4.3V)時，交替地顯示的高電阻值和2.5KQ的低電阻值。這些動作確認了在將上述電脈沖設定為脈沖寬度100nsec、電壓土4.3V而交替極性施加的情況下，能夠1000次以上連續(xù)高速并且交替地穩(wěn)定地獲得上述高電阻值和低電阻值。在電阻變化元件14的上下電極之間(12、 13之間)施加3.3V電壓，在二極管18的上下電極之間(16、 17之間)施加1V電壓。由此，在使如本實施方式那樣的、串聯(lián)連接了二極管18和電阻變化元件14的存儲元件動作的情況下，在二極管18的上部電極(第二電極)17和電阻變化元件14的下部電極12之間施加4.3V電壓。
如上所述的非易失性存儲元件30的制法，對如圖2和圖3所示的交叉點型的非易失性存儲元件陣列40也能夠同樣應用進行制作。艮P，交叉點型的非易失性存儲元件陣列40通過在襯底10上形成條紋形狀的下部電極12的工序、在下部電極12上形成可變電阻膜11的電阻膜形成工序、和在可變電阻膜11上形成條紋狀的上部電極13的上部電極形成工序形成電阻變化元件14的結構。并且，包括在該電阻變化元件14上形成絕緣層15或者半導體層15的工序；和在絕緣層15或者半導體層15上形成第二電極17的第二電極形成工序。并且，電阻膜形成工序包括形成覆蓋下部電極12的第一層間絕緣膜19的工序；在下部電極12上形成貫通第一層間絕緣膜19的第一接觸孔21的孔形
21成工序；和在第一接觸孔21中埋入可變電阻膜11的埋入工序。并且，下部電極形成工序形成條紋形狀的下部電極12，上部電極形成工序或者第二電極形成工序，在與條紋形狀的下部電極12交叉的方向上形成有條紋形狀的上部電極13或者第二電極17。
并且，絕緣層15或者半導體層15與上部電極13接觸的第一面積22形成得比可變電阻膜11與上部電極13接觸的第二面積23大。
通過該制造方法，能夠實現(xiàn)如圖2所示的在正交的方向上例如以0.22 U m的間距具有以非易失性存儲元件30的結構作為存儲器單元的8 X 8個存儲器單元的交叉點型的非易失性存儲元件陣列40。在本實施方式的非易失性存儲元件陣列40中，在與條紋形狀的下部電極12交叉的方向上形成有條紋形狀的第二電極17。關于非易失性存儲元件陣列40的工藝流程也能夠以與圖4和圖5所示的內容相同的內容實現(xiàn)。
此外，本實施方式中作為布線材料使用了 Al，也可以使用在半導體工藝中使用的W、 Pt和Cu，而且，作為電極材料使用了 Al，但是也可以使用作為其它的電極材料的Cu、 Pt、 TiN、 TaN和TiAlN等。
另外，在本實施方式中，表示了作為二極管使用了以SiN膜作為絕緣層、以Al作為上部電極和下部電極的MIM(Metal-Insulator-Metal)結構的MIM二極管，但是也可以使用以Si膜作為半導體層、用Pt作為上部電極和下部電極的MSM (Metal-Semiconductor-Metal)結構的MSM二極管。
并且，也可以是被埋入的電極為Pt、半導體層為Si形成肖特基接觸、相反側的上部電極為Al并與Si形成了歐姆接觸的肖特基二極管，也可以是其它的二極管結構，例如PN結二極管等。(第二實施方式)
圖6是表示本發(fā)明的第二實施方式的圖。本實施方式與第一實施方式的不同點為對電阻變化元件14的上部電極13的截面形狀做了研究，由此提高非易失性存儲元件的性能。即，圖6 (a)表示等電阻變化元件14的上部電極13的截面形狀形成為錐形(向可變電阻膜11去呈錐狀變細的形狀，與襯底10的主面平行地剖切的截面向襯底10去漸漸變小的形狀)的非易失性存儲元件45。圖6 (b)是表示上部電極13的截面形狀的一部分被埋入第一接觸孔21的上部的結構的非易失性存儲元件50。非易失性存儲元件50的上部電極13的一部分與可變 電阻膜11 一起被埋入第一接觸孔21。而且，上部電極的一部分被埋入 貫通第二層間絕緣膜25的第二接觸孔27。另外，在如圖6 (a)和(b) 中，與第一實施方式同樣地，呈二極管18的絕緣層15或者半導體層 15與第一電極16接觸的第一面積22比可變電阻膜11與上部電極13 接觸的第二面積23大的結構。
圖6 (a)的非易失性存儲元件45通過將上部電極13的截面形狀 形成為錐形，能夠使大量的電流從在比電阻變化元件14大的區(qū)域形成 而提高電流驅動力的二極管18流到電阻變化元件14，提高非易失性存 儲元件45的電性能。另外，通過實際有效地擴大二極管18的形成區(qū) 域、即有效面積，能夠適當地降低二極管18上的電阻，正確地檢測電 阻變化元件14的高電阻狀態(tài)或者低電阻狀態(tài)。
為了制造該非易失性存儲元件45，可以在使用第一實施方式中說 明的圖4 (a)到圖4 (d)的工藝流程之后，代替在圖5 (a)中將第二 接觸孔27制作為圓柱狀，通過用化學反應性更強的R正等進行蝕刻制 作圖6 (a)的圓錐臺形狀的第二接觸孔42。在該第二接觸孔42中應 用第一實施方式所示的如圖5所示的工藝流程形成上部電極13，能夠 實現(xiàn)非易失性存儲元件45。
另一方面，圖6 (b)的非易失性存儲元件50，通過將上部電極13 的一部分埋入第一接觸孔19，提高可變電阻膜11和上部電極13的密 合性并在第二面積23中聚集電荷而有效地對可變電阻膜11施加電流 來提高性能。為了制造該非易失性存儲元件50，在使用第一實施方式 中說明的圖4 (a)到圖4 (c)的工藝流程之后，進一步利用CMP技 術除去第一接觸孔21的上部的可變電阻膜11的一部分。
通過CMP進行研磨來平坦化直至第一層間絕緣膜19露出為止， 然后，通過使用僅對電阻變化膜ll進行蝕刻的液體(例如，稀硫酸) 進行濕式蝕刻，由此僅除去可變電阻膜ll的上部的一部分。這樣做之 后通過實施圖4 (d)和圖5 (a)到圖5 (d)的工藝流程，能夠制作非 易失性存儲元件50。
通過形成如上所述的本實施方式的結構，能夠提高可變電阻膜11 和上部電極13的密合性，使大量的電流從提高了電力驅動力的二極管
2318流到電阻變化元件14。 (第三實施方式)
圖7是表示本發(fā)明的第三實施方式的圖。本實施方式，和第一與 第二實施方式，如圖7 (a)所示，可變電阻膜52和上部電極53的截 面形狀為錐形(向下部電極12去錐狀地變細的形狀，與襯底10的主 面平行地剖切的截面向襯底10去漸漸變小的形狀)，并且可變電阻摸 52和上部電極53形成在貫通第一層間絕緣膜19的第一接觸孔51中。 圖7 (b)表示從圖7 (a)的D方向觀察的非易失性存儲元件55的示 意截面圖。在該第三實施方式中，與第一、第二實施方式同樣地，呈 二極管18的絕緣層15或者半導體層15與第一電極16接觸的第一面 積22比可變電阻膜52與上部電極53接觸的第二面積23大的結構。 利用圖7的結構，來自二極管18的施加電流聚集在第一面積22上， 并集中在更小的第二面積23上，經由可變電阻膜52而集中在比第二 面積23更小的第三面積24上并到達下部電極12。 g卩，通過將第一層 間絕緣膜19中的第一接觸孔51的截面形狀形成為在深度方向上呈錐 形狀變狹窄(向下部電極12去呈錐狀變細的形狀，當從襯底10的厚 度方向觀察時向襯底10去漸漸變小的形狀)，埋入在其中的可變電阻 膜51的截面形狀也被形成為在深度方向上呈錐形狀變狹窄。并且，通 過在該錐形狀的第一接觸孔51的上部埋入上部電極53，能省略第一和 第二實施方式中所示的第二層間絕緣膜，所以能夠更進一步簡化制造 工序。
此外，為了形成截面形狀被形成為在深度方向上呈錐形狀變狹窄 的第一接觸孔51，可以如在第二實施方式中說明的那樣，在蝕刻第一 層間絕緣膜19時使用化學反應性強的RIE等的制造工藝進行制作。另 外，在該錐形的第一接觸孔51內埋入可變電阻膜52和上部電極53的 工序能夠按照如下所述制作。
用可變電阻膜52埋入在層間絕緣膜19通過蝕刻形成的第一接觸 孔51之后，使用CMP技術除去第一層間絕緣膜19的上部的可變電阻 膜。并且，利用CMP技術除去被埋入第一接觸孔51中的可變電阻膜 52的上部的一部分后將上部電極53埋入直至第一層間絕緣膜19上， 利用CMP技術除去第一層間絕緣膜19上的上部電極材料并進行平坦化。通過這樣做，在第一接觸孔51內埋入可變電阻膜52并在其上部 埋入上部電極53。
另外，，如果除去如上所述的在一層的層間絕緣膜19中形成錐狀 的第一接觸孔51并在其內部埋入可變電阻膜52和上部電極53的工序， 其它的制造工藝同樣能夠應用如上述的第二實施方式中說明的那樣的 圖4、圖5的工藝。
通過形成為如上所述的本實施方式的結構，使鄰接的下部電極12 之間的距離增大，由此能夠更加可靠地防止串擾。這通過與圖3 (b) 的對比可以明白。而且，由于可變電阻膜52在深度方向上呈錐形狀變 狹窄，所以能夠使施加的電流高效率地集中而提高電流密度，能夠更 加可靠地實現(xiàn)可變電阻元件14的電阻變化。 (第四實施方式)
圖8是表示本發(fā)明的第四實施方式的圖。本實施方式是第一實施 方式中說明的圖l (b)的非易失性存儲元件30的變形例。SP，在圖8 (a)和(b)中例示的非易失性存儲元件60、 65，其電阻變化元件14 的結構與圖1 (b)基本相同，但在圖8 (a)中，在電阻變化元件14 的上部電極13的上部形成有臺階的凸部54和平坦部(凹部)56 (即， 在上部電極13的上部中央形成凸部54)，另外，在圖8 (b)中在上部 電極13的上表面通過蝕刻等損傷而形成有凹凸面57。因此，呈絕緣層 15或者半導體層15與第一電極16或者上部電極13接觸的第一接觸面 58成為凹面、凸面或者凹凸面的結構。
圖8 (a)的非易失性存儲元件60，將電阻變化元件14的上部電 極13的中央部作為圓柱狀的凸部54殘留，將凸部54的周圍呈環(huán)狀地 蝕刻。在這樣的形狀的上部電極13之上，例如沿著上部電極13的上 部的凹凸層疊絕緣層15，在該絕緣層15上填埋其凹部淀積了第二電極 17之后使用CMP進行平坦化，以盡殘留可變電阻膜11的上部附近的 方式通過蝕刻等除去其它區(qū)域。這時，絕緣層15與第一電極16接觸 的第一面積22以凹凸面構成，因此構成得比可變電阻膜11與上部電 極13接觸的第二面積23大。其它的制造工藝，同樣地應用如上述的 第二實施方式中說明的那樣的圖4、圖5的工藝，由此能夠制作本變形 例的非易失性存儲元件60。通過構成為這樣的結構，非易失性存儲元件60能夠提高上部電極
13的上部與絕緣層15的下部的密合性，并且大量的電流從提高了電流 驅動力的二極管18經由第一接觸面22流到電阻變化元件14。因此， 能夠使所施加的電流高效率地集中而提高電流密度，能更加可靠地實 現(xiàn)可變電阻元件14的電阻變化。另外，如圖8 (a)所示，二極管18 的第二電極17與絕緣層15接觸的面也形成為凹凸面59，由此能夠提 高二極管18的電流驅動能力。
圖8 (b)的非易失性存儲元件65，在電阻變化元件14的上部電 極13的上表面形成有凹凸面57。在該凹凸面57上，例如淀積絕緣層 15，在通過該淀積形成的絕緣層15上也在表面形成與上部電極13的 上表面同樣的凹凸。淀積第二電極17使得該絕緣層15的凹凸面被填 埋之后利用CMP進行平坦化，與圖8 (a)同樣地，以僅殘留可變電阻 膜ll的上部附近的方式通過蝕刻除去其它的區(qū)域。這時，由于絕緣層 15與第一電極16接觸的第一面積22以凹凸面構成，所以構成得比可 變電阻膜11與上部電極13接觸的第二面積23大。其它的制造工藝， 同樣地應用如在上述的第二實施方式中說明的那樣的圖4、圖5的工 藝，由此能夠制造本變形例的非易失性存儲元件60。
通過構成為這樣的結構，非易失性存儲元件65，能夠提高上部電 極13的上部與絕緣層15的下部的密合性，并且大量的電流從提高了 電流驅動力的二極管18經由第一接觸面22流到電阻變化元件14。因 此能夠使所施加的電流高效率地集中而提高電流密度，更加可靠地實 現(xiàn)可變電阻元件14的電阻變化。另夕卜，如圖8 (b)所示，如果二極管 18的第二電極17與絕緣層15接觸的面也形成凹凸面59，能夠進一步 提高二極管18的電流驅動能力。 (第五實施方式)
圖9是表示本發(fā)明的第五實施方式的圖。本實施方式是作為第二 實施方式說明的圖6 (a)的非易失性存儲元件45的變形例。gp，圖9 (a)和(b)中例示的非易失性存儲元件70、 75，呈可變電阻膜61與 上部電極63接觸的第二接觸面64為凹面、凸面或者凹凸面的結構。 這時，在圓柱狀的第一接觸孔21之中形成的可變電阻膜61的上部的 第二接觸面64，在圖9 (a)中在可變電阻膜61的中央呈圓柱狀形成凹面，在圖9 (b)中使可變電阻膜61的上表面通過蝕刻等損傷而以凹 凸面構成，因此作為第二接觸面64的面積的第二面積23構成得比可 變電阻膜61的下部的第三面積24大。此外，在圖9 (a) (b)的情況 下，與上述的各實施方式同樣地，第一面積22構成得比第二面積23 大。
圖9 (a)的非易失性存儲元件70，呈在下部電極12上的可變電 阻膜61的上部形成有圓柱狀的凹部62并在其凹部62中嵌入有凸狀的 上部電極63的結構。通過在容易制作的圓柱狀的第一接觸孔21之中 的可變電阻膜61的上部制作凹部，能夠使第二面積64比第三面積24 大。通過構成這樣的結構，非易失性存儲元件70能夠提高可變電阻膜 61的上部與上部電極63的下部的密合性，并且使大量的電流從提高了 電力驅動力的二極管18經由第二接觸面64流到電阻變化元件14。因 此，能夠使所施加的電流高效率地集中而提高電流密度，能更加可靠 地實現(xiàn)可變電阻元件14的電阻變化。此外，可變電阻膜61的上部的 凹部62的形成，能夠通過基于光刻的蝕刻迸行。
同樣地，圖9 (b)的非易失性存儲元件75，呈在下部電極12上 的可變電阻膜61的上部形成有凹凸面66并在其凹凸面66嵌入有下表 面為凹凸狀的上部電極63的結構。通過在容易制作的圓柱狀的第一接 觸孔21之中的可變電阻膜61的上部制作凹凸面66，能夠使第二面積 64比第三面積24大。通過構成這樣的結構，非易失性存儲元件75能 夠提高可變電阻膜61的上部與上部電極13的下部的密合性，并且使 大量的電流從提高了電流驅動力的二極管18經由第二接觸面64流到 電阻變化元件14。因此，能夠使所施加的電流高效率地集中而提高電 流密度，能更加可靠地實現(xiàn)可變電阻元件14的電阻變化。此外，可變 電阻膜61的上部的凹凸面66的形成，能夠通過基于光刻的蝕刻速度 快的蝕刻進行。
(第六實施方式)
圖IO是表示本發(fā)明的第六實施方式的圖。本實施方式是作為第二 實施方式說明的圖6 (a)的非易失性存儲元件45的變形例。gp，在圖 10中例示的非易失性存儲元件80中，可變電阻層11構成為其截面形 狀呈錐形狀(向下部電極12去呈錐狀變細的形狀，與襯底10的主面平行地剖切的截面向襯底IO去漸漸變小的形狀)。并且，上部電極13
(第一電極16)構成為，其截面形狀呈錐形狀(向可變電阻層11去呈 錐狀變細的形狀，與襯底10的主面平行地剖切的截面向襯底10去漸
漸變小的形狀)。
可變電阻層11的上述形狀，通過貫通第一層間絕緣膜19的第一 接觸孔72以當從襯底10的厚度方向觀察時向襯底10去漸漸變小的方 式形成而實現(xiàn)。
上部電極13 (第一電極16)的上述形狀，通過貫通第二層間絕緣 膜25的第二接觸孔71以當從襯底10的厚度方向觀察時向襯底10去 漸漸變小的方式形成而實現(xiàn)。
在該非易失性存儲元件80的制造中，可以在第一實施方式中說明 的從圖4 (a)到圖4 (d)的工藝流程中，利用基于化學反應更強的RIE 等的蝕刻制作圖10的圓錐臺形狀的第一接觸孔72后，代替在圖5 (a) 中將第二接觸孔制作為圓柱狀，利用化學反應更強的RIE等進行蝕刻 由此制作圖10的圓錐臺形狀的第二接觸孔71。通過對該第二接觸孔 71應用第一實施方式中表示的圖5所示的工藝流程形成上部電極13 (第一電極16)，能夠實現(xiàn)非易失性存儲元件80。
在本實施方式中，以不同的工藝形成第一接觸孔72和第二接觸孔 71。為了使上部電極13 (第一電極16)的下端面可靠地覆蓋可變電阻 膜ll，使該下端面的面積比可變電阻膜11的上端面的面積(第二面積) 大。另外，由于絕緣層15或者半導體層15以覆蓋上部電極13 (第一 電極16)的方式形成，所以第一面積22與上部電極13 (第一電極16) 的上端面的面積相等。
在如上所述的結構中，由于第一接觸孔72和第二接觸孔71都以 當從襯底10的厚度方向觀察時向襯底10去漸漸變小的方式形成，因 此被埋入這些接觸孔內的可變電阻膜11和上部電極13 (第一電極16) 必然以呈錐形狀的方式形成。由此，第一面積22必然比第二面積23 大，第二面積23必然比第三面積24大。因此，第一面積22必然比第 三面積24大。B卩，在本實施方式中，接觸孔以當從襯底10的厚度方 向觀察時向襯底IO去漸漸變小的方式形成，能夠容易地調整電極界面 的面積的大小關系。
28(第七實施方式)
圖11是表示本發(fā)明的第七實施方式的圖。本實施方式是作為第二
實施方式說明的圖6 (a)的非易失性存儲元件45的變形例。即，在圖 11中例示的非易失性存儲元件90中，可變電阻層11構成為，其截面 形狀呈錐形狀(向下部電極12去呈錐狀變細的形狀，與襯底10的主 面平行地剖切的截面向襯底10去漸漸變小的形狀)。并且，上部電極 13 (第一電極16)構成為，其截面形狀呈錐形狀(向可變電阻層11去 呈錐狀變細的形狀，與襯底10的主面平行地剖切的截面向襯底10去 漸漸變小的形狀)。本實施方式在上部電極13 (第一電極16)的下端 面的面積與可變電阻膜11的上端面的面積相等這一方面與第六實施方 式不同。
可變電阻層11的上述形狀，通過貫通第一層間絕緣膜19的第一 接觸孔74以當從襯底10的厚度方向觀察時向襯底10去漸漸變小的方 式形成而實現(xiàn)。
上部電極13 (第一電極16)的上述形狀，通過貫通第二層間絕緣 膜25的第二接觸孔73以當從襯底10的厚度方向觀察時向襯底10去 漸漸變小的方式形成而實現(xiàn)。
在該非易失性存儲元件卯的制造中，在襯底10之上按順序層疊 第一層間絕緣膜19和第二層間絕緣膜25，此后使用基于化學反應性強 的RIE等的蝕刻， 一次制作圖10的圓錐臺形狀的第一接觸孔74和第 二接觸孔73。通過用比第一層間絕緣膜19容易后退的材料形成第二層 間絕緣膜25，能夠比第一接觸孔74平緩地形成第二接觸孔73的內側 的斜面。作為層間絕緣膜的材料，例如能夠對第一層間絕緣膜19使用 Si02，對第二層間絕緣膜25使用SiN。
通過在第一接觸孔74中應用第一實施方式表示的圖4所示的工藝 流程形成可變電阻層11之后在第二接觸孔73中使用第一實施方式表 示的圖5所示的工藝流程形成上部電極13 (第一電極16)，能夠實現(xiàn) 非易失性存儲元件90。
在本實施方式中，由于由同一工藝形成第一接觸孔74和第二接觸 孔73，所以上部電極13 (第一電極16)的下端面的面積與可變電阻膜 11的上端面的面積相等。由于絕緣層15或者半導體層15以覆蓋上部電極13 (第一電極16)的方式形成，所以第一面積22與上部電極13 (第一電極16)的上端面的面積相等。
在如上所述的結構中，由于第一接觸孔74和第二接觸孔73都以 當從襯底10的厚度方向觀察時向襯底10去漸漸變小的方式形成，所 以可變電阻膜11和上部電極13 (第一電極16)也都必然以呈錐形狀 的方式形成。因此，第一面積22必然比第二面積23大，第二面積23 必然比第三面積24大，第一面積22必然比第三面積24大。即，在本 實施方式中，通過將接觸孔以從襯底10的厚度方向觀察時向襯底10 去漸漸變小的方式形成，能夠容易地調整電極界面的面積的大小關系。
此外，能夠確認，在從第二到第五實施方式中，在制作的非易失 性存儲元件45、 50、 55、 60、 65、 70、 75中使用？6304作為可變電阻 膜、在第二電極17和下部電極12之間交替地施加極性不同的電脈沖
(士4.3V)時，交替地表示IIKQ的高電阻值和2.5KQ的低電阻值。 這些動作確認了在將上述電脈沖設定為脈沖寬度100nsec、電壓+3. 3V 和-3. 3V而交替極性地施加的情況下，能夠1000次以上連續(xù)高速地并 且交替地穩(wěn)定地獲得高電阻值和低電阻值。在電阻變化元件14的上下 電極之間(12、 63之間)施加了3.3V的電壓，在二極管18的上下電 極之間(16、 17之間)施加了 IV的電壓。由此，在使如本實施方式 那樣的、串聯(lián)連接了二極管18和電阻變化元件14的存儲器元件動作 的情況下，在二極管18的上部電極(第二電極)17和電阻變化元件 14的下部電極12之間施加4.3V電壓。
根據上述說明，對本領域技術人員來說，本發(fā)明的很多的改良和 其它的實施方式是清楚的。因此，上述說明僅作為例示解釋，將實行 本發(fā)明的最佳方式以教授為目的提供給本領域技術人員。只要不脫離 本發(fā)明的精神，能夠實質上改變其結構以及/或者功能的詳細狀況。
產業(yè)上的利用可能性
本發(fā)明提供實現(xiàn)高集成化和高穩(wěn)定動作的大容量的非易失性存儲 元件及其制造方法，在便攜信息設備和信息家電等的電子設備的小型 化，薄型化方面有用。
權利要求
1. 一種非易失性存儲元件，其包括襯底；在所述襯底上形成的層間絕緣膜；電阻變化元件，其具有被所述層間絕緣膜覆蓋的下部電極、在比所述下部電極距離襯底遠的一側設置的上部電極、和存在于所述上部電極和所述下部電極之間的可變電阻膜；和二極管，其具有在比所述上部電極距離襯底遠的一側以與所述上部電極串聯(lián)連接的方式設置的第一電極、在比所述第一電極距離襯底遠的一側設置的第二電極、和存在于所述第一電極和所述第二電極之間的絕緣層或者半導體層，所述非易失性存儲元件的特征在于在所述層間絕緣膜中以在相對于所述襯底的主面大致垂直的方向上貫通所述層間絕緣膜而到達所述下部電極的方式形成接觸孔，所述可變電阻膜被埋入所述接觸孔，當以所述絕緣層或者所述半導體層與所述第一電極接觸的部分的面積為第一面積、所述可變電阻膜與所述上部電極接觸的部分的面積為第二面積、所述可變電阻膜與所述下部電極接觸的部分的面積為第三面積時，所述第一面積比所述第二面積和所述第三面積的至少一方大。
2. 根據權利要求l所述的非易失性存儲元件，其特征在于 所述第一面積比所述第二面積大。
3. 根據權利要求l所述的非易失性存儲元件，其特征在于 所述第一面積比所述第三面積大。
4. 根據權利要求l所述的非易失性存儲元件，其特征在于 所述第二面積比所述第三面積大。
5. 根據權利要求1所述的非易失性存儲元件，其特征在于 所述可變電阻膜以向所述下部電極去呈錐狀變細的方式構成。
6. 根據權利要求l所述的非易失性存儲元件，其特征在于 所述接觸孔以向所述下部電極去呈錐狀變細的方式構成。
7. 根據權利要求1所述的非易失性存儲元件，其特征在于-所述上部電極的至少一部分被埋入所述接觸孔。
8. 根據權利要求l所述的非易失性存儲元件，其特征在于 所述上部電極和所述第一電極被埋入所述接觸孔。
9. 根據權利要求l所述的非易失性存儲元件，其特征在于 所述上部電極和所述第一電極是一個共用電極。
10. 根據權利要求8所述的非易失性存儲元件，其特征在于 所述共用電極以向所述可變電阻膜去呈錐狀變細的方式構成。
11. 根據權利要求l所述的非易失性存儲元件，其特征在于所述二極管為MIM二極管、MSM二極管或者肖特基二極管
12. 根據權利要求5所述的非易失性存儲元件，其特征在于所述上部電極的一部分在所述可變電阻膜的中央部呈凸狀被埋入。
13. 根據權利要求1所述的非易失性存儲元件，其特征在于 當將所述絕緣層或者半導體層與所述第一電極接觸的面作為第一接觸面時，所述第一接觸面為凹面、凸面或者凹凸面。
14. 根據權利要求1所述的非易失性存儲元件，其特征在于 當將所述可變電阻膜與所述上部電極接觸的面作為第二接觸面時，所述第二接觸面為凹面、凸面或者凹凸面。
15. —種非易失性存儲元件陣列，具備多個權利要求1所述的非 易失性存儲元件，其特征在于-所述下部電極以在與所述襯底的主面平行的第一平面內相互平行 地延伸的方式被形成多個，所述第二電極以在與所述第一平面平行的第二平面內相互平行地 延伸并且與所述多個下部電極立體交叉的方式被形成多個，以與所述多個下部電極和所述多個第二電極的立體交叉點分別對 應地介于下部電極和第二電極之間的方式設置可變電阻膜，由此，與所述立體交叉點分別對應地形成有權利要求1所述的非 易失性存儲元件。
16. —種非易失性存儲元件的制造方法，其包括在襯底上形成下部電極的下部電極形成工序在所述下部電極上形成可變電阻膜的電阻膜形成工序； 在所述可變電阻膜上形成上部電極的上部電極形成工序；在所述上部電極上形成第一 電極的第一 電極形成工序； 在所述第一電極上形成絕緣層或者半導體層的絕緣層或者半導體 層形成工序；和在所述絕緣層或者半導體層上形成第二電極的第二電極形成工序，所述電阻膜形成工序包括 形成覆蓋所述下部電極的層間絕緣膜的工序；在所述下部電極上形成貫通所述層間絕緣膜的接觸孔的孔形成工 序；禾口在所述接觸孔埋入所述可變電阻膜的埋入工序，當以所述絕緣層或者所述半導體層與所述電極接觸的部分的面積 為第一面積，所述可變電阻膜與所述上部電極接觸的部分的面積為第 二面積，所述可變電阻膜與所述下部電極接觸的部分的面積為第三面積時，所述第一面積比所述第二面積和所述第三面積的至少一方大。
17. —種非易失性存儲元件陣列的制造方法，所述非易失性存儲 元件陣列是使用了權利要求16所述的非易失性存儲元件的制造方法的交叉點型的非易失性存儲元件陣列，其特征在于所述下部電極形成工序是使得在與所述襯底的主面平行的第一平 面內相互平行地延伸地形成多個下部電極的工序，所述第二電極形成工序是使得在與所述第一平面平行的第二平面 內相互平行地延伸并且與所述多個下部電極立體交叉地形成的工序。
18. 根據權利要求16所述的非易失性存儲元件的制造方法，其特征在于所述孔形成工序是以向所述下部電極去呈錐狀變細的方式形成所 述接觸孔的工序。
全文摘要
本發(fā)明的非易失性存儲元件(20)包括在襯底(10)之上形成的、可變電阻膜(11)被下部電極(12)和上部電極(13)所夾的電阻變化元件(14)；和與該電阻變化元件(14)在層疊方向上串聯(lián)連接、絕緣層(15)或者半導體層(15)被下部的第一電極(16)和上部的第二電極(17)所夾的二極管(18)而構成。并且，可變電阻膜(11)被埋入在下部電極(12)上形成的第一接觸孔(21)。并且，呈二極管(18)的絕緣層(15)或者半導體層(15)與第一電極(16)接觸的第一面積(22)比可變電阻膜(11)與上部電極(13)接觸的第二面積(23)和可變電阻膜(11)與下部電極(12)接觸的第三面積(24)的至少一方大的結構。
文檔編號H01L27/10GK101501850SQ20078002960
公開日2009年8月5日 申請日期2007年9月21日 優(yōu)先權日2006年10月16日
發(fā)明者三河巧, 高木剛 申請人:松下電器產業(yè)株式會社