專利名稱：非易失性存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲器件及其制造方法，更具體地說，涉及使用電阻相變的電阻切換式隨機存取內(nèi)存(resistance switching random access memory, ReRAM很術(shù)。
背景技術(shù)：
一般而言，半導(dǎo)體存儲器件包括連接成電路的多個存儲單元。 一種示例性的半導(dǎo)體存儲器件是動態(tài)隨機存取存儲器(dyn am i c random access memory, DRAM)。典型的DRAM單位存儲單元是由 一個開關(guān)和一個電容器所構(gòu)成，提供例如高集成度和快速操作等優(yōu) 占。然而，由于DRAM存儲單元在電荷變化方面產(chǎn)生"0"和"1" 兩個狀態(tài)，當(dāng)切斷電源時便喪失所有存儲的數(shù)據(jù)(即，易失性存儲器 件)，因此難以保持?jǐn)?shù)據(jù)。為了便于保持?jǐn)?shù)據(jù)，對于新型存儲器技術(shù)的研究嘗試使用新的 變量(而非電荷)在DRAM中產(chǎn)生對應(yīng)于"0"和"1"的二元狀態(tài)。目前研究的非易失性存儲器件包括磁性隨機存取存儲器 (magnetic random access memory, MRAM)、鐵電隨機存取存儲器 (ferroelectric random access memory, FRAM)、相變隨機存取存儲器 (phase-change random access memory, PRAM傳。MRAM利用隧道結(jié)處的磁化方向的變化來存儲數(shù)據(jù)，而FRAM 利用鐵電物質(zhì)的極化來存儲數(shù)據(jù)。雖然這兩類存儲器件各有優(yōu)缺點， 但是基本上已知的是都具有高集成密度、高操作速度，能夠低功率操 作，并且具有提供良好的數(shù)據(jù)保持性的潛力。PRAM利用因特定材料的相變所造成的電阻值變化來存儲數(shù) 據(jù)，并且由一個電阻器和一個開關(guān)(晶體管)所構(gòu)成。PRAM所用的電 阻器是硫族化物(chalcogenide)電阻器，其取決于形成溫度而以晶態(tài)或 非晶態(tài)存在。因為非晶態(tài)的電阻大于晶態(tài)的電阻，所以可以利用這些 特性來制造存儲器件。當(dāng)將DRAM工序用于制造PRAM時，蝕刻操 作可能難以執(zhí)行，甚至要花費較長的時間。此外，雖然存儲器件使用 晶體管或二極管來進(jìn)行切換，但是其結(jié)構(gòu)復(fù)雜，不容易實現(xiàn)正確的切 換操作。而存儲器件的簡化結(jié)構(gòu)是優(yōu)選的，也是正在努力追求的。對于電阻切換式隨機存取存儲器(ReRAM)的研究和開發(fā)正在取 得快速的發(fā)展，其中可以依據(jù)外部施加的電壓而可重復(fù)地切換高、低 電阻值狀態(tài)。舉例而言， 一種ReRAM器件在其本質(zhì)狀態(tài)下是作為絕 緣體而存在的，但是由于外部施加電壓而相變成為金屬或半導(dǎo)體狀 態(tài)，因而表現(xiàn)出物理性質(zhì)的變化。發(fā)明內(nèi)容通過在下方電極的上邊緣之上層疊決定ReRAM相的電阻層，而 得到穩(wěn)定的臨界驅(qū)動電壓水平(位準(zhǔn))，本發(fā)明的非易失性存儲器件 及其制造方法可以確保ReRAM的操作特性一致。舉例而言，非易失性存儲器件可以包括第一電極；電阻層， 其沿著所述第一電極的上邊緣而形成；絕緣層，其填充所述電阻層的 內(nèi)部；以及第二電極，其形成于所述電阻層和所述絕緣層之上。所述 電阻層可以具有由至少兩種不同材料的層所構(gòu)成的層疊結(jié)構(gòu)。制造非易失性存儲器件的方法可以包括在半導(dǎo)體基板的上方 形成包括第一電極的第一層間絕緣膜；在所述第一層間絕緣膜的上方 形成包括接觸孔的第二層間絕緣膜，所述接觸孔露出所述第一電極； 在所述接觸孔的側(cè)壁上形成由第一電阻層、第二電阻層、第三電阻層 所構(gòu)成的層疊結(jié)構(gòu)；形成填充所述層疊結(jié)構(gòu)內(nèi)部的絕緣層；在所述層 疊結(jié)構(gòu)和所述絕緣層之上形成第二電極；以及在所述第二電極的上方 形成帶有接觸插塞的第三層間絕緣膜，所述接觸插塞與所述第一電極 重疊。因此，通過在下方電極的上邊緣之上層疊決定ReRAM相的電阻 層，而得到穩(wěn)定的臨界驅(qū)動電壓水平，本發(fā)明的非易失性存儲器件及
其制造方法可以有利地用于確保ReRAM的操作特性一致。根據(jù)后面的描述以及文中描述的本發(fā)明的實施例將會了解并更 清楚地體會到本發(fā)明的其它優(yōu)點和特征。此外，可以容易地看出，通 過權(quán)利要求書所限定的結(jié)構(gòu)、方法及其組合可以實現(xiàn)本發(fā)明的優(yōu)點。


圖1是示出制造非易失性存儲器件的方法的截面圖； 圖2是解釋非易失性存儲器件的工作原理的平面圖；圖3a到3g是逐步示出根據(jù)本發(fā)明優(yōu)選實施例的制造非易失性存儲器件的方法的截面圖；圖4是沿著圖3g的截取平面A-A'獲得的平面圖；以及圖5是解釋根據(jù)本發(fā)明優(yōu)選實施例的非易失性存儲器件的工作原理的平面圖。
具體實施方式
下面將參考附圖詳細(xì)描述本發(fā)明的優(yōu)選實施例，以便于本領(lǐng)域 技術(shù)人員可以容易地實施本發(fā)明。圖1是示出制造非易失性存儲器件的方法的截面圖。在半導(dǎo)體 基板11的上方形成第一層間絕緣膜13。利用限定下方電極的接觸掩 模通過光蝕刻工序來蝕刻第一層間絕緣膜13，以形成下方電極接觸 孔(未顯示)。采用金屬膜填充下方電極接觸孔而形成下方電極15。在下方電 極15的上方形成第一電阻層17。在第一層間絕緣膜13的不包括第 一電阻層17的部分上方形成第二電阻層19。在第一電阻層17和第 二電阻層19之上形成上方電極21。接下來，在上方電極21之上形 成包括接觸插塞25的第二層間絕緣膜23。圖2是解釋非易失性存儲器件的工作原理的平面圖。從圖中可 以清楚看到，ReRAM在其本質(zhì)狀態(tài)下作為絕緣體而存在("0"電阻 狀態(tài))。然而，當(dāng)經(jīng)由接觸插塞25從外部施加高于臨界驅(qū)動電壓(Vt) 的電壓時，在第一電阻層17內(nèi)部形成電流通路27,并且ReRAM的
相改變?yōu)榻饘?半導(dǎo)體狀態(tài)("1"電阻狀態(tài))。這里，臨界驅(qū)動電壓(Vt)是足以將ReRAM的相從絕緣體狀態(tài)改 變成為金屬/半導(dǎo)體狀態(tài)的電壓。此時，測量電流速率以決定ReRAM 是否進(jìn)行讀取操作或?qū)懭氩僮?，電流速率取決于施加給絕緣體狀態(tài)下 和金屬/半導(dǎo)體狀態(tài)下的存儲器件的電壓。舉例而言，如果測量的電流速率大于基準(zhǔn)值，則可以指示正在 寫入數(shù)據(jù)。另外，如果測量的電流速率小于基準(zhǔn)值，則可以指示正在 讀取數(shù)據(jù)。然而，在這種非易失性存儲器件及其制造方法中，電流通路27 在讀取或?qū)懭氩僮髌陂g隨機地形成于電阻層17內(nèi)部，從而導(dǎo)致臨界 驅(qū)動電壓(Vt)的分布范圍很廣。因此，難以辨別ReRAM是否正在進(jìn) 行讀取操作或?qū)懭氩僮鳌４送?，ReRAM難以獲得一致的操作特性。圖3a到3g是逐步示出根據(jù)本發(fā)明優(yōu)選實施例的制造非易失性 存儲器件的方法的截面圖。參考圖3a，在半導(dǎo)體基板111的上方形 成第一層間絕緣膜113。利用限定下方電極的接觸掩模通過光蝕刻工 序來蝕刻第一層間絕緣膜113，以形成第一接觸孔。采用金屬膜填充 第一接觸孔而形成下方電極115。下方電極115的金屬膜由選自鉑族元素的材料所構(gòu)成，例如Pt、 Ir及其冶金等同物。在下方電極115的上方形成第二層間絕緣膜117。 然后，利用限定下方電極的接觸掩模通過光蝕刻工序來蝕刻第二層間 絕緣膜117，以形成第二接觸孔118。參考圖3b，在包括第二接觸孔118的整個上表面之上依次形成 犧牲氧化膜119、硬掩模層121、光阻123。利用限定第一、第二、 第三電阻層的預(yù)期區(qū)域的曝光掩模將光阻123曝光和顯影，以形成光 阻圖案123。參考圖3c，利用光阻圖案123作為掩模而蝕刻硬掩模層121和 犧牲氧化膜119。然后形成復(fù)合的電阻結(jié)構(gòu)。復(fù)合的電阻結(jié)構(gòu)可以是包括第一電 阻層125a、第二電阻層125b、第三電阻層125c的層疊結(jié)構(gòu)。參考圖3d，在露出的下方電極115的上方形成第一電阻層125a。 第一電阻層125a可以由氧化物所形成，并且優(yōu)選地由含鈮(Nb) 氧化物所形成。舉例而言，適合的氧化物可以包括例如Nb02、 Nb205、或其等 同物、或其組合等的材料，并且可以采用任何適當(dāng)?shù)姆椒ǘ纬?，?如化學(xué)氣相沉積(CVD)法或物理氣相沉積(PVD)法。接下來，對第一 電阻層125a進(jìn)行退火處理，以使其成為致密的氧化膜。然后，在第 一電阻層125a的上方形成第二電阻層125b。第二電阻層125b優(yōu)選地采用CVD法或PVD法而由含鎳(Ni)氧 化物或含鈦(Ti)氧化物所形成。含鎳(Ni)氧化物可以包括例如Ni203 或Ni02等材料，而含鈦(Ti)氧化物可以包括例如Ti02等材料。對第二電阻層125b進(jìn)行退火處理，以使其成為致密的氧化膜。 然后，在第二電阻層125b的上方形成第三電阻層125c。此時，第三 電阻層125c優(yōu)選地采用CVD法或PVD法而由與第一電阻層125a 相同的氧化物(例如，含鈮氧化物)所形成。對第三電阻層125c進(jìn)行 退火處理，以使其成為致密的氧化膜。參考圖3e，移除光阻圖案123、硬掩模層121、犧牲氧化膜119。參考圖3f，將絕緣材料施加于整個上表面上，并且執(zhí)行平坦化 工序，直到第二層間絕緣膜117露出為止。以這種方式，絕緣層127 填充第一電阻層125a、第二電阻層125b、第三電阻層125c的內(nèi)部。絕緣材料優(yōu)選地由例如鋁(A1)基氧化物等氧化物所構(gòu)成，其相切 換的臨界驅(qū)動電壓高于第一電阻層125a、第二電阻層125b、第三電 阻層125c的相切換的臨界驅(qū)動電壓。Al基氧化物可以包括例如A1203 等材料，并且可以采用CVD法或PVD法而形成。參考圖3g，在第三電阻層125c和絕緣層127之上形成上方電極 129。上方電極129由選自鉑族元素的材料所構(gòu)成，例如Pt、 Ir、及 其冶金等同物。接下來，在上方電極129之上形成第三層間絕緣膜 131，該第三層間絕緣膜131具有與下方電極115重疊的接觸插塞 133。接觸插塞133可以與下方電極115部分地重疊。圖4是沿著圖3g的截取平面A-A'獲得的平面圖。如圖所示，第 三電阻層125c形成為環(huán)狀曲線形，而絕緣層127則形成于第三電阻 層125c內(nèi)部。圖5是解釋根據(jù)本發(fā)明優(yōu)選實施例的非易失性存儲器件的工作 原理的平面圖。如圖所示，根據(jù)本發(fā)明的ReRAM的實施例在其本質(zhì) 狀態(tài)下作為絕緣體而存在("0"數(shù)據(jù))。然而，當(dāng)經(jīng)由接觸插塞133 從外部施加高于臨界驅(qū)動電壓(Vt)的電壓時，在第一電阻層125a、第 二電阻層125b、第三電阻層125c的內(nèi)部形成電流通路135，從而使 ReRAM的相改變?yōu)榻饘?半導(dǎo)體狀態(tài)("1"數(shù)據(jù))。測量電流速率，以便于決定ReRAM是否進(jìn)行讀取操作或?qū)懭氩?作，電流速率取決于施加給絕緣體狀態(tài)下和/或金屬/半導(dǎo)體狀態(tài)下的 存儲器件的電壓。舉例而言，如果第一電阻層125a和第三電阻層125c 由不同于第二電阻層125b的材料所構(gòu)成，那么它們的電阻值也就彼 此互不相同。因此，當(dāng)ReRAM是在金屬/半導(dǎo)體狀態(tài)時，則位準(zhǔn)(水 平)與電阻值對應(yīng)的數(shù)據(jù)(位準(zhǔn)為"1"或在"0"和"1"之間的數(shù)據(jù)) 便被讀取或?qū)懭?。此外，因為第一電阻?25a、第二電阻層125b、第三電阻層125c 優(yōu)選地形成于第二接觸孔118的側(cè)壁上，所以在從外部施加臨界驅(qū)動 電壓(Vt)時電流通路135便可以保持在邊緣處。結(jié)果，臨界驅(qū)動電壓 (Vt)的水平變得穩(wěn)定，并且可以確保器件的操作特性一致。此外，根據(jù)本文所述的本發(fā)明的一個或多個實施例及其組合的 ReRAM可以代替DRAM中使用的二極管或晶體管。雖然已經(jīng)參照具體實施例描述了本發(fā)明，但是對于本領(lǐng)域的技 術(shù)人員來說很顯然，可以在不偏離下面權(quán)利要求書所限定的本發(fā)明的 精髓和范圍的情況下做出各種的變化和修改。本申請要求2006年10月4日提交的韓國專利申請 No.10-2006-0097492的優(yōu)先權(quán)，該韓國專利申請的全部內(nèi)容以引用的 方式并入本文。
權(quán)利要求
1.一種非易失性存儲器件，包括第一電極；電阻層，其沿著所述第一電極的邊緣而形成；絕緣層，其填充在所述電阻層的內(nèi)部；以及第二電極，其形成于所述電阻層和所述絕緣層之上，其中，所述電阻層具有由至少兩種不同的材料所構(gòu)成的復(fù)合結(jié)構(gòu)。
2. 根據(jù)權(quán)利要求1所述的非易失性存儲器件，其中， 所述第一電極和所述第二電極包括鉑族元素或其冶金等同物。
3. 根據(jù)權(quán)利要求2所述的非易失性存儲器件，其中， 所述鉑族元素包括鉑(Pt)和銥(Ir)。
4. 根據(jù)權(quán)利要求l所述的非易失性存儲器件，其中， 所述絕緣層包括具有相切換的第一臨界驅(qū)動電壓的材料，所述第一臨界驅(qū)動電壓不同于所述電阻層的相切換的第二臨界驅(qū)動電壓。
5. 根據(jù)權(quán)利要求4所述的非易失性存儲器件，其中， 所述第一臨界驅(qū)動電壓高于所述第二臨界驅(qū)動電壓。
6. 根據(jù)權(quán)利要求1所述的非易失性存儲器件，其中， 所述絕緣層包括含鋁(A1)氧化物。
7. 根據(jù)權(quán)利要求6所述的非易失性存儲器件，其中， 所述含鋁氧化物包括A1203。
8. 根據(jù)權(quán)利要求1所述的非易失性存儲器件，其中，所述電阻層包括第一電阻層，其形成于第一電極的一部分之上； 第二電阻層，其形成于所述第一電阻層的一部分之上；以及第三電阻層，其形成于所述第二電阻層的一部分之上。
9. 根據(jù)權(quán)利要求8所述的非易失性存儲器件，其中， 所述第一電阻層和所述第三電阻層包括含鈮(Nb)氧化物。
10. 根據(jù)權(quán)利要求9所述的非易失性存儲器件，其中， 所述含鈮氧化物包括Nb02和Nb205。
11. 根據(jù)權(quán)利要求8所述的非易失性存儲器件，其中， 所述第二電阻層包括含鎳(Ni)氧化物或含鈦(Ti)氧化物。
12. 根據(jù)權(quán)利要求ll所述的非易失性存儲器件，其中， 所述含鎳氧化物包括^203和Ni02。
13. 根據(jù)權(quán)利要求ll所述的非易失性存儲器件，其中， 所述含鈦氧化物包括Ti02。
14. 根據(jù)權(quán)利要求l所述的非易失性存儲器件，其中， 所述電阻層包括含有至少兩種不同材料的層的層疊物。
15. —種制造非易失性存儲器件的方法，包括 在半導(dǎo)體基板的一部分之上形成包括第一電極的第一層間絕緣膜；在所述第一層間絕緣膜的一部分之上形成包括接觸孔的第二層 間絕緣膜，所述接觸孔露出所述第一電極；在所述接觸孔的側(cè)壁上形成由多個電阻部分所構(gòu)成的復(fù)合結(jié)構(gòu)；形成填充所述復(fù)合結(jié)構(gòu)內(nèi)部的絕緣層； 在所述復(fù)合結(jié)構(gòu)和所述絕緣層之上形成第二電極；以及 在所述第二電極的一部分之上形成帶有接觸插塞的第三層間絕 緣膜，所述接觸插塞與所述第一電極重疊。
16. 根據(jù)權(quán)利要求15所述的方法，其中，所述第一電極和所述第二電極包括鉑族元素或其冶金等同物。
17. 根據(jù)權(quán)利要求16所述的方法，其中， 所述鉑族元素包括鉑(Pt)和銥(Ir)。
18. 根據(jù)權(quán)利要求15所述的方法，其中， 形成所述復(fù)合結(jié)構(gòu)的步驟包括在包括所述接觸孔的整個上表面之上依次形成犧牲氧化膜 和硬掩模層；利用露出所述復(fù)合結(jié)構(gòu)的預(yù)期區(qū)域的掩模通過光蝕刻工序 蝕刻所述硬掩模層和所述犧牲氧化膜；在所述復(fù)合結(jié)構(gòu)的露出的預(yù)期區(qū)域中形成所述多個電阻部 分；以及移除所述硬掩模層和所述犧牲氧化膜。
19. 根據(jù)權(quán)利要求15所述的方法，還包括 對所述多個電阻部分的每一個進(jìn)行退火。
20. 根據(jù)權(quán)利要求15所述的方法，其中，形成包括多個電阻部分的所述復(fù)合結(jié)構(gòu)的步驟包括形成第一 電阻層、第二電阻層、第三電阻層。
21. 根據(jù)權(quán)利要求20所述的方法，其中，形成所述第一電阻層、所述第二電阻層、所述第三電阻層的步 驟包括形成層疊結(jié)構(gòu)。
22. 根據(jù)權(quán)利要求20所述的方法，其中， 所述第一電阻層和所述第三電阻層包括含鈮(Nb)氧化物。
23. 根據(jù)權(quán)利要求22所述的方法，其中， 所述含鈮氧化物包括Nb02和Nb205。
24. 根據(jù)權(quán)利要求20所述的方法，其中， 所述第二電阻層包括含鎳(Ni)氧化物或含鈦(Ti)氧化物。
25. 根據(jù)權(quán)利要求24所述的方法，其中， 所述含鎳氧化物包括Ni203和Ni02。
26. 根據(jù)權(quán)利要求24所述的方法，其中， 所述含鈦氧化物包括Ti02。
27. 根據(jù)權(quán)利要求15所述的方法，其中，所述絕緣層包括具有相切換的第一臨界驅(qū)動電壓的材料，所述 第一臨界驅(qū)動電壓不同于所述電阻層的相切換的第二臨界驅(qū)動電壓。
28. 根據(jù)權(quán)利要求27所述的方法，其中， 所述第一臨界驅(qū)動電壓高于所述第二臨界驅(qū)動電壓。
29. 根據(jù)權(quán)利要求15所述的方法，其中， 所述絕緣層包括含鋁(A1)氧化物。
30. 根據(jù)權(quán)利要求29所述的方法，其中， 所述含鋁氧化物包括A1203。
31.根據(jù)權(quán)利要求20所述的方法，其中，所述第一電阻層、所述第二電阻層、所述第三電阻層采用化學(xué)氣相沉積(CVD)法或物理氣相沉積(PVD)法而形成。
全文摘要
本發(fā)明公開一種非易失性存儲器件及其制造方法。本發(fā)明的非易失性存儲器件及其制造方法可以確保ReRAM的操作特性一致。ReRAM可以在下方電極的上邊緣之上包括決定ReRAM相的層疊電阻層，以得到穩(wěn)定的臨界驅(qū)動電壓水平。
文檔編號H01L45/00GK101159311SQ20071012948
公開日2008年4月9日 申請日期2007年7月19日 優(yōu)先權(quán)日2006年10月4日
發(fā)明者金臺勛 申請人:海力士半導(dǎo)體有限公司